CN112748410A - 一种基于fpga重频跟踪器的干扰时序产生方法 - Google Patents

Abstract

本发明公开了一种基于FPGA重频跟踪器的干扰时序产生方法，属于电子对抗领域，步骤如下：首先，DSP周期性将分选数据与雷达库数据合并为跟踪装订参数，将上述参数装订到FPGA重频跟踪器；其次，通过PDW关联比较器来对接收到的信号PDW进行匹配。对匹配上的PDW输出到分配的跟踪器通道，跟踪器中有三个模块，其中首脉冲搜索模块用于首脉冲捕获，跟踪模块用于跟踪预测波门内的信号，波门产生模块用于产生预测波门和半波门，重频跟踪器最终输出跟踪状态数据和波门信号。干扰技术产生器用于产生干扰时序，其对跟踪上的脉冲使用预测波门来产生干扰波门，对未跟踪上或未匹配上的脉冲则用逐脉冲干扰的方式产生干扰波门；最终将干扰波门合成后对DRFM进行干扰时序引导。

Description

一种基于FPGA重频跟踪器的干扰时序产生方法

技术领域

本发明属于电子对抗领域，具体涉及一种基于FPGA重频跟踪器的干扰时序产生方法。

背景技术

在雷达电子对抗中，常常面临有多部雷达探测，其雷达信号的重频、脉宽和频率剧烈变化，表现为高低重频交替、大范围频率捷变、脉宽跳变和射频掩护。重频跟踪器可以在密集电磁环境中跟踪几个特定的信号，能用于引导干扰产生器产生同步干扰。传统上DRFM的干扰时序设计方法，一般采用逐脉冲干扰的时序设计思路，该设计方式在多信号环境下会面临许多漏干扰的情形，例如在适应多部高低重频变化的雷达信号时，由于会对高重频信号发送持续时间长的干扰，会导致漏干扰部分低重频雷达信号的情形，造成目标暴露；又例如存在一部窄脉宽重频成组捷变信号以及另一部宽脉宽重频成组捷变信号，由于受到重频成组捷变的影响，所发射的干扰信号难以覆盖住下一个信号前沿，导致受到雷达前沿跟踪而暴露；而且该设计方法难以在射频掩护信号环境中设计出有效的干扰时序。

李坤在《一种模块化多模雷达重频跟踪器设计》一文中描述了一种模块化的重频跟踪模块设计方法，分析了多体制雷达信号的实时跟踪的问题。

付鹏在《基于FPGA的双通道重频跟踪器设计》一文中描述了一种双通道FPGA重频跟踪器设计方法，给出了多种重频类型的信号的捕获与跟踪模块设计分析过程。

发明内容

本发明的目的在于提供一种基于FPGA重频跟踪器的干扰时序产生方法，在得到预装订和分选的雷达信号参数后，通过多路重频跟踪器装订跟踪参数，对到达信号进行重频跟踪，输出跟踪标识、预测波门和半波门，再通过干扰技术产生器生成有效的干扰时序，提高DRFM在信号参数剧烈变化下的适应能力，减小干扰漏脉冲现象。

实现本发明目的的技术解决方案为：一种基于FPGA重频跟踪器的干扰时序产生方法，包括以下步骤：

步骤1：从分选模块定期获得分选信息，并从雷达库中获得预装订的雷达库信息，将分选信息和雷达库信息比较合并后生成跟踪参数，将所需跟踪的雷达信号的重频、脉宽和频率信息装订到FPGA重频跟踪器，转入步骤2；

步骤2：信道化接收模块对当前瞬时带宽内的信号进行检测，对检测到的信号给出实时的检波信号，通过实时的检波信号和检波长度补偿量合成为虚拟检波信号作为信号检波包络，测量其脉宽参数，形成PDW数据；转入步骤3；

步骤3：使用上述虚拟检波信号进行脉宽判断：

若为短脉宽的脉冲，则输入到PDW关联比较器中，同时使用PDW关联比较器对其进行频率和脉宽匹配，将符合装订参数的PDW数据生成延时的脉冲检波信号，输出到对应跟踪器，对没有关联上的PDW数据输出未关联标志，转入步骤4；

若为宽脉宽的脉冲，不输入到重频跟踪模块，直接转入步骤5；

步骤4：跟踪器根据装订参数，对延时后的脉冲检波信号进行判断，使用首脉冲捕获电路进行首脉冲捕获，当捕获成功后，开始进行重频跟踪，给出跟踪状态、半波门和预测波门，转入步骤5；

步骤5：将跟踪器产生的半波门、预测波门、跟踪状态输入到对应的干扰技术产生器，对每一个需跟踪的雷达使用一个干扰波门产生器；对宽脉冲则输入到指定的干扰波门产生器，对未匹配到的脉冲输入到另一个指定的干扰波门产生器中；干扰波门产生器产生的干扰波门用于引导DRFM模块进行干扰。

本发明与现有技术相比，其显著优点在于：

（1）使收发分时体制的DRFM在单部雷达信号下，适应其快速转变的工作模式，实时调整干扰样式时序和干扰参数，具有更快速的适应能力.

（2）在多部雷达信号环境下对每部雷达信号进行有针对的干扰时序设计，使其能在时域分配合理的干扰时间资源。

（3）所需FPGA资源小，可以多次调用，构成更多部雷达信号跟踪器。

附图说明

图1为单部固定重频信号跟踪与干扰时序仿真图，其中输入单个固定重频信号，在出现3个脉冲后首脉冲捕获成功，输出首脉冲捕获标志FirstPulseTrack_Flag1，输出了预测波门Final_Gate_Vp1，半波门Half_Gate_Vp1；根据预测波门设计了3种干扰时序，分别为预测波门转发，阵列首尾拼接，和跨重复周期覆盖，输出的干扰波门为Jp_0。

图2为单部固定重频信号跟踪与干扰时序仿真图，其中PRI1表示当前重复周期值，设计了一个在预测波门内间歇采样的干扰时序。

图3为单部重频脉组捷变信号跟踪与干扰时序仿真图，使用了4个跟踪器进行跟踪，可以无缝衔接重频变化的脉冲串，设计的干扰时序为对到达的6个预测波门的转发干扰。

图4为两部固定重频信号跟踪与干扰时序仿真图，两个固定重频、不同频段的信号同一时间段内出现，一部为高重频，一部为低重频。使用阵列拼接转发生产干扰时序，对于重叠处的低重频信号会出现因高重频信号的干扰持续遮盖而出现脉冲丢失现象。

图 5为两部重频脉组捷变信号跟踪与干扰时序仿真图，使用了六个跟踪器进行跟踪，使用预测波门直接转发生成干扰时序。

图6为本发明基于FPGA重频跟踪器的干扰时序产生方法的流程图。

具体实施方式

下面结合附图对本发明作进一步详细描述。

结合图6，本发明所述的一种基于FPGA重频跟踪器的干扰时序产生方法，步骤如下：

步骤1，收发分时干扰机从配置的雷达库参数中读取所需要跟踪的雷达信号参数，并周期性从信号分选模块中获得分选信息，来对当前信号环境中存在的雷达信号参数进行实时更新，依据分选数据和雷达库参数中的信号脉宽、重复周期和频段设定重频跟踪器的参数，若无分选信息，则使用预装订的雷达库参数；参数如下：信号频率范围、脉宽范围、重频类型，波门提前量、波门宽度；首脉冲捕获个数，一般为2或3个脉冲；脉冲丢失个数，记忆跟踪时间，跟踪器通道。

步骤2，信道化接收模块对当前瞬时带宽内的信号进行检测，对检测到的信号给出实时的检波信号，通过实时的检波信号和检波长度补偿量合成为虚拟检波信号，作为信号检波包络。检波长度补偿量是根据不同干扰样式的参数来决策的，用于在收发分时将间歇采样阶段的断续检波连接成一个完整包络；测量其脉宽参数，形成PDW数据。

步骤3，使用该虚拟检波信号进行脉宽判断：

对于脉宽超出设定阈值的脉冲认为是宽脉宽的脉冲，不输入到重频跟踪模块中，转入步骤5；对于短脉宽的脉冲，将其PDW输入到PDW关联比较器，对其进行中心频率和脉宽匹配，对匹配上的PDW产生出延时的脉冲检波信号和匹配标志，输出到对应跟踪器；对没有关联上到的PDW参数输出未关联标志，用于进一步分选未知雷达信号，转入步骤4。

步骤4，跟踪器根据装订参数、对延时的脉冲检波信号进行跟踪。首先使用首脉冲捕获电路进行首脉冲捕获，可以适应的重频类型为固定重频、重频成组捷变、重频抖动以及重频参差。首脉冲连续捕获到2个或者3个脉冲则输出首脉冲捕获标志，此时跟踪器开始跟踪，给出预测波门和半波门信号，若在预测波门内再次检测到有效的脉冲信号上升沿，则跟踪稳定，当在连续8个预测波门内没有检测信号上升沿时则认为信号跟踪丢失，此时进入记忆跟踪；为了适应搜索雷达间断式出现的扫描脉冲，在记忆跟踪时间内如果再次出现同一特征信号，则继续跟踪，否则记忆跟踪丢失，重新开始捕获首脉冲。为了适应重频成组捷变的雷达信号，可以同时使用多个跟踪器，设置不同的重周参数进行捕获，当出现到新的首脉冲捕获标志，则可以立即跟踪变化后的重频；对于重频抖动的信号，通过设定波门提前量和波门宽度来适应抖动量在一定范围内的信号；对于重频参差信号，根据重频变化规律输出对应的干扰波门。将在预测波门内出现的信号给出当前脉冲跟踪正常标志信号，在预测波门外出现的信号给出脉冲跟踪失败标志信号。

步骤5，将跟踪器产生的半波门、跟踪波门、跟踪状态输入到对应的干扰技术产生器。对跟踪上的脉冲使用预测波门作为干扰技术产生器的触发脉冲；对宽脉冲则触发指定的干扰技术产生器，对进入跟踪器而未匹配到的脉冲和未匹配到PDW关联比较器的脉冲则使用脉冲下降沿作为干扰技术产生器的触发脉冲。干扰技术产生器能在时域上生成首尾拼接转发，密集阵列转发，跨重周覆盖等样式。在频域上则可以通过调制噪声，频率调制来实现；对于多部雷达信号交替出现的情形，在同一瞬时带宽内的多部信号可以在时域上进行拼接或者叠加，不同瞬时带宽内的信号进行时域拼接。

实施例1

本发明所述的一种基于FPGA重频跟踪器的干扰时序产生方法，设计了一个带有4路PDW关联比较器、16通道的FPGA重频跟踪器、4通道FPGA干扰技术产生器的例子。其中PDW关联比较器中设置有4路雷达信号频率和脉宽比较通道，可以对4路信号进行PDW关联。首脉冲捕获个数为3个、重频类型适应固定重频、抖动重频、重频成组捷变和重频参差类型，脉冲跟踪丢失个数阈值为6个。每个信号可以跟踪需求分配多个跟踪通道，直到跟踪通道分配完。

图1为一部固定重频、脉宽固定的信号，给其分配一个跟踪通道，设置其重频个数为1个，波门提前量为一个脉宽长度，波门宽度为3个脉宽长度，记忆跟踪时间为12个重复周期长度。图中pdw_ready为PDW数据准备好的标记，vp0为延时的检波信号，FirstPulseTrack_Flag1为首脉冲搜索模块输出的首脉冲捕获标记，可以看到连续截获到3个脉冲后输出了该标记，证明捕获到了符合该重频参数的脉冲信号，开始进行跟踪预测，在下一个脉冲开始输出预测波门Final_Gate_Vp1，半波门Half_Gate_Vp1与vp0相同，表征收到的真实脉冲。干扰技术产生器在第1～8个PDW串中，首先设计了一个6个预测波门直接转发的干扰时序，图中可以看到首先生成了6个连续的Jp_0干扰波门，与Final_Gate_Vp1同步，当连续6个脉冲没有捕获到后会输出跟踪丢失标记Track_Lost_Flag1，进入记忆跟踪，记忆跟踪时只需要连续捕获到两个符合重频特征参数的脉冲即可再次跟踪上；在第9～17个PDW串到达期间，设计了一个阵列首尾拼接的干扰时序，单个干扰宽度为脉宽的一半，拼接次数为10次；在第18～26个PDW串到达时，设计了一个跨重复周期覆盖的干扰时序，其中干扰宽度为2个PRI值，阵列次数1次；当没有收到新的PDW后，以及记忆跟踪时间到达，则将记忆跟踪丢失标记YuCeTrack_Lost_Flag1拉高一个脉冲，将首脉冲捕获标志拉低，重新开始新的首脉冲捕获。

图2为一部重频抖动、脉宽固定的低重频信号，给其分配一个跟踪通道，波门提前量设置为4个脉宽长度，波门宽度为10个脉冲宽度，图中PRI1为变化的重复周期值，在捕获到3个vp0脉冲后输出了首脉冲捕获标记，在下一个脉冲输出预测波门Final_Gate_Vp1，干扰技术产生器生成了一个在波门内间歇干扰的干扰时序，间歇比为50%，连续使用5个预测波门进行干扰时序产生。

图3为单部重频脉组捷变信号，共4组重频，使用了4个跟踪器通道，radar0_class1_pdw_gen表明是第1组重频信号产生标记，radar0_class2_pdw_gen表明是第2组重频信号产生标记，radar0_class3_pdw_gen表明是第3组重频信号产生标记，radar0_class4_pdw_gen表明是第4组重频信号产生标记。可以看到在每个重频切换时输出了首脉冲捕获标记，FirstPulseTrack_Flag1捕获到第1个重频的首脉冲，FirstPulseTrack_Flag2捕获到第2个重频的首脉冲，FirstPulseTrack_Flag3捕获到第3个重频的首脉冲，FirstPulseTrack_Flag4捕获到第4个重频的首脉冲，干扰技术产生器对预测波门Final_Gate_Vp直接转发，输出干扰波门Jp0。

图4为两部固定重频的信号，其中radar0_pdw_gen表示第1部信号的PDW生成标记，该信号为高重频信号，radar1_pdw_gen为第2部信号的PDW生成标记，该信号为低重频信号；分配了两个跟踪器通道，对于高重频信号，干扰技术产生器生成了首尾拼接转发的干扰波门Jp_0，对于低重频信号，生成了前沿截取再首尾拼接的干扰波门Jp_1；图中可以看到高重频信号的干扰波门会遮蔽低重频信号，导致在在来内需生成6个低重频PDW脉冲串后，才捕获到3个PDW，输出低重频首脉冲捕获 标志FirstPulseTrack_Flkag2；当高重频信号PDW不生成时，低重频信号开始稳定跟踪和预测，输出稳定的预测波门Final_Gate_Vp2。

图5为两部重频脉组捷变的信号，其中radar0_class1_pdw_gen~radar0_class4_pdw_gen为4组重频的信号1的PDW串生成标记，radar1_class1_pdw_gen~radar1_class2_pdw_gen为2组重频的信号2的PDW串生成标记，两部信号皆为低重频；对上述两部信号分配了6个跟踪通道，可以看到信号1和信号2的各重频组能稳定捕获到首脉冲。信号1输出预测波门Final_Gate_Vp1，信号2输出预测波门Final_Gate_Vp2；干扰技术产生器根据对每个信号的6个预测波门进行直接转发，生成信号1的干扰波门Jp_0，信号2的干扰波门Jp_1，合并后的干扰波门为Jp_Final。

Claims (3)

1.一种基于FPGA重频跟踪器的干扰时序产生方法，其特征在于，包括以下步骤：

步骤1：从分选模块定期获得分选信息，并从雷达库中获得预装订的雷达库信息，将分选信息和雷达库信息比较合并后生成跟踪参数，将所需跟踪的雷达信号的重频、脉宽和频率信息装订到FPGA重频跟踪器，转入步骤2；

步骤2：信道化接收模块对当前瞬时带宽内的信号进行检测，对检测到的信号给出实时的检波信号，通过实时的检波信号和检波长度补偿量合成为虚拟检波信号作为信号检波包络，测量其脉宽参数，形成PDW数据；转入步骤3；

步骤3：使用上述虚拟检波信号进行脉宽判断：

若为短脉宽的脉冲，则输入到PDW关联比较器中，同时使用PDW关联比较器对其进行频率和脉宽匹配，将符合装订参数的PDW数据生成延时的脉冲检波信号，输出到对应跟踪器，对没有关联上的PDW数据输出未关联标志，转入步骤4；

若为宽脉宽的脉冲，不输入到重频跟踪模块，直接转入步骤5；

步骤4：跟踪器根据装订参数，对延时后的脉冲检波信号进行判断，使用首脉冲捕获电路进行首脉冲捕获，当捕获成功后，开始进行重频跟踪，给出跟踪状态、半波门和预测波门，转入步骤5；

步骤5：将跟踪器产生的半波门、预测波门、跟踪状态输入到对应的干扰技术产生器，对每一个需跟踪的雷达使用一个干扰波门产生器；对宽脉冲则输入到指定的干扰波门产生器，对未匹配到的脉冲输入到另一个指定的干扰波门产生器中；干扰波门产生器产生的干扰波门用于引导DRFM模块进行干扰。

2.根据权利要求1所述的基于FPGA重频跟踪器的干扰时序产生方法，其特征在于： 步骤4中的参数包括跟踪器通道号、首脉冲捕获个数、重频类型、重频个数、重频范围、脉冲宽度、预测波门提前量、预测波门宽度、记忆跟踪时间和脉冲跟踪丢失个数阈值。

3.根据权利要求1所述的基于FPGA重频跟踪器的干扰时序产生方法，其特征在于：步骤5中的干扰技术产生器的参数包括干扰长度、干扰间隔和干扰重复次数。

Images