CN112713993A - 一种加密算法模块加速器及数据高速加密方法 - Google Patents

一种加密算法模块加速器及数据高速加密方法 Download PDF

Info

Publication number
CN112713993A
CN112713993A CN202011573152.2A CN202011573152A CN112713993A CN 112713993 A CN112713993 A CN 112713993A CN 202011573152 A CN202011573152 A CN 202011573152A CN 112713993 A CN112713993 A CN 112713993A
Authority
CN
China
Prior art keywords
task
unit
decoding
cryptographic algorithm
bus interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011573152.2A
Other languages
English (en)
Inventor
王勇
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C core Technology Co ltd
Original Assignee
C core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C core Technology Co ltd filed Critical C core Technology Co ltd
Priority to CN202011573152.2A priority Critical patent/CN112713993A/zh
Publication of CN112713993A publication Critical patent/CN112713993A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0435—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply symmetric encryption, i.e. same key used for encryption and decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Advance Control (AREA)

Abstract

本发明创造提供了一种加密算法模块加速器及数据高速加密方法，该加密算法模块加速器包括：从总线接口单元，主总线接口单元，任务获取分发单元，译码及控制单元，算法单元，包括：对称密码算法单元，杂凑密码算法单元，公钥密码算法单元，随机数单元，从总线接口用于对此加密算法模块进行配置，主总线接口用于模块DMA引擎读写数据。本发明创造所述的加密算法模块加速器的工作可灵活配置，在加解密的过程中不需要CPU的参与，由于内部可以有多组任务获取分发单元、描述符译码及控制单元、对称密码算法单元、杂凑密码算法单元、公钥密码算法单元，随机数单元，可以实现多任务并行处理，进而提高加解密运算速度。

Description

一种加密算法模块加速器及数据高速加密方法
技术领域
本发明创造属于嵌入式芯片技术领域，尤其是涉及一种加密算法模块加速器及数据高速加密方法。
背景技术
密码芯片中会采用多种密码算法模块来对数据进行加密，密码算法需要多种配置，特别是公钥算法涉及逻辑操作、判断操作，如果单纯采用硬件来实现，硬件代价太大，无法实现；如果采用CPU+密码算法单元来实现，由于CPU的参与大量占用系统资源和时间，极大拖累系统的性能。另一方面，高性能的密码算法应用中涉及多任务的应用，任务之间是无关的、并行的，如何提高多任务级并行数据流的处理速度来达到实际应用中对数据流加解密的要求，这一问题是本发明研究的内容。
发明内容
有鉴于此，本发明创造旨在提出一种加密算法模块加速器及数据高速加密方法，以解决密码芯片中多种密码算法模块对数据进行加密时，需要多种配置采用硬件代价太大无法实现，以及采用CPU与密码算法单元实现，会占用大量的系统资源以及时间问题。
为达到上述目的，本发明创造的技术方案是这样实现的：
一种加密算法模块加速器，包括从总线接口单元、主总线接口单元、任务获取分发单元，以及用于接收任务获取分发单元的译码及控制单元；
所述从总线接口单元用于此加密算法模块进行配置；
所述主总线接口单元用于此加密算法模块读写数据；
所述任务获取分发单元包括多路任务获取分发子单元；
所述主总线接口单元的接收端与任务池连接，所述主总线接口单元通过从总线接口单元的配置信息调取任务，所述任务获取分发单元通过主总线接口单元实现两级检索需要执行的任务，任务获取分发单元并将检索的任务发送至译码及控制单元执行。
进一步的，所述主总线接口内部含有多路DMA引擎。
进一步的，所述任务获取分发单元，用于取任务，并将任务分发给译码及控制单元，任务完成后，回写任务状态及任务地址到外部存储空间，取需要执行的任务和回写完成的任务可以同时执行。
进一步的，所述任务获取分发单元所取的任务是以指令序列的格式存在，指令序列中除了定义何种类型密码算法之外，还可以定义：读明文操作及地址、写密文操作及地址、读key操作及地址、读IV操作及地址、写报文操作及地址、读写大数操作及地址、逻辑运算、算数运算、跳转运算。
进一步的，所述译码及控制单元包括多组，每组译码及控制单元分别包括对称密码算法子单元、杂凑密码算法子单元、公钥密码算法子单元、随机数子单元；
所述对称密码算法子单元，用于完成对称密码算法；
杂凑密码算法子单元，用于完成杂凑密码算法；
公钥密码算法子单元，用于完成公钥密码算法；
随机数子单元，用于生成随机数。
一种加密算法模块加速器的数据高速加密方法，包括以下步骤：
S1、通过任务获取分发单元在任务池中取任务，并将取得的任务信息发送给空闲的译码及控制单元，然后继续取任务，等待空闲的译码及控制单元发送；
S2、译码及控制单元接收到任务信息后调用空闲的算法子单元，通过算法子单元进行加密后将加密任务结果信息返回译码及控制单元，；
S3、译码及控制单元将加密的任务信息返回至任务获取分发单元；
S4、任务获取分发单元将每个任务信息通过主总线接口单元写到外部存储空间，以及记录每个任务的完成情况及状态，重复步骤S1-S4，直至任务结束。
进一步的，所述步骤S1中任务信息包括：任务、任务地址、任务获取分发单元标记。
相对于现有技术，本发明创造所述的一种加密算法模块加速器及数据高速加密方法具有以下优势：
本发明所述的一种加密算法模块加速器及数据高速加密方法，主要针对多任务多进程应用，提出一种并行架构，架构中多个获取分发单元之间是并行的，可以同时执行，多个译码及控制单元之间是并行，可以同时执行，多个算法单元之间是并行的，可以同时执行；同时加解密过程中完全不需要CPU参与，逻辑操作，判断操作，读明文，写密文，密码算法操作等都通过指令序列实现，这样来提高并行加解密任务的速度。
附图说明
构成本发明创造的一部分的附图用来提供对本发明创造的进一步理解，本发明创造的示意性实施例及其说明用于解释本发明创造，并不构成对本发明创造的不当限定。在附图中：
图1为本发明创造实施例所述的加密算法模块加速器的系统原理框图；
图2为本发明创造实施例所述的加密方法任务存放流程意图；
图3为本发明创造实施例所述的任务获取分发单元内部状态图；
图4为本发明创造实施例所述的译码及控制单元处理任务流程图。
附图标记说明：
101、从总线接口单元；102、主总线接口单元；103、任务获取分发单元；104、译码及控制单元；105、对称密码算法子单元；106、杂凑密码算法子单元；107、公钥密码算法子单元；108、随机数子单元。
具体实施方式
需要说明的是，在不冲突的情况下，本发明创造中的实施例及实施例中的特征可以相互组合。
在本发明创造的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明创造的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明创造中的具体含义。
下面将参考附图并结合实施例来详细说明本发明创造。
如图1至图4所示，一种加密算法模块加速器，包括从总线接口单元101、主总线接口单元102、任务获取分发单元，以及用于接收任务获取分发单元的译码及控制单元104；
所述从总线接口单元101用于此加密算法模块进行配置；
所述主总线接口单元102用于此加密算法模块读写数据；
所述任务获取分发单元103包括多路任务获取分发子单元；
所述主总线接口单元102的接收端与任务池连接，所述主总线接口单元102通过从总线接口单元101的配置信息调取任务，所述任务获取分发单元103通过主总线接口单元102实现两级检索需要执行的任务，任务获取分发单元103并将检索的任务发送至译码及控制单元104执行。
所述主总线接口内部含有多路DMA引擎。
所述任务获取分发单元103，用于取任务，并将任务分发给译码及控制单元104，任务完成后，回写任务状态及任务地址到外部存储空间，取需要执行的任务和回写完成的任务可以同时执行。
所述任务获取分发单元103所取的任务是以指令序列的格式存在，指令序列中除了定义何种类型密码算法之外，还可以定义：读明文操作及地址、写密文操作及地址、读key操作及地址、读IV操作及地址、写报文操作及地址、读写大数操作及地址、逻辑运算、算数运算、跳转运算。
所述译码及控制单元104包括多组，每组译码及控制单元104分别包括对称密码算法子单元105、杂凑密码算法子单元106、公钥密码算法子单元107、随机数子单元108；
所述对称密码算法子单元105，用于完成对称密码算法；
杂凑密码算法子单元106，用于完成杂凑密码算法；
公钥密码算法子单元107，用于完成公钥密码算法；
随机数子单元108，用于生成随机数。
一种加密算法模块加速器的数据高速加密方法，包括以下步骤：
S1、通过任务获取分发单元103在任务池中取任务，并将取得的任务信息发送给空闲的译码及控制单元104，然后继续取任务，等待空闲的译码及控制单元104发送；
S2、译码及控制单元104接收到任务信息后调用空闲的算法子单元，通过算法子单元进行加密后将加密任务结果信息返回译码及控制单元104；
S3、译码及控制单元104将加密的任务信息返回至任务获取分发单元；
S4、任务获取分发单元将每个任务信息通过主总线接口单元写到外部存储空间，以及记录每个任务的完成情况及状态，重复步骤S1-S4，直至任务结束。
所述步骤S1中任务信息包括：任务、任务地址、任务获取分发单元标记。
具体如下:
如图1所示，密码算法模块加速器包含的硬件模块：从总线接口单元101，主总线接口单元(102)，任务获取分发单元(103)，译码及控制单元104，算法单元，包括：对称密码算法单元105，杂凑密码算法单元106，公钥密码算法子单元107，随机数子单元108。
任务获取分发单元包括多个任务获取分发单元(103)，加速器中还多个译码及控制单元104，多个算法单元。
如图2、图3所示，每一个任务由一组指令序列定义，每个任务的首地址存放在任务池中，任务池的首地址在任务获取分发单元(103)中的寄存器来定义；
这样任务获取分发单元(103)可以通过两级索引找到需要执行的任务，
任务的指令序列缓存到任务获取分发单元(103)的内部，如果此时找到空闲的译码及控制单元104，则把任务、任务地址和任务获取分发单元标记发送给空闲的译码及控制单元104，然后继续取任务；
如果没有发现空闲的译码及控制单元104，则等待空闲的译码及控制单元104，等到某一个空闲，再将任务发给它，然后任务获取分发单元103继续取下一个任务，直到所有待取任务都取完；
因为任务获取分发单元103可以一直取任务，把任务发给空闲的译码及控制单元104，这样就可以实现任务级的并行；可以有多个任务获取分发单元103，这样就可以实现应用级或进程级的并行。
译码及控制单元104接收到任务后，译码并执行指令序列中的指令，指令涉及的操作包括：读明文操作及地址，写密文操作及地址，读key操作及地址，读IV操作及地址，写报文操作及地址，读写大数操作及地址，逻辑运算，算数运算，跳转运算，算法指令。
当执行到算法指令，译码及控制单元104产生请求，与空闲的特定算法单元进行仲裁，一但仲裁到某一个算法单元，此译码及控制单元104和此算法单元绑定并执行译码及控制单元104发送给密码算法操作；
绑定期间此算法单元无法参与与其它译码及控制单元104的仲裁，任务结束后，译码及控制单元104释放此算法单元(算法单元空闲，可参与其它译码及控制单元的仲裁)，将加密后的数据通过主总线接口单元写到外部memory，并将此任务的地址及状态回写给任务获取分发单元103，仲裁逻辑基于“任务获取分发单元标记”。任务获取分发单元103将任务的地址及状态回通过主总线接口单元写到外部memory。
任务获取分发单元103和译码及控制单元104内部都有DMA引擎，通过主总线接口单元102，从外部读取数据或向外部写数据。
任务获取分发单元103取任务和回写任务的地址及状态可以同时执行，这样就可以实现任务的下发和任务完成的提交同时执行。
译码及控制单元105之间是独立的，可以实现多任务级并行。
密码算法单元之间是并行的，而且每一种密码算法单元之间也是并行的，例如，公钥密码算法单元107，杂凑密码算法子单元106，对称密码算法子单元105之间是并行的，可以同时被不同的译码及控制单元104调用，同时执行；对称算法AES，DES/3DES，SM1，SM4这些对称算法单元之间是并行的，可以同时被不同的译码及控制单元104调用，同时执行；对称算法AES算法单元1，对称算法AES算法单元2......对称算法AES算法单元N，这些算法单元之间也是并行的，可以同时被不同的译码及控制单元104调用，同时执行。
对于对称密码运算，译码及控制单元104从外部存储空间读入数据，对称密码算法单元105读入数据，对称运算，对称密码算法单元105写结果到译码及控制单元104，译码及控制单元104写结果到外部存储空间组成5级流水，并行执行；对于杂凑密码算法106，译码及控制单元104从外部存储空间读入数据，杂凑密码算法子单元106读入数据，杂凑密码算法子单元106组成三级流水，并行执行，直到所有数据计算完杂凑密码算法后，最后结果写到数据到译码及控制单元104，译码及控制单元104再将结果写到外部存储空间；
对于公钥密码算法子单元107，主要执行大数操作。每一种公钥密码算法是通过若干个大数运算算子加上逻辑运算组成，这些操作由指令序列定义。
译码及控制单元104从外部存储空间读入数据到公钥密码算法子单元107内部的存储空间，公钥密码算法子单元107进行大数运算，运算结果还是放到公钥密码算法子单元107内部的存储空间，待所有大数算子执行完成后，最后结果写到数据到译码及控制单元104，译码及控制单元104再将结果写到外部存储空间；
对于随机数子单元108，译码及控制单元104控制随机数子单元108生成随机数，随机数生成，生成随机数写到译码及控制单元104，译码及控制单元104再将数据写到外部存储空间组成三级流水，并行执行。
以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明创造的保护范围之内。

Claims (7)

1.一种加密算法模块加速器，其特征在于：包括从总线接口单元(101)、主总线接口单元(102)、任务获取分发单元(103)，以及用于接收任务获取分发单元(103)的译码及控制单元(104)；
所述从总线接口单元(101)用于此加密算法模块进行配置；
所述主总线接口单元(102)用于此加密算法模块读写数据；
所述任务获取分发单元(103)包括多路任务获取分发子单元；
所述主总线接口单元(102)的接收端与任务池连接，所述主总线接口单元(102)通过从总线接口单元(101)的配置信息调取任务，所述任务获取分发单元(103)通过主总线接口单元(102)实现两级检索需要执行的任务，任务获取分发单元(103)并将检索的任务发送至译码及控制单元(104)执行。
2.根据权利要求1所述的一种加密算法模块加速器，其特征在于：所述主总线接口内部含有多路DMA引擎。
3.根据权利要求1所述的一种加密算法模块加速器，其特征在于：所述任务获取分发单元(103)，用于取任务，并将任务分发给译码及控制单元(104)，任务完成后，回写任务状态及任务地址到外部存储空间，取需要执行的任务和回写完成的任务可以同时执行。
4.根据权利要求3所述的一种加密算法模块加速器，其特征在于：所述任务获取分发单元(103)所取的任务是以指令序列的格式存在，指令序列中除了定义何种类型密码算法之外，还可以定义：读明文操作及地址、写密文操作及地址、读key操作及地址、读IV操作及地址、写报文操作及地址、读写大数操作及地址、逻辑运算、算数运算、跳转运算。
5.根据权利要求1所述的一种加密算法模块加速器，其特征在于：所述译码及控制单元(104)包括多组，每组译码及控制单元(104)分别包括对称密码算法子单元(105)、杂凑密码算法子单元(106)、公钥密码算法子单元(107)、随机数子单元(108)；
所述对称密码算法子单元(105)，用于完成对称密码算法；
杂凑密码算法子单元(106)，用于完成杂凑密码算法；
公钥密码算法子单元(107)，用于完成公钥密码算法；
随机数子单元(108)，用于生成随机数。
6.基于权利要求1所述的一种加密算法模块加速器的数据高速加密方法，其特征在于包括以下步骤：
S1、通过任务获取分发单元(103)在任务池中取任务，并将取得的任务信息发送给空闲的译码及控制单元(104)，然后继续取任务，等待空闲的译码及控制单元(104)发送；
S2、译码及控制单元(104)接收到任务信息后调用空闲的算法子单元，通过算法子单元进行加密后将加密任务结果信息返回译码及控制单元(104)；
S3、译码及控制单元(104)将加密的任务信息返回至任务获取分发单元(103)；
S4、任务获取分发单元(103)将每个任务信息通过主总线接口单元(102)写到外部存储空间，以及记录每个任务的完成情况及状态，重复步骤S1-S4，直至任务结束。
7.根据权利要求6所述的一种加密算法模块加速器的数据高速加密方法，其特征在于：所述步骤S1中任务信息包括：任务、任务地址、任务获取分发单元标记。
CN202011573152.2A 2020-12-24 2020-12-24 一种加密算法模块加速器及数据高速加密方法 Pending CN112713993A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011573152.2A CN112713993A (zh) 2020-12-24 2020-12-24 一种加密算法模块加速器及数据高速加密方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011573152.2A CN112713993A (zh) 2020-12-24 2020-12-24 一种加密算法模块加速器及数据高速加密方法

Publications (1)

Publication Number Publication Date
CN112713993A true CN112713993A (zh) 2021-04-27

Family

ID=75546806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011573152.2A Pending CN112713993A (zh) 2020-12-24 2020-12-24 一种加密算法模块加速器及数据高速加密方法

Country Status (1)

Country Link
CN (1) CN112713993A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086430A2 (en) * 2000-05-11 2001-11-15 Netoctave, Inc. Cryptographic data processing systems, computer programs, and methods of operating same
CN101957744A (zh) * 2010-10-13 2011-01-26 北京科技大学 一种用于微处理器的硬件多线程控制方法及其装置
CN106537343A (zh) * 2014-07-24 2017-03-22 阿方索·伊尼格斯 使用动态可配置主动协同处理单元的并行处理的系统和方法
CN110765468A (zh) * 2018-07-28 2020-02-07 吴俊伟 一种加密卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086430A2 (en) * 2000-05-11 2001-11-15 Netoctave, Inc. Cryptographic data processing systems, computer programs, and methods of operating same
CN101957744A (zh) * 2010-10-13 2011-01-26 北京科技大学 一种用于微处理器的硬件多线程控制方法及其装置
CN106537343A (zh) * 2014-07-24 2017-03-22 阿方索·伊尼格斯 使用动态可配置主动协同处理单元的并行处理的系统和方法
CN110765468A (zh) * 2018-07-28 2020-02-07 吴俊伟 一种加密卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈业纲 *

Similar Documents

Publication Publication Date Title
CN107256363B (zh) 一种由加解密模块阵列组成的高速加解密装置
CN109564545B (zh) 用于压缩地址的方法和设备
US9032162B1 (en) Systems and methods for providing memory controllers with memory access request merging capabilities
CN102724035B (zh) 一种加密卡的加解密方法
CN107092835B (zh) 一种虚拟存储盘的计算机数据加密装置及方法
CN104364760B (zh) 采用多个存储器件的并行计算
CN109240952B (zh) 一种高速数据加密NVMe-SATA转换器电路
US7916720B2 (en) Slave network interface circuit for improving parallelism of on-chip network and system thereof
CN114662136B (zh) 一种基于pcie通道的多算法ip核的高速加解密系统及方法
US20140149743A1 (en) Two dimensional direct memory access scheme for enhanced network protocol processing performance
CN115080455B (zh) 一种计算机芯片、计算机板卡、存储空间分配方法及装置
US20160048455A1 (en) Memory Data Transfer Method and System
CN114817965A (zh) 基于多算法ip核实现msi中断处理的高速加解密系统及方法
CN104808950B (zh) 对嵌入式存储器元件的模式依赖性访问
CN111181874B (zh) 一种报文处理方法、装置及存储介质
CN104778100A (zh) 一种安全备份数据的方法
CN101482909B (zh) 加密算法模块加速器及其数据高速加解密方法
US20230185745A1 (en) Data flow control module for autonomous flow control of multiple dma engines
CN112713993A (zh) 一种加密算法模块加速器及数据高速加密方法
CN115328832A (zh) 一种基于pcie dma的数据调度系统与方法
CN102103490B (zh) 一种利用流水处理提高内存效率的方法
CN101794276B (zh) 适用于soc的dct_idct协处理器
JP6059360B2 (ja) バッファ処理方法及び装置
CN107807888B (zh) 一种用于soc架构的数据预取系统及其方法
CN114691566A (zh) Ai模型的运行方法、加载方法、装置及ic芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210427