CN112711213B - 一种基于RiscV内核的导航采集解算Soc处理系统及其方法 - Google Patents

一种基于RiscV内核的导航采集解算Soc处理系统及其方法 Download PDF

Info

Publication number
CN112711213B
CN112711213B CN202110028354.7A CN202110028354A CN112711213B CN 112711213 B CN112711213 B CN 112711213B CN 202110028354 A CN202110028354 A CN 202110028354A CN 112711213 B CN112711213 B CN 112711213B
Authority
CN
China
Prior art keywords
logic module
acquisition
kernel
logic
accelerometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110028354.7A
Other languages
English (en)
Other versions
CN112711213A (zh
Inventor
蒋源明
王琳
杨聪天
屈建龙
吴国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
707th Research Institute of CSIC
Original Assignee
707th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 707th Research Institute of CSIC filed Critical 707th Research Institute of CSIC
Priority to CN202110028354.7A priority Critical patent/CN112711213B/zh
Publication of CN112711213A publication Critical patent/CN112711213A/zh
Application granted granted Critical
Publication of CN112711213B publication Critical patent/CN112711213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Navigation (AREA)
  • Gyroscopes (AREA)

Abstract

本发明涉及一种基于RiscV内核的导航采集解算Soc处理系统及其方法，其技术特点是：本发明通过包括Soc系统、数据交换接口、电平转换隔离电路、传感器、同步信号源和供电电路，所述供电电路连接Soc系统为Soc系统提供电源，数据交换接口连接电平转换隔离电路进行数据交换，传感器连接电平转换隔离电路进行参数的采集，电平转换隔离电路连接Soc系统进行数据电平的转换与隔离。本发明通过并行计算和传输的加速技术可以极大降低传感器采集、解算和数据发送信息的延迟，从而提高采集解算的频率以提高导航信息的精度和实时性，并可省节线路板上的芯片数量，降低供电复杂程度，缩小线路板的尺寸。

Description

一种基于RiscV内核的导航采集解算Soc处理系统及其方法
技术领域
本发明属于核心元器件共性技术领域，尤其是一种基于RiscV内核的导航采集解算Soc处理系统及其方法。
背景技术
目前导航设备中应用的硬件架构多为通用处理器扩展FPGA器件的方式，由处理器完成数字计算和基本的接口功能，由FPGA器件完成采集、特殊接口、硬件加速等特殊功能的扩展。此架构因为至少需要两种核心器件(处理器和FPGA)，往往带来了PCB尺寸大，功耗大，布线造成的信号完整性等问题，而且核心器件会受到国内外供应链的影响，处理器和FPGA两种核心器件均更新换代频繁，使设备的硬件架构产生不确定性，不利于导航产品硬件生命周期的延续。
发明内容
本发明的目的在于克服现有技术的不足，提出一种基于RiscV内核的导航采集解算Soc处理系统及其方法，能够无需拆装无需仿真器并快速实时使用系统的调试接口实现通讯并完成写入FLASH。
本发明解决其技术问题是采取以下技术方案实现的：
一种基于RiscV内核的导航采集解算Soc处理系统，包括Soc系统、数据交换接口、电平转换隔离电路、传感器、同步信号源和供电电路，所述供电电路连接Soc系统为Soc系统提供电源，所述同步信号源与Soc系统相连接并为其提供同步信号，所述Soc系统通过电平转换隔离电路与数据交换接口相连接实现与外部设备的数据交换功能，所述传感器通过电平转换隔离电路与Soc系统相连接，采集参数并上传至Soc系统。
而且，所述Soc系统包括Jtag、存储器和处理芯片，处理芯片包括RiscV内核、总线转换和中断逻辑模块、光纤陀螺采集逻辑模块、采集同步逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块、自定义接口逻辑模块、导航解算硬件加速逻辑模块、同步采集逻辑模块和接口扇出模块，其中Jtag和存储器连接RiscV内核，RiscV内核分别连接总线转换和中断逻辑模块和导航解算硬件加速逻辑模块，总线转换和中断逻辑模块分别连接光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和自定义接口逻辑模块，自定义接口逻辑模块和IF加速计采集逻辑模块分别连接接口扇出模块，激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和接口扇出模块分别连接，采集同步逻辑模块连接同步信号源，接口扇出模块连接电平转换隔离电路。
而且，所述处理芯片包括FPGA或ASIC芯片。
而且，所述导航解算硬件加速逻辑模块通过HDL语言进行描述，实现包含光纤陀螺采集、激光陀螺采集、加速度计采集、Uart和IIC接口的功能，并且包括了滤波加速和采集温度补偿两种数字运算逻辑。
而且，所述光纤陀螺采集为差分同步采集，激光陀螺采集为TTL异步脉冲计数，加速度计采集为同步SPI采集或异步TTL脉冲采集，滤波加速逻辑为矩阵乘加运算单元，采集温度补偿逻辑为浮点乘加运算单元。
而且，所述同步采集逻辑模块通过HDL语言进行实现，由同步信号源的上升沿产生与CPU运算周期匹配的同步信号组成。
而且，所述Soc系统能够通过通过FPGA厂商或第三方的综合工具进行综合将其转化为网表，供各类FPGA和AISC芯片使用。
一种基于RiscV内核的导航采集解算Soc处理系统的处理方法，包括以下步骤：
步骤1、FPGA的光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块和IF加速计采集逻辑模块按照采集同步逻辑提供的同步信号对陀螺仪数据、加速度计传感器和温度传感器信息进行实时采集；
步骤2、在并同步信号的上升沿对采集的数据进行锁存并通过中断逻辑产生RiscV内核中断；
步骤3、导航数据解算并将初步解算结果缓存至导航解算硬件加速逻辑模块进行滤波和温度补偿计算；
步骤4、计算后导航解算硬件加速逻辑模块将数据存储至总线转换逻辑的RAM中，并通过中断逻辑通知RiscV内核，RiscV内核通过总线转换和中断逻辑模块配置自定义接口逻辑；
步骤5、自定义接口逻辑模块根据RiscV内核的命令并行通过包括Uart、以太网MAC和LVDS接口逻辑将总线转换逻辑的RAM数据按照用户要求的数字格式通过电平转换隔离电路进行数据发送。
本发明的优点和积极效果是：
本发明通过包括Soc系统、数据交换接口、电平转换隔离电路、传感器、同步信号源和供电电路，所述供电电路连接Soc系统为Soc系统提供电源，数据交换接口连接电平转换隔离电路进行数据交换，传感器连接电平转换隔离电路进行参数的采集，电平转换隔离电路连接Soc系统进行数据电平的转换与隔离。本发明通过并行计算和传输的加速技术可以极大降低传感器采集、解算和数据发送信息的延迟，从而提高采集解算的频率以提高导航信息的精度和实时性，并可省节线路板上的芯片数量，降低供电复杂程度，缩小线路板的尺寸。
附图说明
图1本发明系统构架框图；
图2是本发明基于RiscV内核的导航采集解算Soc处理器架构实现框图。
具体实施方式
以下结合附图对本发明做进一步详述。
一种基于RiscV内核的导航采集解算Soc处理系统，如图1所示，包括Soc系统、数据交换接口、电平转换隔离电路、传感器、同步信号源和供电电路，所述供电电路连接Soc系统为Soc系统提供电源，所述同步信号源与Soc系统相连接并为其提供同步信号，所述Soc系统通过电平转换隔离电路与数据交换接口相连接实现与外部设备的数据交换功能，所述传感器通过电平转换隔离电路与Soc系统相连接，采集参数并上传至Soc系统。
所述Soc系统包括Jtag、存储器和处理芯片，处理芯片包括RiscV内核、总线转换和中断逻辑模块、光纤陀螺采集逻辑模块、采集同步逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块、自定义接口逻辑模块、导航解算硬件加速逻辑模块、同步采集逻辑模块和接口扇出模块，其中Jtag和存储器连接RiscV内核，RiscV内核分别连接总线转换和中断逻辑模块和导航解算硬件加速逻辑模块，总线转换和中断逻辑模块分别连接光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和自定义接口逻辑模块，自定义接口逻辑模块和IF加速计采集逻辑模块分别连接接口扇出模块，激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和接口扇出模块分别连接，采集同步逻辑模块连接同步信号源，接口扇出模块连接电平转换隔离电路。
所述处理芯片包括FPGA或ASIC芯片。
如图2所示，所述RiscV内核逻辑采用64位RiscV内核的HDL语言实现处理器IP，支持指令集RV64G，处理器采用多级流水线，配置单/双精度的浮点运算单元以满足导航解算的需求，通过64位AXI总线逻辑连接FPGA的采集解算部分逻辑，单周期可实现双精度浮点数读写，总线带宽可达到6Gbit，通过FPGA扇出Jtag和程序存储器接口。
所述导航解算硬件加速逻辑模块通过HDL语言进行描述，实现包含光纤陀螺采集、激光陀螺采集、加速度计采集、Uart和IIC接口的功能，并且包括了滤波加速和采集温度补偿两种数字运算逻辑。
所述光纤陀螺采集为差分同步采集，激光陀螺采集为TTL异步脉冲计数，加速度计采集为同步SPI采集或异步TTL脉冲采集，滤波加速逻辑为矩阵乘加运算单元，采集温度补偿逻辑为浮点乘加运算单元。
所述同步采集逻辑模块通过HDL语言进行实现，由同步信号源的上升沿产生与CPU运算周期匹配的同步信号，并提供处理器、采集逻辑和自定义接口逻辑等，完成采集、解算、接口输出等操作的同步功能。
所述将上述的各部分HDL代码进行逻辑组合后，通过FPGA厂商或第三方的综合工具进行综合将其转化为网表，供各类FPGA器件和AISC设计使用。
通过上述网表文件，在特定FPGA器件的开发环境下通过管脚和时序的约束，使用布线工具进行布线，生成FPGA可以使用的Bit文件并烧写至FPGA的存储器中，在FPGA逻辑上电正常运行后通过SDK完成Soc软件的开发，并将编译后的程序烧写至程序存储器以引导RiscV处理器运行程序，实现FPGA器件平台的导航采集解算Soc功能。
通过上述网表文件，进行ASIC芯片的后端设计，包括可测性设计、布局规划、时钟约束、布线和寄生参数提取、信号完整性分析验证等过程后进行AISC的流片和封测，在AISC上电运行正常后，通过SDK完成Soc软件的开发，并将编译后的程序烧写至程序存储器以引导RiscV处理器运行程序，实现ASIC器件平台的导航采集解算Soc功能。
一种基于RiscV内核的导航采集解算Soc处理系统的处理方法，包括以下步骤：
步骤1、FPGA的光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块和IF加速计采集逻辑模块按照采集同步逻辑提供的同步信号对陀螺仪数据、加速度计传感器和温度传感器信息进行实时采集；
步骤2、在并同步信号的上升沿对采集的数据进行锁存并通过中断逻辑产生RiscV内核中断；
步骤3、导航数据解算并将初步解算结果缓存至导航解算硬件加速逻辑模块进行滤波和温度补偿计算；
步骤4、计算后导航解算硬件加速逻辑模块将数据存储至总线转换逻辑的RAM中，并通过中断逻辑通知RiscV内核，RiscV内核通过总线转换和中断逻辑模块配置自定义接口逻辑；
步骤5、自定义接口逻辑模块根据RiscV内核的命令并行通过包括Uart、以太网MAC和LVDS接口逻辑将总线转换逻辑的RAM数据按照用户要求的数字格式通过电平转换隔离电路进行数据发送。
需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明包括并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。

Claims (2)

1.一种基于RiscV内核的导航采集解算Soc处理系统，其特征在于：包括Soc系统、数据交换接口、电平转换隔离电路、传感器、同步信号源和供电电路，所述供电电路连接Soc系统为Soc系统提供电源，所述同步信号源与Soc系统相连接并为其提供同步信号，所述Soc系统通过电平转换隔离电路与数据交换接口相连接实现与外部设备的数据交换功能，所述传感器通过电平转换隔离电路与Soc系统相连接，采集参数并上传至Soc系统；
所述Soc系统包括Jtag、存储器和处理芯片，处理芯片包括RiscV内核、总线转换和中断逻辑模块、光纤陀螺采集逻辑模块、采集同步逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块、自定义接口逻辑模块、导航解算硬件加速逻辑模块、同步采集逻辑模块和接口扇出模块，其中Jtag和存储器连接RiscV内核，RiscV内核分别连接总线转换和中断逻辑模块和导航解算硬件加速逻辑模块，总线转换和中断逻辑模块分别连接光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和自定义接口逻辑模块，自定义接口逻辑模块和IF加速计采集逻辑模块分别连接接口扇出模块，激光陀螺采集逻辑模块、AD加速计采集逻辑模块、IF加速计采集逻辑模块和接口扇出模块分别连接，采集同步逻辑模块连接同步信号源，接口扇出模块连接电平转换隔离电路；
所述处理芯片包括FPGA或ASIC芯片；
所述导航解算硬件加速逻辑模块通过HDL语言进行描述，实现包含光纤陀螺采集、激光陀螺采集、加速度计采集、Uart和IIC接口的功能，并且包括了滤波加速和采集温度补偿两种数字运算逻辑；
所述光纤陀螺采集为差分同步采集，激光陀螺采集为TTL异步脉冲计数，加速度计采集为同步SPI采集或异步TTL脉冲采集，滤波加速逻辑为矩阵乘加运算单元，采集温度补偿逻辑为浮点乘加运算单元；
所述同步采集逻辑模块通过HDL语言进行实现，由同步信号源的上升沿产生与CPU运算周期匹配的同步信号组成；
所述Soc系统能够通过通过FPGA厂商或第三方的综合工具进行综合将其转化为网表，供各类FPGA和AISC芯片使用。
2.一种如权利要求1所述的基于RiscV内核的导航采集解算Soc处理系统的处理方法，其特征在于包括以下步骤：
步骤1、FPGA的光纤陀螺采集逻辑模块、激光陀螺采集逻辑模块、AD加速计采集逻辑模块和IF加速计采集逻辑模块按照采集同步逻辑提供的同步信号对陀螺仪数据、加速度计传感器和温度传感器信息进行实时采集；
步骤2、在并同步信号的上升沿对采集的数据进行锁存并通过中断逻辑产生RiscV内核中断；
步骤3、导航数据解算并将初步解算结果缓存至导航解算硬件加速逻辑模块进行滤波和温度补偿计算；
步骤4、计算后导航解算硬件加速逻辑模块将数据存储至总线转换逻辑的RAM中，并通过中断逻辑通知RiscV内核，RiscV内核通过总线转换和中断逻辑模块配置自定义接口逻辑；
步骤5、自定义接口逻辑模块根据RiscV内核的命令并行通过包括Uart、以太网MAC和LVDS接口逻辑将总线转换逻辑的RAM数据按照用户要求的数字格式通过电平转换隔离电路进行数据发送。
CN202110028354.7A 2021-01-11 2021-01-11 一种基于RiscV内核的导航采集解算Soc处理系统及其方法 Active CN112711213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110028354.7A CN112711213B (zh) 2021-01-11 2021-01-11 一种基于RiscV内核的导航采集解算Soc处理系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110028354.7A CN112711213B (zh) 2021-01-11 2021-01-11 一种基于RiscV内核的导航采集解算Soc处理系统及其方法

Publications (2)

Publication Number Publication Date
CN112711213A CN112711213A (zh) 2021-04-27
CN112711213B true CN112711213B (zh) 2022-10-28

Family

ID=75548688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110028354.7A Active CN112711213B (zh) 2021-01-11 2021-01-11 一种基于RiscV内核的导航采集解算Soc处理系统及其方法

Country Status (1)

Country Link
CN (1) CN112711213B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114018264B (zh) * 2021-10-28 2023-05-23 北京信息科技大学 导航用芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109470244A (zh) * 2018-12-21 2019-03-15 中国船舶重工集团公司第七0七研究所 基于fpga的光纤捷联惯导多信息同步采集系统及方法
CN109597765A (zh) * 2018-12-11 2019-04-09 郑州云海信息技术有限公司 一种fpga的处理器指令调试方法、装置及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116175B (zh) * 2013-01-18 2015-06-03 东南大学 基于dsp和fpga的嵌入式导航信息处理器
US10169513B2 (en) * 2016-05-06 2019-01-01 Baidu Usa Llc Method and system for designing FPGA based on hardware requirements defined in source code
US10788586B2 (en) * 2017-12-07 2020-09-29 Topcon Positioning Systems, Inc. Multichannel inertial measurement unit and integrated navigation systems on its basis
CN109933561A (zh) * 2017-12-15 2019-06-25 湖南中部芯谷科技有限公司 一种基于SoC的通用组合导航集成处理器架构
US11316692B2 (en) * 2018-08-13 2022-04-26 Ares Technologies, Inc. Systems, devices, and methods for selecting a distributed framework
CN109344427B (zh) * 2018-08-16 2022-09-06 南京理工大学 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法
CN111781624B (zh) * 2020-08-09 2023-09-05 湖南星至导航科技有限公司 通用组合导航系统与方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109597765A (zh) * 2018-12-11 2019-04-09 郑州云海信息技术有限公司 一种fpga的处理器指令调试方法、装置及电子设备
CN109470244A (zh) * 2018-12-21 2019-03-15 中国船舶重工集团公司第七0七研究所 基于fpga的光纤捷联惯导多信息同步采集系统及方法

Also Published As

Publication number Publication date
CN112711213A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN100573537C (zh) 一种soc芯片系统级验证系统及方法
CN112580295B (zh) 多核SoC芯片的自动化验证方法、系统及装置
CN102508753B (zh) Ip核验证系统
CN101504692B (zh) 一种验证和测试片上系统的系统及方法
CN109189619B (zh) I2c总线兼容性测试方法、系统、存储介质及设备
CN101509805A (zh) 基于现场可编程门阵列的多路并行数据采集系统
CN101719177B (zh) 片上系统建模和仿真的方法及装置
CN112711213B (zh) 一种基于RiscV内核的导航采集解算Soc处理系统及其方法
CN102480467A (zh) 一种基于网络通讯协议的soc软硬件协同仿真验证方法
CN103763549A (zh) 一种基于FPGA的Camera Link接口实验与开发系统
CN104714907A (zh) 一种pci总线转换为isa和apb总线设计方法
CN115686655A (zh) 用于gpu ip验证的联合仿真系统
CN102831572A (zh) 图像采集和处理系统
Guo et al. A SPI interface module verification method based on UVM
Van den Keybus et al. Using a fully digital rapid prototype platform in grid-coupled power electronics applications
CN115618800A (zh) 基于dpi的gpu联合仿真系统
CN110442986B (zh) 一种基于cpld逻辑代码生成器管理服务器主板的方法
CN114416460A (zh) 分析基带性能的方法和仿真系统
CN203761518U (zh) 一种基于FPGA的Camera Link接口实验与开发系统
CN102426335B (zh) Dsp器件测试图形向量的自动生成方法
CN205656610U (zh) 一种基于SoPC的高性能流水线ADC频域参数评估系统
CN201594262U (zh) 一种电机控制硬件在回路仿真器
CN216695019U (zh) 一种激光及光纤陀螺仪复用的采集系统
CN105808405B (zh) 一种基于SoPC的高性能流水线ADC频域参数评估系统
Davies et al. Timing verification for asynchronous design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant