CN109344427B - 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法 - Google Patents

一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法 Download PDF

Info

Publication number
CN109344427B
CN109344427B CN201810932005.6A CN201810932005A CN109344427B CN 109344427 B CN109344427 B CN 109344427B CN 201810932005 A CN201810932005 A CN 201810932005A CN 109344427 B CN109344427 B CN 109344427B
Authority
CN
China
Prior art keywords
module
trajectory
ballistic
logic control
serial logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810932005.6A
Other languages
English (en)
Other versions
CN109344427A (zh
Inventor
于纪言
蒋晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201810932005.6A priority Critical patent/CN109344427B/zh
Publication of CN109344427A publication Critical patent/CN109344427A/zh
Application granted granted Critical
Publication of CN109344427B publication Critical patent/CN109344427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41G—WEAPON SIGHTS; AIMING
    • F41G3/00—Aiming or laying means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)

Abstract

本发明公开了一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法，包括电源系统、装定模块、储存模块、主控模块，所述主控模块采用SoC FPGA单块芯片集成设计，包括弹道程序串行逻辑控制子模块、通用接口和弹道微分硬件求解器，三者分别通过AXI总线相互连接，其中弹道程序串行逻辑控制子模块采用SoC FPGA内部PS设计，与装定模块和存储模块分别通过数据线连接，通用接口和弹道微分硬件求解器采用SoC FPGA内部PL设计，其中弹道微分硬件求解器在每次解算微分方程时可被弹道程序串行逻辑控制子模块调用，实现弹道计算的硬件并行加速。本发明采用单芯片主控架构，可降低系统功耗、体积与重量，采用通用型的SoC主控方便增减内部功能，提高通用性、降低开发难度。

Description

一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算 方法
技术领域
本发明属于简易弹道修正制导技术领域，特别是一种基于SoC FPGA(System onChip，片上系统)的弹载计算机系统及解算方法。
背景技术
简易弹道修正弹载计算机是制导弹药等制导武器飞行控制系统的核心部件，其主要功能是通过实施测量弹体定位和姿态等信息，根据预先装定的目标位置，进行弹道诸元解算，依据解算得出的弹丸落点和目标位置差，向执行机构状态输出修正控制指令，以达到多次飞行轨迹修正的目的，提高弹丸的命中效率。
目前，弹载计算机硬件系统一般包括通用接口模块、弹道解算模块、装定与存储模块等。在进行制导工作时，通用接口模块接收到弹载传感器和导航器件测得的弹丸位置和姿态数据，弹道解算模块利用弹道微分方程进行弹道诸元求解，判断弹丸落点和目标位置的差距，最后结合弹体自身状态生成修正控制指令，输出至弹上的飞行修正结构，完成一个周期的导航工作。
随着现代制导武器不断发展，对弹载计算机的性能要求也不断提升。因此弹载计算机系统需要拥有较强的数据处理能力、逻辑运算能力，同时其应用环境的特殊性也导致弹载计算机系统必须满足小型化、低功耗和简易性等要求。
文献一(ZhengShuai,Zhang Xi,Sun Changjun.Design of Integrative GNCComputer Based on DSP+FPGA,Computer Measurement&Control,2016.24(12):100-102,121)研究了基于DSP+FPGA的导航制导一体化计算机，设计了一种以DSP为处理核心、FPGA为外围输入输出接口的一体化计算机。该方案以FPGA作为数据处理模块，设计实现弹载计算机接口，主要完成对传感器的初始化配置、数据读写时序控制、数据采集与预处理等功能；以DSP作为主控模块，设计完成弹载程序，主要实现弹载计算机数据计算、逻辑判断、参数装定与制导控制等功能。该方案发挥了FPGA并行加速底层数据处理和DSP浮点运算能力较强等优势。但是该方案仍存在以下不足：一是仍然采用程序串行执行思路，利用DSP的高速串行计算能力来进行程序计算，没有改变程序串行运算本质，即该方案的加速过程仅依靠DSP处理主频的提高；二是处理器主频提高将会增加系统功耗与降低系统抗干扰性；三是DSP+FPGA多芯片结构还将给系统增加额外的静态与动态功耗，不利于弹载计算机系统小型化与低功耗设计。
文献二(ChenHang.Research of Missile-borne Computer Based on SiP,Development&Innovation of Machinery&Electrical Products,2016,Vol 29,No.4:14-16)研究了基于SiP(System In a Package，系统级封装)技术的弹载计算机，提出了采用SiP技术封装将DSP、FPGA和外围电路封装成为一块系统级芯片以实现弹载计算机小型化的具体方法与思路，主要采用塑封方案，将多核心DSP、千万级门阵列资源的FPGA、高精度AD/DA、存储单元、多种总线通信协议和北斗定位导航等功能模块集成到单芯片一体化设计当中，旨在保证较高的处理性能和可靠性的基础上，减少计算机体积与重量。但是该方案通用性较差，只能针对某一具体系列的制导应用，因为一旦采用SiP技术进行单芯片封装后，无法对其内部功能模块进行增删，也就会造成以下情况：在功能需求更简单的制导应用场合，其多余功能模块会造成资源与功耗的浪费；而在一些功能需求更加复杂的制导应用场合，其则无法胜任所有功能需求。且制造成本较高。
文献三(Pan Ting,Yang Fubiao,Zhu Yong.FPGA Design for the Solution ofBallistic Differential Equation Based on Runge-Kutta,Computer Measurement&Control,2015.23(12):4217-4220)研究了弹道微分方程组解算的FPGA实现，提出了以多通道二级并行的方式实现算法硬件加速。针对文献一中的软件串行执行方式，该方案利用硬件并行加速方式改变弹道程序的运行方式，在不依靠单纯提高计算主频情况下实现弹道程序的加速，同时，该方案仅需单块FPGA芯片来构成弹载计算机系统，有助于系统小型化与低功耗化设计；针对文献二中SiP技术通用性的局限，该方案采用商用FPGA芯片，内部电路模块完全由用户定义，满足弹载计算机的通用性要求。但是该方案在利用硬件描述语言开发时，复杂度较高，不适合非FPGA专业的弹载程序软件开发人员进行开发。同时由于VHDL(Very-High-Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言)或者Verilog HDL(Verilog硬件描述语言)可移植性较差，一旦弹道程序需要修改则需要重新设计算法，同时移植时受到FPGA逻辑单元阵列数量的限制。
总结来说，常见的现有弹载计算机技术特点有：
1、采用DSP+FPGA双芯片架构技术方案。FPGA对底层传感器进行初始化，完成数据的采集和预处理，DSP进行弹道程序的计算。缺点是串行计算效率较低、多芯片结构增加额外功耗，同时不利于弹载计算机小型化设计。
2、采用SiP芯片封装技术方案，其可实现弹载计算机一体化设计，整体性较强，可以大大减少体积与重量，但是由于其自身技术特点，导致通用性差、无法在开发过程中增删功能模块，且制造成本较高。
3、FPGA整体技术方案，其利用硬件并行执行方式对传统的串行弹道程序进行加速，大大提高弹道程序的执行效率。但这种方案的硬件描述语言开发专业性强，而且平台可移植性差。
发明内容
本发明的目的在于设计与实现一种基于SoC FPGA的简易弹道修正制导弹载计算机系统及解算方法。解决现有弹载计算机技术当中存在的以下问题：1)弹载计算机程序串行执行加速效率仍然较低；2)多芯片主控架构不利于弹载计算机系统小型化、低功耗设计；3)用SiP实现的定制单芯片主控成本较高，通用性较低；4)纯硬件实现弹载程序加速设计难度较高、可移植性较低等问题。
本发明提供了一种基于SoC FPGA的简易弹道修正弹载计算机系统，包括电源系统、装定模块、储存模块和主控模块，，其中：
所述电源系统用于为主控模块、存储模块和装定模块供电；
所述装定模块用于在弹丸发射前预先接收目标的位置坐标信息；
所述储存模块用于配合主控模块存储运算数据；。
所述主控模块采用SoC FPGA单块芯片集成设计，芯片内部包括了弹道程序串行逻辑控制子模块、通用接口和弹道微分硬件求解器，其中弹道程序串行逻辑控制子模块采用SoC FPGA内部PS(Processor System，处理器系统)设计，通用接口和弹道微分硬件求解器采用SoC FPGA内部PL(Programmable Logic，可编程逻辑系统)设计，三者分别由AXI总线(Advanced Extensible Interface，先进可拓展总线)相互连接，实现运算数据的交换通信，弹道微分硬件求解器用于在每次解算微分方程时被弹道程序串行逻辑控制子模块调用。
本发明的工作原理为：
弹道程序串行逻辑控制子模块与装定模块、储存模块分别通过数据线连接，弹丸发射后，弹道程序串行逻辑控制子模块首先读取装定模块中预先设定的目标位置信息，并从通用接口处接收弹丸姿态、位置和转速等信息，在此基础上求解弹道程序，从而运算得出弹丸落点和目标位置坐标之差，再根据通用接口传递来的执行机构霍尔传感数据运算得出修正指令，将修正指令通过通用接口传输出给执行机构。弹道程序串行逻辑控制子模块在解算过程中可以调用弹道微分硬件求解器，实现对弹道程序计算的硬件并行加速。调用的具体方法是在求解微分方程时，将计算变量和迭代要求发送至弹道微分求解器，调用其独立地进行硬件加速计算，计算完成后，弹道微分求解器将计算结果发送给弹道程序串行逻辑控制子模块，进行下一步运算。
本发明还提供了一种基于SoC FPGA的简易弹道修正计算方法，具体步骤为：
第一步：发射前，将目标位置的坐标信息(xT,yT)预先设定至装定模块；
第二步：弹道程序串行逻辑控制子模块从装定模块中读取目标位置坐标(xT,yT)；
第三步：发射后，通用接口接收来自定位与姿态数据采集系统的弹体定位坐标信息(x,y,z)、弹体姿态信息
Figure BDA0001766856040000041
弹体速度信息(vx,vy,vz)和弹体转速信息vs，将上述数据发送至弹道程序串行逻辑控制子模块，完成一次单位姿态传感过程；
第四步：结合弹体定位与姿态信息，弹道程序串行逻辑控制子模块进行信息的缓存、分组与解算，当弹道解算过程中需要进行微分方程求解时，弹道程序串行逻辑控制子模块将计算变量与迭代要求发送给弹道微分求解器，控制其进行硬件加速计算，待微分方程求解完成后，弹道微分求解器将计算结果送至弹道程序串行逻辑控制子模块；
第五步：利用微分解算结果，弹道程序串行逻辑控制子模块完成一个周期的弹道诸元解算过程，得到该次解算状态下的弹道预测落点坐标(xi,yi)，将目标坐标(xT,yT)与预测落点坐标(xi,yi)进行作差，得到弹目偏差(Δx,Δy)；
第六步：通用接口接收来自执行机构的状态传感量H，并传递给弹道程序串行逻辑控制子模块，弹道程序串行逻辑控制子模块根据弹目偏差(Δx,Δy)和执行机构当前状态H，运用控制策略运算生成修正指令，通过通用接口将修正指令输出至执行机构，同时将一个周期中的测量、计算与执行信息发送至储存模块，完成一个周期的制导修正工作；
第七步：在弹丸未落地之前，重复执行步骤二至步骤七，以完成连续制导修正工作。
本发明与现有技术相比，其显著特点在于：
(1)弹载程序计算速度快。本发明将弹道程序拆分为弹道程序串行逻辑控制子模块与弹道微分求解器，充分利用FPGA的硬件并行加速能力对弹道微分方程求解进行硬件加速，将弹道解算程序拆分为软件串行执行过程与硬件微分方程求解过程。本发明的硬件加速能够在相同时间内更高效率地进行解算，能够有效提高弹载计算机系统实时解算能力；
(2)本发明采用单芯片主控架构，能够有效降低系统功耗、体积与重量，有利于弹载计算机小型化设计。
(3)本发明采用通用型SoC主控，能够满足不同指标的弹载计算机设计需求，同时能够方便地增减内部功能，提高主控的通用性。
(4)本发明开发难度较低，且易于平台间移植。相本发明采用C/C++语言开发，利用Vivado HLS(高层次综合工具)将串行的弹道软件转换为硬件执行的IP(IntellectualProperty，知识产权)核，即实现弹道方程微分求解器。同时采用C/C++语言开发可以降低开发与仿真难度，提高开发效率，同时其平台移植性较高，且易于后期修改与维护。
附图说明
图1是本发明弹载计算机总体结构示意图。
图2是本发明适用的修正弹制导场合示意图。
图3是本发明弹载计算机的总体执行流程示意图。
图4是本发明弹载计算机以某型简易制导弹药为技术背景下的弹道仿真计算实验结果示意图。其中图4(a)是弹道射程-时间曲线图，图4(b)是弹道横偏-时间曲线图。
具体实施方式
结合图1，本发明提供了一种基于SoC FPGA的简易弹道修正弹载计算机系统，由电源系统、装定模块、储存模块、主控模块组成，其中：
所述电源系统用于对装定模块、储存模块与主控模块进行供电。
所述装定模块用于在弹丸发射前预先接收目标的位置坐标信息。
所述储存模块用于配合主控模块存储运算数据。
所述主控模块采用SoC FPGA单块芯片集成设计，芯片内部包括了弹道程序串行逻辑控制子模块、通用接口和弹道微分硬件求解器，其中弹道程序串行逻辑控制子模块采用SoC FPGA内部PS(Processor System，处理器系统)设计，通用接口和弹道微分硬件求解器采用SoC FPGA内部PL(Programmable Logic，可编程逻辑系统)设计，三者分别由AXI总线(Advanced Extensible Interface，先进可拓展总线)相互连接，实现运算数据的交换通信。
弹道程序串行逻辑控制子模块与装定模块、储存模块分别通过数据线连接，弹丸发射后，弹道程序串行逻辑控制子模块首先读取装定模块中预先设定的目标位置信息，并从通用接口处接收弹丸姿态、位置和转速等信息，在此基础上对信息进行缓存、分组与解算。当弹道解算过程中需要进行微分方程求解时，弹道程序串行逻辑控制子模块将计算变量与迭代要求发送给弹道微分求解器，控制其独立地进行硬件加速计算，待微分方程求解完成后，弹道微分求解器将计算结果发送给弹道程序串行逻辑控制子模块。弹道程序串行逻辑控制子模块利用微分解算结果完成一个周期的弹道诸元解算，得到该次解算状态下的弹道落点，并利用预置控制策略，结合来自执行机构的霍尔转速信息，运算生成一帧修正指令，将指令通过通用接口传输出给执行机构，从而完成一个周期的弹道测量、解算与控制过程。
结合图1、图2与图3，一种基于SoC FPGA的简易弹道修正计算方法一次完整的弹道解算过程包括有：
(1)发射前，将目标位置的坐标信息(xT,yT)预先设定至装定模块；
(2)弹道程序串行逻辑控制子模块从装定模块中读取目标位置坐标(xT,yT)；
(3)发射后，通用接口接收来自定位与姿态数据采集系统的弹体定位坐标信息(x,y,z)、弹体姿态信息
Figure BDA0001766856040000061
弹体速度信息(vx,vy,vz)和弹体转速信息vs，将上述数据发送至弹道程序串行逻辑控制子模块，完成一次单位姿态传感过程；
(4)结合弹体定位与姿态信息，弹道程序串行逻辑控制子模块进行信息的缓存、分组与解算。当弹道解算过程中需要进行微分方程求解时，弹道程序串行逻辑控制子模块将计算变量与迭代要求发送给弹道微分求解器，控制其进行硬件加速计算，待微分方程求解完成后，弹道微分求解器将计算结果送至弹道程序串行逻辑控制子模块；
(6)利用微分解算结果，弹道程序串行逻辑控制子模块完成一个周期的弹道诸元解算过程，得到该次解算状态下的弹道预测落点坐标(xi,yi)。其将目标坐标(xT,yT)与预测落点坐标(xi,yi)进行作差，得到弹目偏差(Δx,Δy)；
(7)通用接口接收来自执行机构的状态传感量H，并传递给弹道程序串行逻辑控制子模块，由其则根据弹目偏差(Δx,Δy)、执行机构当前状态H与控制策略运算生成修正指令，通过通用接口将修正指令输出至执行机构，同时其将一个周期中的测量、计算与执行信息发送至储存模块，完成数据的储存过程，完成一次制导修正工作；
(8)在弹丸未落地之前，弹载计算机系统一直重复执行步骤(2)-步骤(7)，以完成连续制导修正工作。
结合表1，本发明设置了3种弹载计算机平台下的对比实验，其中弹道仿真计算的预置参数参照实弹实验数据，其为：射点与目标相距约10200m，横偏约600m，弹药总计飞行约51s。根据基于SoC FPGA的新型通用弹载计算机得到的结果绘制弹道仿真曲线，并与某次无修正实弹飞行曲线作对比。
如图4所示，图4(a)上方曲线为本发明修正仿真曲线，下方曲线为实弹飞行数据曲线，(b)中上方曲线为实弹飞行曲线，下方曲线为本发明修正仿真曲线。可以看出，相比实弹飞行曲线，经修正射程误差缩小了约300m，横偏误差缩小了约80m，起到了显著的修正效果。
如表1所示，相比DSP+FPGA两种方案，本发明提出的基于SoC FPGA新型通用弹载计算机系统单次计算耗时大大缩减，可以更好地适应实时性要求高的武器制导领域。
表1各平台弹道程序运行耗时比较(ms)
Figure BDA0001766856040000071

Claims (1)

1.一种基于SoC FPGA的简易弹道修正弹载计算机系统，其特征在于，包括电源系统、装定模块、储存模块和主控模块，其中：所述电源系统用于为主控模块、存储模块和装定模块供电，所述装定模块用于在弹丸发射前预先接收目标的位置坐标信息，所述储存模块用于配合主控模块存储运算数据，所述主控模块采用SoCFPGA单块芯片集成设计，包括弹道程序串行逻辑控制子模块、通用接口和弹道微分硬件求解器，三者分别通过AXI总线相互连接，其中弹道程序串行逻辑控制子模块采用SoCFPGA内部PS设计，与装定模块和存储模块分别通过数据线连接，通用接口和弹道微分硬件求解器采用SoC FPGA内部PL设计，其中弹道微分硬件求解器用于在每次解算微分方程时被弹道程序串行逻辑控制子模块调用；
具体的，简易弹道修正解算方法的步骤为：
第一步：发射前，将目标位置的坐标信息(xT,yT)预先设定至装定模块；
第二步：弹道程序串行逻辑控制子模块从装定模块中读取目标位置坐标(xT,yT)；
第三步：发射后，通用接口接收来自定位与姿态数据采集系统的弹体定位坐标信息(x,y,z)、弹体姿态信息
Figure FDA0003723161430000011
弹体速度信息(vx,vy,vz)和弹体转速信息vs，将上述数据发送至弹道程序串行逻辑控制子模块，完成一次单位姿态传感过程；
第四步：结合弹体定位与姿态信息，弹道程序串行逻辑控制子模块进行信息的缓存、分组与解算，当弹道解算过程中需要求解微分方程时，弹道程序串行逻辑控制子模块将计算变量与迭代要求发送给弹道微分求解器，控制其进行硬件加速计算，待微分方程求解完成后，弹道微分求解器将计算结果送至弹道程序串行逻辑控制子模块；
第五步：利用微分解算结果，弹道程序串行逻辑控制子模块完成一个周期的弹道诸元解算过程，得到该次解算状态下的弹道预测落点坐标(xi,yi)，将目标坐标(xT,yT)与预测落点坐标(xi,yi)进行作差，得到弹目偏差(Δx,Δy)；
第六步：通用接口接收来自执行机构的状态传感量H，并传递给弹道程序串行逻辑控制子模块，弹道程序串行逻辑控制子模块根据弹目偏差(Δx,Δy)、执行机构当前状态H，运用控制策略运算生成修正指令，通过通用接口将修正指令输出至执行机构，同时将一个周期中的测量、计算与执行信息发送至储存模块，完成一次制导修正工作；
第七步：在弹丸未落地之前，重复执行步骤二至步骤七，以完成连续制导修正工作。
CN201810932005.6A 2018-08-16 2018-08-16 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法 Active CN109344427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810932005.6A CN109344427B (zh) 2018-08-16 2018-08-16 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810932005.6A CN109344427B (zh) 2018-08-16 2018-08-16 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法

Publications (2)

Publication Number Publication Date
CN109344427A CN109344427A (zh) 2019-02-15
CN109344427B true CN109344427B (zh) 2022-09-06

Family

ID=65291582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810932005.6A Active CN109344427B (zh) 2018-08-16 2018-08-16 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法

Country Status (1)

Country Link
CN (1) CN109344427B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110532689A (zh) * 2019-08-29 2019-12-03 贵州航天控制技术有限公司 一种微型Φ36mm榴弹中央处理电路系统
CN112711213B (zh) * 2021-01-11 2022-10-28 中国船舶重工集团公司第七0七研究所 一种基于RiscV内核的导航采集解算Soc处理系统及其方法
CN116091293B (zh) * 2022-09-13 2023-10-31 北京理工大学 一种微小型智能弹载计算机架构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835162A (zh) * 2015-05-12 2015-08-12 李鹏飞 基于SoC_FPGA的柔性智能机器视觉检测系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2010352530B2 (en) * 2009-09-11 2014-11-13 Laurence Andrew Bay System and method for ballistic solutions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835162A (zh) * 2015-05-12 2015-08-12 李鹏飞 基于SoC_FPGA的柔性智能机器视觉检测系统

Also Published As

Publication number Publication date
CN109344427A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN109344427B (zh) 一种基于SoC FPGA的简易弹道修正弹载计算机系统及解算方法
CN102360218A (zh) 基于arm和fpga的无人直升机导航与飞行控制系统
CN102865916B (zh) 基于arm的星载振动信号高速测量系统
CN110989669A (zh) 一种多级助推滑翔飞行器主动段在线自适应制导算法
CN110764528A (zh) 一种舰载火箭弹垂直转弯控制方法
CN114020021B (zh) 一种多导弹分布式协同制导律的设计方法及系统
CN114879717B (zh) 靶标的快速转平方法、计算机设备及介质
Zhang et al. A real-time online aircraft neural network system
CN111624875A (zh) 视觉伺服控制方法、装置和无人设备
CN108958274A (zh) 一种基于pso的刚柔液耦合系统姿态机动路径规划方法
CN105066794A (zh) 一种机载小型导弹导航、制导与控制一体化系统
Zong-ling et al. The design of lightweight and multi parallel CNN accelerator based on FPGA
CN117826680A (zh) 一种微型弹上集成控制系统
CN107664952B (zh) 基于SysML的航天飞行器系统模拟方法
CN106227968A (zh) 一种航天器主发动机关机点优化方法
CN116091293B (zh) 一种微小型智能弹载计算机架构
CN103984349A (zh) 一种基于sopc的空间绳系机器人控制系统及方法
CN114326763B (zh) 运载火箭射前姿态控制方法、装置、电子设备及存储介质
CN102425978A (zh) 一种弹载计算机
Li et al. Research on Technology of Low-cost Flight Control Components for Intelligent Ammunition
Sahu Computations of unsteady aerodynamics of a spinning body at transonic speeds
CN111046497A (zh) 一种高空高速飞机突防生存力快速评估装置
CN115790570A (zh) 一种应用于航迹规划系统的硬件加速方法
CN111722220B (zh) 基于并行异构传感器的火箭目标识别系统
Li et al. Control System Design for Guided Rocket Base on Adaptive Sliding Mode Control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Yu Jiyan

Inventor after: Jiang Xiaodong

Inventor before: Jiang Xiaodong

Inventor before: Yu Jiyan

GR01 Patent grant
GR01 Patent grant