CN112698105A - 便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置 - Google Patents

Abstract

本发明公开了一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置。触摸显示屏通过RS232串口向主控制模块发送测试指令，主控制模块依次根据测试线号控制锁存及放大电路选通继电器矩阵中的相应继电器，回路电阻检测电路或绝缘电阻检测电路中的测试电压输出到被测电缆芯线上，AD及锁存电路将回路电阻检测电路或绝缘电阻检测电路中采样点电压转换为数字量，主控制模块读取采样点电压，计算出回路电阻阻值或绝缘电阻阻值，并发送给触摸显示屏显示；检测结束后，根据设置的回路电阻阈值或者绝缘电阻阈值显示不合格芯线的个数，并保存文件名、阈值、阻值数据。本发明检测速度快、测试范围广，且能隔离外部电平干扰，提高检测精度。

Description

便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置

技术领域

本发明属于电缆电阻检测领域，特别是一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置。

背景技术

电缆线是工业设备、军事装备的重要组成部分，电缆线断路会造成工业设备、军事装备不能正常工作，电缆线短路可能会造成设备或装备的电路、元件烧毁，更严重会导致误动作、误发射、误引爆等重大事故，因此有必要在使用前对重要电缆线的回路电阻和绝缘电阻进行快速准确的检测。目前通常采用的检测方法是使用万用表人工进行检测，检测速度慢，漏检错检率高。

实用新型专利《一种便携式宽温多芯电缆回路电阻检测电路、检测仪及检测系统》(尹超越.专利号:201920664751.1)介绍了一种便携式宽温多芯电缆回路电阻检测电路、检测仪及检测系统，由主控制器、恒流源、采样电路、信号处理电路、AD转换电路、显示屏和信号屏蔽器组成，其主控制器采用型号为STM32系列单片机、AD转换电路采用型号为AD7714的模数转换芯片、恒流源采用100A-600A。其不足在于：1)该系统只能进行回路电阻检测，不能检测绝缘电阻；2)通过接线柱与被测线路连接，不能快速测量多芯电缆；3)设计有散热孔，影响电磁兼容性和环境适应性；4)不能存储数据。

实用新型专利《线缆检测仪》(高建强、李博、谢水英、杨亦红、徐见炜.专利号:201220308436.3)介绍了一种线缆检测仪，由控制模块、上位机、恒流源控制板、恒流源、数据采集模块、电源模块组成，该检测仪按照参数值控制恒流源输出并以脉冲的形式重复加载到被测线缆，依次采集被测线缆的各芯上的检测数据，采集数据经滤波、放大、转换和分析计算后，测试结果通过CAN总线发回至上位机保存并显示。其不足在于：1)该系统只能进行回路电阻检测，不能检测绝缘电阻；2)检测仪需要连接上位机才能够操作使用，不便于携带。

由台湾泰仕电子工业股份有限公司生产的TES–1604型记录式绝缘测试器，使用8节1.5V干电池供电，适用于在室内使用，其操作温度0℃～40℃，进行一次绝缘电阻检测时间为2.5秒。其不足在于：1)检测速度慢，完成一根29芯电缆的绝缘检测需要约16.92分钟；2)只能在0℃～40℃范围内使用，环境适应性差；3)通过接线柱与被测线路连接，不能快速测量多芯电缆；4)需要人工切换档位，不能根据检测阻值自动切换。

发明内容

本发明的目的在于提供一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，可以在-40℃～50℃环境温度下，快速测试多芯电缆线的回路电阻与绝缘电阻，实时显示在触摸显示屏上，并可按照输入的设备编号、测试时间、测试编号保存测试数据。

实现本发明目的的技术解决方案为：一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，所述装置包括主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏、电源及外围电路；所述主控制模块分别与AD及锁存电路、锁存及放大电路、触摸显示屏连接；所述AD及锁存电路分别与回路电阻检测电路、绝缘电阻检测电路连接；所述绝缘电阻检测电路与短路保护电路连接；所述锁存及放大电路与继电器矩阵连接；所述电源及外围电路的输入端经过开关与外部电源连接，输出端经过滤波器与主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏连接；

触摸显示屏通过RS232串口向主控制模块发送测试指令及需要测试的芯线号，主控制模块依次根据测试线号控制锁存及放大电路选通继电器矩阵中的相应继电器，回路电阻检测电路或绝缘电阻检测电路中的测试电压输出到被测电缆芯线上，AD及锁存电路将回路电阻检测电路或绝缘电阻检测电路中采样点电压转换为数字量，主控制模块读取采样点电压，计算出回路电阻阻值或绝缘电阻阻值，并发送给触摸显示屏显示；检测结束后，根据通过触摸显示屏设置的回路电阻阈值或者绝缘电阻阈值显示不合格芯线的个数；所述主控制模块接收触摸显示屏的保存指令和数据，将设备编号、测试时间、测试编号、测试阻值、阈值保存；所述短路保护电路实时检测短路采样点电压，若检测到采样点电压低于设置值，则立即切断输出电压，对检测电路进行保护。

本发明与现有技术相比，其显著优点为：1)可以检测被测电缆芯线对地的回路电阻；2)可以检测被测电缆芯线之间及对地绝缘电阻；3)可以检测全部芯线的回路电阻或绝缘电阻，也可以按照选择的芯线号进行测试；4)宽温设计，可以在-40℃～50℃环境温度下进行检测；5)电磁兼容性设计，配备滤波器、屏蔽铜网，满足GJB151B陆军地面要求；6)可以设置检测阈值，超限报警；7)可以保存检测的回路电阻和绝缘电阻，并可以查询；8)可以利用标准电阻进行回路电阻、绝缘电阻阻值校正；9)短路保护电路设计，防止测试电路损坏；10)检测速度快，约270ms完成一次绝缘检测；11)测试范围广，绝缘电阻检测范围为0.3MΩ～50MΩ，可以根据检测阻值自动切换采样电阻；12)隔离电源设计，隔离外部电平干扰；13)宽温触摸屏设计，操作方便、快捷；14)可以通过转换电缆或者转接盒检测不同芯数、不同型号航空插头电缆。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为本发明一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置的系统总体设计图。

图2为一个实施例中绝缘电阻测试电路图。

图3为一个实施例中回路电阻测试电路图。

图4为一个实施例中主控制模块电路图。

图5为一个实施例中锁存及放大电路图。

图6为一个实施例中触摸显示屏接口电路图。

图7为一个实施例中短路保护电路图。

图8为一个实施例中AD及锁存电路图。

图9为一个实施例中电源及外围电路图。

图10为一个实施例中继电器矩阵图。

图11为一个实施例中触摸显示屏主流程图。

图12为一个实施例中触摸显示屏全选回路检测流程图。

图13为一个实施例中触摸显示屏间选回路检测流程图。

图14为一个实施例中触摸显示屏全选绝缘检测流程图。

图15为一个实施例中触摸显示屏间选绝缘检测流程图。

图16为一个实施例中主控制模块主流程图。

图17为一个实施例中主控制模块回路电阻检测流程图。

图18为一个实施例中主控制模块回路电阻计算流程图。

图19为一个实施例中主控制模块绝缘电阻检测流程图。

图20为主控制模块绝缘电阻计算流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，结合图1，本发明提供了一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，所述装置包括主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏、电源及外围电路；所述主控制模块分别与AD及锁存电路、锁存及放大电路、触摸显示屏连接；所述AD及锁存电路分别与回路电阻检测电路、绝缘电阻检测电路连接；所述绝缘电阻检测电路与短路保护电路连接；所述锁存及放大电路与继电器矩阵连接；所述电源及外围电路的输入端经过开关与外部电源连接，输出端经过滤波器与主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏连接；

触摸显示屏通过RS232串口向主控制模块发送测试指令及需要测试的芯线号，主控制模块依次根据测试线号控制锁存及放大电路选通继电器矩阵中的相应继电器，回路电阻检测电路或绝缘电阻检测电路中的测试电压输出到被测电缆芯线上，AD及锁存电路将回路电阻检测电路或绝缘电阻检测电路中采样点电压转换为数字量，主控制模块读取采样点电压，计算出回路电阻阻值或绝缘电阻阻值，并发送给触摸显示屏显示；检测结束后，根据通过触摸显示屏设置的回路电阻阈值或者绝缘电阻阈值显示不合格芯线的个数；所述主控制模块接收触摸显示屏的保存指令和数据，将设备编号、测试时间、测试编号、测试阻值、阈值保存；所述短路保护电路实时检测短路采样点电压，若检测到采样点电压低于设置值，则立即切断输出电压，对检测电路进行保护。

进一步地，在其中一个实施例中，该装置利用标准电阻标定回路电阻阻值与绝缘电阻阻值，并保存回路电阻零位误差和绝缘电阻零位误差，检测时根据零位误差计算回路电阻阻值或绝缘电阻阻值；

所述零位误差的更新方式为：主控制模块接收触摸显示屏的校正指令和数据，根据标准电阻阻值和计算阻值计算零位误差并保存。

进一步地，在其中一个实施例中，结合图4，所述主控制模块包括芯片STM32F107VCT6、芯片TS，芯片STM32F107VCT6的CN2通道的1引脚PC2/PB2、3引脚PC0/PB5、4引脚DGND/PA15、7引脚USART1_IO、8引脚USART2_IO、9引脚USART2_TX、10引脚USART2_RX、15引脚CANH_2、16引脚CANL_2、17引脚DA1、18引脚DA2、21引脚ADC8、22引脚ADC9、23引脚CANH_1、24引脚CANL_1、23引脚CANH_1、27引脚PC15、28引脚PC14、29引脚PC13、30引脚PC12、31引脚PC11、32引脚PC10悬空，14引脚3.3V连接芯片TS的1引脚，11引脚SWCLK连接芯片TS的9引脚，13引脚SWDIO连接芯片TS的7引脚，12引脚DGND连接芯片TS的4引脚、6引脚、8引脚、10引脚、12引脚、14引脚、16引脚、18引脚、20引脚，19引脚、20引脚、25引脚DGND接地，26引脚5V接5V电压；芯片TS的2引脚、3引脚、5引脚、11引脚、13引脚、15引脚、17引脚、19引脚悬空；

芯片STM32F107VCT6的CN1通道的33引脚DGND/PA6悬空，34引脚DGND/PA7接地。

进一步地，在其中一个实施例中，结合图6，所述触摸显示屏的接口电路包括芯片MAX3232、芯片XSQ、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5；所述芯片MAX3232的1引脚C1+通过第一电容C1与3引脚C1-相连，4引脚C2+通过第三电容C3与5引脚C2-相连，2引脚V+通过第二电容C2接地，6引脚V-通过第四电容C4接地，8引脚R2IN、9引脚R2OUT、10引脚T2IN、7引脚T2OUT四个引脚悬空，15引脚GND接地，16引脚接3.3V电压同时通过第五电容C5接地，14引脚T1OUT连接芯片XSQ的2引脚，13引脚R1IN连接芯片XSQ的1引脚，12引脚R1OUT接芯片STM32F107VCT6的6引脚USART1_RX，11引脚T1IN连接芯片STM32F107VCT6的5引脚USART1_TX；芯片XSQ的3引脚、7引脚、8引脚悬空，芯片XSQ的4引脚、5引脚、6引脚GND接地，9引脚、10引脚接电压15V。

进一步地，在其中一个实施例中，结合图7，所述短路保护电路包括芯片TZJC-01、芯片TZBH-01、芯片PW以及第五电阻R5；

所述芯片TZJC-01的ID1通道的1引脚VI连接芯片TZBH-01的9引脚VI，2引脚、4引脚、5引脚、7引脚悬空，3引脚Vref连接芯片PW的3引脚，6引脚Q连接芯片STM32F107VCT6的34引脚PC8，8引脚GND接地；芯片TZJC-01的ID2通道的1引脚-15V接-15V电压，2引脚+15V分别连接芯片TZBH-01的3引脚、并通过第五电阻R5连接芯片PW的1引脚，3引脚、5引脚悬空，4引脚5V接5V电压，6引脚Q2B连接芯片TZBH-01的10引脚AD1，8引脚R连接芯片STM32F107VCT6的2引脚PC1/PB4；芯片TZBH-01的ID1通道的1引脚Q2B、2引脚、4引脚、5引脚、6引脚、7引脚、8引脚悬空，芯片TZBH-01的ID2通道的1引脚Rx上接门电路D-J4的开关JK4，3引脚Rx下接门电路D-J3的开关JK3，2引脚、4引脚、6引脚、7引脚、8引脚悬空，9引脚GND、10引脚GND悬空。

进一步地，在其中一个实施例中，结合图8，所述AD及锁存电路包括芯片TZ-04、第二芯片74HC573U2、第十电容C10；

所述芯片TZ-04的P1通道的1引脚DB0、2引脚DB1、3引脚DB2、4引脚DB3、5引脚DB4、6引脚DB5、7引脚DB6、8引脚DB7、9引脚DB8、10引脚DB9、11引脚DB10、12引脚DB11、13引脚DB12、14引脚DB13、15引脚DB14、16引脚DB15分别接芯片STM32F107VCT6的CN1通道的1引脚PD0、2引脚PD1、3引脚PD2、4引脚PD3、5引脚PD4、6引脚PD5、7引脚PD6、8引脚PD7、9引脚PD8、10引脚PD9、11引脚PD10、12引脚PD11、13引脚PD12、14引脚PD13、15引脚PD14、16引脚PD15，17引脚3.3V接芯片MAX3232的16引脚VCC，18引脚5V接芯片TZJC-01的4引脚；

所述芯片TZ-04的P2通道的1引脚GND、2引脚OS0、3引脚OS1、4引脚OS2接地，5引脚CONVSTA、6引脚CONVSTB、7引脚RESET、8引脚XRD、9引脚XCS分别接第二芯片74HC573U2的4引脚、6引脚、8引脚、10引脚、12引脚，10引脚BUSY接芯片STM32F107VCT6的33引脚PC9，13引脚、14引脚、17引脚、18引脚悬空；

所述第二芯片74HC573U2的1引脚、19引脚接地，20引脚PE0连接芯片STM32F107VCT6的CN1通道的17引脚PE0，并通过第十电容C10接地，2引脚接5V电压，14引脚、16引脚、18引脚悬空，3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15。

进一步地，在其中一个实施例中，结合图3，所述回路电阻检测电路包括第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第一上开关和第一下开关JK2、第二稳压二极管DW2、第三稳压二极管DW3、第六电容C6、第七电容C7；上端15V电压通过并联的第二十八电阻R28和第二十九电阻R29连接上开关JK2的一端，且该端通过第二稳压二极管DW2和第六电容C6接地GND，同时连接芯片TZ-04的15引脚AD5和芯片TZ-04的P2通道的15引脚AD-5，上开关JK2的另一端连接检测A端；下开关JK2的一端连接检测B端，另一端通过并联的第三十电阻R30、第七电容C7和第三稳压二极管DW3接地GND，同时连接芯片TZ-04的16引脚AD6和芯片TZ-04的P2通道的16引脚AD-6；

所述绝缘电阻检测电路包括芯片J6-24S28、芯片J1W25-28S500、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第八电容C8、第一三极管Q1、第二三极管Q2、第二上开关和第二下开关JK4、单刀双掷开关JK3、第一稳压二极管DW1、第四稳压二极管DW4、第一运算放大电路741U11、第二运算放大电路741U12、第三运算放大电路741U13、第一与非门U3A、第二与非门U3B；

所述芯片J6-24S28的2引脚接24V电压，3引脚悬空，1引脚分别接电源地、芯片J1W25-28S500的12引脚、第五十五电阻R55的一端、第五十二电阻R52的一端，第五十五电阻R55的另一端连接芯片TZ-04的11引脚AD-1和芯片TZJC-01的ID2通道的6引脚Q2B，并通过并联的第五十三电阻R53和第五十四电阻R54连接第一三极管Q1的集电极和第二上开关JK4的一端，4引脚28V连接芯片J1W25-28S500的13引脚，5引脚连接芯片J1W25-28S500的12引脚；芯片J1W25-28S500的24引脚连接500V电压和第一三极管Q1的发射极，还通过第一三极管Q1连接所述第二上开关JK4的一端，同时通过依次相连的第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22连接第二三极管Q2的集电极，第十九电阻R19和第二十电阻R20的公共端连接第一三极管Q1的基极，第二三极管Q2的发射极与所述第五十二电阻R52的一端相连并接地，第二上开关JK4的另一端连接检测电缆A端；所述第五十二电阻R52的另一端通过第五十一电阻R51连接单刀双掷开关JK3的3端，单刀双掷开关JK3的1端通过第五十六电阻R56接地，2端连接第二下开关JK4的一端以及芯片TZ-04的12引脚AD-2和芯片TZ-04的P2通道的12引脚AD-2，同时通过并联的第一稳压二极管DW1和第八电容C8接地，第二下开关JK4的另一端连接检测电缆B端；第五十一电阻R51和第五十二电阻R52的公共端通过第六电阻R6连接第一运算放大电路741U11的负极，第一运算放大电路741U11的7引脚接+15V电压，4引脚接-15V电压，1引脚、5引脚悬空，3引脚通过第七电阻R7连接芯片TZJC-01的3引脚Vref、通过第八电阻R8连接第一运算放大电路741U11的输出6引脚，且该6引脚通过第九电阻R9接+5V电压、通过第十电阻R10连接第二运算放大电路741U12的2引脚，第二运算放大电路741U12的7引脚接+15V电压，4引脚接-15V电压，3引脚通过第十一电阻R11接地，1引脚、5引脚悬空，6引脚通过第十三电阻R13连接第一与非门U3A的2引脚，第十电阻R10通过第十二电阻R12连接第二运算放大电路741U12的输出6引脚，第十三电阻R13通过第四稳压二极管DW4接地，第一与非门U3A输出1引脚连接与第二与非门U3B的5引脚，第二与非门U3B的输出4引脚连接与第一与非门U3A的3引脚，6引脚接芯片STM32F107VCT6的CN2通道的2引脚RESET、通过第三运算放大电路741U13连接第八电阻R8，第三运算放大电路741U13的7引脚接+15V电压，4引脚接-15V电压，1引脚、5引脚悬空，3引脚通过第十五电阻R15连接芯片TZJC-01的3引脚Vref、通过第十六电阻R16连接第三运算放大电路741U13的输出6引脚，且该6引脚通过第十七电阻R17连接+5V电压，同时通过第十八电阻R18连接第二三极管Q2的基极。

进一步地，在其中一个实施例中，结合图9，所述电源及外围电路包括芯片J1W25-28S500MU、芯片J6-24S28、芯片PED60-24S15、芯片PED60-24S-15、芯片PEC30-24S05、芯片JP-N、第九电容C9、第十三电容C13、第十四电容C14、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、电源开关S1、第一电阻R1；

所述芯片J6-24S28的1引脚Vin-、3引脚接地，2引脚Vin+连接24V电压并通过并联的第十七电容C17、第十八电容C18、第十九电容C19接地，还连接芯片PED60-24S-15的1引脚、芯片PED60-24S15的1引脚和芯片PEC30-24S05的1引脚，同时通过开关S1接24V电压，第十七电容C17和第十八电容C18之间连接LED灯，4引脚28V电压连接芯片J1W25-28S500MU的1引脚，5引脚分别接地、芯片J1W25-28S500MU的2引脚、通过并联的第九电容C9和第一电阻R1连接芯片JP-N的2引脚、芯片PED60-24S-15的3引脚、通过第十六电容C16连接芯片PED60-24S-15的4引脚、通过第十三电容C13接15V电压和芯片PED60-24S15的3引脚、芯片PED60-24S15的4引脚、芯片PED60-24S-15的2引脚、芯片PED60-24S15的2引脚和芯片PEC30-24S05的2引脚，6引脚悬空；所述芯片JP-N的1引脚连接芯片J1W25-28S500MU的3引脚，2引脚接500V电压；所述芯片J1W25-28S500MU的5引脚悬空，4引脚接2引脚；所述芯片PED60-24S-15的5引脚、6引脚悬空，芯片PED60-24S15的5引脚、6引脚悬空，3引脚接15V电压，芯片PEC30-24S05的4引脚、5引脚、8引脚悬空，6引脚5V通过第十四电容C14连接其7引脚。

进一步地，在其中一个实施例中，结合图10，所述继电器矩阵包括第一芯片1413V1、第二芯片1413V2、第三芯片1413V3、第四芯片1413V4、第五芯片1413V5、一组开关、多个二极管和继电器；

所述第一芯片1413V1的8引脚接地，9引脚接24V电压，16引脚分别通过一个二极管D-JR1和第一行继电器JR-1接24V电压，电流通过时第一开关D-JR1接通第1列的第二A列继电器JA2、第六A列继电器JA6、第十A列继电器JA10、第十四A列继电器JA14、第十八A列继电器JA18、第二十二A列继电器JA22、第二十六A列继电器JA26，15引脚分别通过一个二极管D-JR2和第二行继电器JR-2接24V电压，电流通过时第二开关D-JR2接通第2列的第一A列继电器JA1、第五A列继电器JA5、第九A列继电器JA9、第十三A列继电器JA13、第十七A列继电器JA17、第二十一A列继电器JA21、第二十五A列继电器JA25、第二十九A列继电器JA29，14引脚分别通过一个二极管D-JR3和第三行继电器JR-3接24V电压，电流通过时第三开关D-JR3接通第3列的第三A列继电器JA3、第七A列继电器JA7、第十一A列继电器JA11、第十五A列继电器JA15、第十九A列继电器JA19、第二十三A列继电器JA23、第二十七A列继电器JA27，13引脚分别通过一个二极管D-JR4和第四行继电器JR-4接24V电压，电流通过时第四开关D-JR4接通第4列的第四A列继电器JA4、第八A列继电器JA8、第十二A列继电器JA12、第十六A列继电器JA16、第二十A列继电器JA20、第二十四A列继电器JA24、第二十八A列继电器JA28，12引脚分别通过一个二极管D-JR5和第五行继电器JR-5接24V电压，电流通过时第五开关D-JR5接通第5列的第二B列继电器JB2、第六B列继电器JB6、第十B列继电器JB10、第十四B列继电器JB14、第十八B列继电器JB18、第二十二B列继电器JB22、第二十六B列继电器JB26，11引脚分别通过一个二极管D-JR6和第六行继电器JR-6接24V电压，电流通过时第六开关D-JR6接通第8列的第五B列继电器JB5、第九B列继电器JB9、第十三B列继电器JB13、第十七B列继电器JB17、第二十一B列继电器JB21、第二十五B列继电器JB25、第二十九B列继电器JB29，10引脚分别通过一个二极管D-JR7和第七行继电器JR-7接24V电压，电流通过时第七开关D-JR7接通第6列的第三B列继电器JB3、第七B列继电器JB7、第十一B列继电器JB11、第十五B列继电器JB15、第十九B列继电器JB19、第二十三B列继电器JB23、第二十七B列继电器JB27；第二芯片1413V2的16引脚通过一个二极管D-JR8和第八行继电器JR-8接第7列的第四B列继电器JB4、第八B列继电器JB8、第十二B列继电器JB12、第十六B列继电器JB16、第二十B列继电器JB20、第二十四B列继电器JB24、第二十八B列继电器JB28，第二芯片1413V2的2引脚、3引脚、4引脚、5引脚、12引脚、13引脚、14引脚、15引脚悬空，8引脚接地GND，9引脚接24V电压，11引脚接第1行的第二B列继电器JB2、第三B列继电器JB3、第四B列继电器JB4、第五B列继电器JB5，10引脚接第2行的第六B列继电器JB6、第七B列继电器JB7、第八B列继电器JB8、第九B列继电器JB9；第三芯片1413V3的8引脚接地GND，9引脚接24V电压，16引脚接第3行的第十B列继电器JB10、第十一B列继电器JB11、第十二B列继电器JB12、第十三B列继电器JB13，15引脚接第4行的第十四B列继电器JB14、第十五B列继电器JB15、第十六B列继电器JB16、第十七B列继电器JB17，14引脚接第5行的继电器第十八B列继电器JB18、第十九B列继电器JB19、第二十B列继电器JB20、第二十一B列继电器JB21，13引脚接第6行的第二十二B列继电器JB22、第二十三B列继电器JB23、第二十四B列继电器JB24、第二十五B列继电器JB25，12引脚接第7行的第二十六B列继电器JB26、第二十七B列继电器JB27、第二十八B列继电器JB28、第二十九B列继电器JB29，11引脚接第7行的第二十六A列继电器JA26、第二十五A列继电器JA25、第二十七A列继电器JA27、第二十八A列继电器JA28，10引脚接第6行的第二十二A列继电器JA22、第二十一A列继电器JA21、第二十三A列继电器JA23、第二十四A列继电器JA24；第四芯片1413V4的8引脚接地GND，9引脚接24V电压，11引脚悬空，16引脚接第5行的第十八A列继电器JA18、第十七A列继电器JA17、第十九A列继电器JA19、第二十A列继电器JA20，15引脚第4行的第十四A列继电器JA14、第十三A列继电器JA13、第十五A列继电器JA15、第十六A列继电器JA16，14引脚接第3行的第十A列继电器JA10、第九A列继电器JA9、第十一A列继电器JA11、第十二A列继电器JA12，13引脚接第2行的第六A列继电器JA6、第五A列继电器JA5、第七A列继电器JA7、第八A列继电器JA8，12引脚接第1行的第二A列继电器JA2、第一A列继电器JA1、第三A列继电器JA3、第四A列继电器JA4；第五芯片1413V5的1引脚、5引脚、6引脚、7引脚、10引脚、11引脚、12引脚、16引脚悬空，8引脚接地GND，9引脚接24V电压，13引脚分别接一个二极管D-J4和继电器并通过第四单刀双掷开关JK4接24V电压，14引脚分别接一个二极管D-J3和继电器接24V电压，继电器通过第三单刀双掷开关JK3接短路保护电路的3引脚Rx，15引脚分别接一个二极管D-J2和继电器通过第二单刀双掷开关JK2接电压24V，该二极管D-J2和继电器又接第四单刀双掷开关JK4。

进一步地，在其中一个实施例中，结合图5，所述锁存及放大电路包括第一芯片74HC573U1、第五芯片74HC573U5、第六芯片74HC573U6、第三芯片74LS04U3、第四芯片74LS04U4、第十电容C10；所述第一芯片74HC573U1的1引脚、19引脚接地，2引脚接5V电压，20引脚PE3连接芯片STM32F107VCT6的CN1通道的20引脚PE1同时通过第十电容C10接地，4引脚、6引脚连接芯片第三芯片74LS04U3的11引脚和9引脚，第一芯片74HC573U1的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的CN1通道的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15，8引脚、10引脚、12引脚、14引脚、16引脚、18引脚分别连接第三芯片74LS04U3的1引脚、3引脚、5引脚、13引脚、11引脚、9引脚，第四芯片74LS04U4的3引脚、5引脚、13引脚、1引脚分别连接芯片STM32F107VCT6的CN1通道的21引脚PE4、22引脚PE5、23引脚PE6、24引脚PE7，6引脚CN1.38、4引脚CN1.39、2引脚CN1.40连接第五芯片1413V5的2引脚、3引脚、4引脚，12引脚CN1.37接芯片TZJC-01的7引脚，8引脚CN1.7接第一芯片1413V1的7引脚，10引脚CN1.8接第二芯片1413V2的1引脚，第四芯片74LS04U4的14引脚VCC接5V电压，7引脚GND接地，第三芯片74LS04U3的8引脚CN1.1、10引脚CN1.2、12引脚CN1.3、6引脚CN1.4、4引脚CN1.5、2引脚CN1.6分别接第一芯片1413V1的1引脚、2引脚、3引脚、4引脚、5引脚、6引脚，第三芯片74LS04U3的7引脚GND接地，14引脚VCC接5V电压；

第五芯片74HC573U5的1引脚、19引脚接地，2引脚接5V电压，20引脚PE2连接芯片STM32F107VCT6的CN1通道的19引脚PE2同时通过第十电容C10接地，18引脚、16引脚分别接第二芯片1413V2的6引脚CN1.9、7引脚CN1.10，14引脚、12引脚、10引脚、8引脚、6引脚、4引脚分别接第三芯片1413V3的1引脚CN1.11、2引脚CN1.12、3引脚CN1.13、4引脚CN1.14、5引脚CN1.15、6引脚CN1.16；第五芯片74HC573U5的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15；

第六芯片74HC573U6的1引脚、19引脚接地，2引脚接5V电压，20引脚PE2连接芯片STM32F107VCT6的CN1通道的18引脚PE1同时通过第十电容C10接地，18引脚接第三芯片1413V3的7引脚CN1.17，16引脚、14引脚、12引脚、10引脚、8引脚、6引脚、4引脚分别接第四芯片1413V4的1引脚CN1.18、2引脚CN1.19、3引脚CN1.20、4引脚CN1.21、5引脚CN1.22、6引脚CN1.24、7引脚CN1.23；第六芯片74HC573U6的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15。

进一步地，触摸显示屏全选回路检测流程图如图12所示。首先发送全选回路检测指令，判断数据是否全部更新，若是则调转至检测全选回路检测完成页面，并结束，若否则更新显示数据再进行判断数据是否全部更新。

触摸显示屏间选回路检测流程图如图13所示。首先读取间选选择时被选取的电缆芯号，生成开始间选回路检测指令，然后发送开始间选回路指令，进行判断数据是否全部更新，若是则调转至检测完成页面，若否则更新显示数据再进行判断是否全部更新。

触摸显示屏全选绝缘检测流程图如图14所示。首先发送全选绝缘检测指令，判断数据是否全部更新，若是则调转至检测全选绝缘检测完成页面，并结束，若否则更新显示数据再进行判断数据是否全部更新。

触摸显示屏间选绝缘检测流程图如图15所示。首先读取间选选择时被选取的电缆芯号，生成开始间选绝缘检测指令，然后发送开始间选绝缘指令，进行判断数据是否全部更新，若是则调转至检测完成页面，若否则更新显示数据再进行判断是否全部更新。

主控制模块主流程图如图16所示。首先进行I/O初始化、AD初始化、串口初始化、I²C初始化、参数初始化，然后判断是否回路电阻校零或绝缘电阻校零，若是则选通防止标准电阻的通路，AD读取测试电压，计算电阻值；读取触摸显示屏发送的标准阻值；计算回路电阻零位或绝缘电阻零位；保存零位置到单片机FLASH空间，并返回。若否进入下一个判断，判断是否进行回路电阻检测或绝缘电阻检测，若是则判断检测方式是回路全选、回路间选、绝缘全选、绝缘间选，并对Jiance_Mode赋值；若是间选检测则需保存要检测的线号和线数；调用Huliu_Dianzu()函数或则Jueyuan_Dianzu()函数进行回路检测或绝缘检测，并返回。若否进入下一个判断，判断是否保存已检测的阻值数据，若是则接收触摸显示屏发送的文件名；将文件名，数据长度，阈值，检测模式，不合格数，线号，阻值保存到单片机FLASH空间，并返回。若否进入下一个判断，判断是否查询历史数据，若是则按照线侯顺序，依次读取保存在单片机FLASH空间的8个文件名，并发送给触摸显示屏；触摸显示屏选择需查询的文件后，返回文件序号；将数据长度，阈值，检测模式，不合格数，线号，阻值等发送给触摸显示屏显示，并返回。若否结束判断，返回。

回路电阻检测流程图如图17所示。首先发送数据长度，并保存数据长度，阈值，检测模式到FLASH空间。然后循环调用Huilu_Jiance(Huilu_XHjsq)函数获取回路电阻，保存线号和回路电阻值。再发送检测完成指令，并结束。

回路电阻计算流程图如图18所示。首先选通回路，回路控制继电器吸合，采集AD4和AD5平均值，然后根据AD4和AD5计算回路电阻值，选通矩阵断开，回路控制继电器断开。再发送线号，回路电阻值，已发送次数，并结束。

绝缘电阻检测流程图如图19所示。首先发送数据长度，并保存数据长度，阈值，检测模式到FLASH空间。然后循环调用Jueyuan_Jiance(int,int)函数获取绝缘电阻，保存线号和绝缘电阻值。再发送检测完成指令，并结束。

绝缘电阻计算流程图如图20所示。首先判断是否第一次绝缘检测，若是则吸合绝缘检测控制继电器1，吸合500V控制继电器，保护电路复位，选通回路。若否直接选通回路。进行下一个判断，判断是否给出电路保护信号，若否则吸合绝缘检测控制继电器2，采集AD1和AD3平均值，然后根据AD1和AD3计算绝缘电阻值，选通矩阵断开，绝缘检测继电器2断开，进入下一个判断。若否直接进入下一个判断，判断是否最后一次检测，若是则断开绝缘检测控制继电器1，断开500V控制继电器，再发送线号，绝缘电阻值，已发送次数，并结束。若否直接发送线号，绝缘电阻值，已发送次数，并结束。

以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述装置包括主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏、电源及外围电路；所述主控制模块分别与AD及锁存电路、锁存及放大电路、触摸显示屏连接；所述AD及锁存电路分别与回路电阻检测电路、绝缘电阻检测电路连接；所述绝缘电阻检测电路与短路保护电路连接；所述锁存及放大电路与继电器矩阵连接；所述电源及外围电路的输入端经过开关与外部电源连接，输出端经过滤波器与主控制模块、AD及锁存电路、回路电阻检测电路、绝缘电阻检测电路、短路保护电路、锁存及放大电路、继电器矩阵、触摸显示屏连接；

触摸显示屏通过RS232串口向主控制模块发送测试指令及需要测试的芯线号，主控制模块依次根据测试线号控制锁存及放大电路选通继电器矩阵中的相应继电器，回路电阻检测电路或绝缘电阻检测电路中的测试电压输出到被测电缆芯线上，AD及锁存电路将回路电阻检测电路或绝缘电阻检测电路中采样点电压转换为数字量，主控制模块读取采样点电压，计算出回路电阻阻值或绝缘电阻阻值，并发送给触摸显示屏显示；检测结束后，根据通过触摸显示屏设置的回路电阻阈值或者绝缘电阻阈值显示不合格芯线的个数；所述主控制模块接收触摸显示屏的保存指令和数据，将设备编号、测试时间、测试编号、测试阻值、阈值保存；所述短路保护电路实时检测短路采样点电压，若检测到采样点电压低于设置值，则立即切断输出电压，对检测电路进行保护。

2.根据权利要求1所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，该装置利用标准电阻标定回路电阻阻值与绝缘电阻阻值，并保存回路电阻零位误差和绝缘电阻零位误差，检测时根据零位误差计算回路电阻阻值或绝缘电阻阻值；

所述零位误差的更新方式为：主控制模块接收触摸显示屏的校正指令和数据，根据标准电阻阻值和计算阻值计算零位误差并保存。

3.根据权利要求2所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述主控制模块包括芯片STM32F107VCT6、芯片TS，芯片STM32F107VCT6的CN2通道的1引脚PC2/PB2、3引脚PC0/PB5、4引脚DGND/PA15、7引脚USART1_IO、8引脚USART2_IO、9引脚USART2_TX、10引脚USART2_RX、15引脚CANH_2、16引脚CANL_2、17引脚DA1、18引脚DA2、21引脚ADC8、22引脚ADC9、23引脚CANH_1、24引脚CANL_1、23引脚CANH_1、27引脚PC15、28引脚PC14、29引脚PC13、30引脚PC12、31引脚PC11、32引脚PC10悬空，14引脚3.3V连接芯片TS的1引脚，11引脚SWCLK连接芯片TS的9引脚，13引脚SWDIO连接芯片TS的7引脚，12引脚DGND连接芯片TS的4引脚、6引脚、8引脚、10引脚、12引脚、14引脚、16引脚、18引脚、20引脚，19引脚、20引脚、25引脚DGND接地，26引脚5V接5V电压；芯片TS的2引脚、3引脚、5引脚、11引脚、13引脚、15引脚、17引脚、19引脚悬空；

芯片STM32F107VCT6的CN1通道的33引脚DGND/PA6悬空，34引脚DGND/PA7接地。

4.根据权利要求3所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述触摸显示屏的接口电路包括芯片MAX3232、芯片XSQ、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)；所述芯片MAX3232的1引脚C1+通过第一电容(C1)与3引脚C1-相连，4引脚C2+通过第三电容(C3)与5引脚C2-相连，2引脚V+通过第二电容(C2)接地，6引脚V-通过第四电容(C4)接地，8引脚R2IN、9引脚R2OUT、10引脚T2IN、7引脚T2OUT四个引脚悬空，15引脚GND接地，16引脚接3.3V电压同时通过第五电容(C5)接地，14引脚T1OUT连接芯片XSQ的2引脚，13引脚R1IN连接芯片XSQ的1引脚，12引脚R1OUT接芯片STM32F107VCT6的6引脚USART1_RX，11引脚T1IN连接芯片STM32F107VCT6的5引脚USART1_TX；芯片XSQ的3引脚、7引脚、8引脚悬空，芯片XSQ的4引脚、5引脚、6引脚GND接地，9引脚、10引脚接电压15V。

5.根据权利要求4所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述短路保护电路包括芯片TZJC-01、芯片TZBH-01、芯片PW以及第五电阻(R5)；

所述芯片TZJC-01的ID1通道的1引脚VI连接芯片TZBH-01的9引脚VI，2引脚、4引脚、5引脚、7引脚悬空，3引脚Vref连接芯片PW的3引脚，6引脚Q连接芯片STM32F107VCT6的34引脚PC8，8引脚GND接地；芯片TZJC-01的ID2通道的1引脚-15V接-15V电压，2引脚+15V分别连接芯片TZBH-01的3引脚、并通过第五电阻(R5)连接芯片PW的1引脚，3引脚、5引脚悬空，4引脚5V接5V电压，6引脚Q2B连接芯片TZBH-01的10引脚AD1，8引脚R连接芯片STM32F107VCT6的2引脚PC1/PB4；芯片TZBH-01的ID1通道的1引脚Q2B、2引脚、4引脚、5引脚、6引脚、7引脚、8引脚悬空，芯片TZBH-01的ID2通道的1引脚Rx上接门电路D-J4的开关JK4，3引脚Rx下接门电路D-J3的开关JK3，2引脚、4引脚、6引脚、7引脚、8引脚悬空，9引脚GND、10引脚GND悬空。

6.根据权利要求5所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述AD及锁存电路包括芯片TZ-04、第二芯片74HC573(U2)、第十电容(C10)；

所述芯片TZ-04的P1通道的1引脚DB0、2引脚DB1、3引脚DB2、4引脚DB3、5引脚DB4、6引脚DB5、7引脚DB6、8引脚DB7、9引脚DB8、10引脚DB9、11引脚DB10、12引脚DB11、13引脚DB12、14引脚DB13、15引脚DB14、16引脚DB15分别接芯片STM32F107VCT6的CN1通道的1引脚PD0、2引脚PD1、3引脚PD2、4引脚PD3、5引脚PD4、6引脚PD5、7引脚PD6、8引脚PD7、9引脚PD8、10引脚PD9、11引脚PD10、12引脚PD11、13引脚PD12、14引脚PD13、15引脚PD14、16引脚PD15，17引脚3.3V接芯片MAX3232的16引脚VCC，18引脚5V接芯片TZJC-01的4引脚；

所述芯片TZ-04的P2通道的1引脚GND、2引脚OS0、3引脚OS1、4引脚OS2接地，5引脚CONVSTA、6引脚CONVSTB、7引脚RESET、8引脚XRD、9引脚XCS分别接第二芯片74HC573(U2)的4引脚、6引脚、8引脚、10引脚、12引脚，10引脚BUSY接芯片STM32F107VCT6的33引脚PC9，13引脚、14引脚、17引脚、18引脚悬空；

所述第二芯片74HC573(U2)的1引脚、19引脚接地，20引脚PE0连接芯片STM32F107VCT6的CN1通道的17引脚PE0，并通过第十电容(C10)接地，2引脚接5V电压，14引脚、16引脚、18引脚悬空，3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15。

7.根据权利要求6所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述回路电阻检测电路包括第二十八电阻(R28)、第二十九电阻(R29)、第三十电阻(R30)、第一上开关和第一下开关(JK2)、第二稳压二极管(DW2)、第三稳压二极管(DW3)、第六电容(C6)、第七电容(C7)；上端15V电压通过并联的第二十八电阻(R28)和第二十九电阻(R29)连接上开关(JK2)的一端，且该端通过第二稳压二极管(DW2)和第六电容(C6)接地GND，同时连接芯片TZ-04的15引脚AD5和芯片TZ-04的P2通道的15引脚AD-5，上开关(JK2)的另一端连接检测A端；下开关(JK2)的一端连接检测B端，另一端通过并联的第三十电阻(R30)、第七电容(C7)和第三稳压二极管(DW3)接地GND，同时连接芯片TZ-04的16引脚AD6和芯片TZ-04的P2通道的16引脚AD-6；

所述绝缘电阻检测电路包括芯片J6-24S28、芯片J1W25-28S500、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)、第二十电阻(R20)、第二十一电阻(R21)、第二十二电阻(R22)、第五十一电阻(R51)、第五十二电阻(R52)、第五十三电阻(R53)、第五十四电阻(R54)、第五十五电阻(R55)、第五十六电阻(R56)、第八电容(C8)、第一三极管(Q1)、第二三极管(Q2)、第二上开关和第二下开关(JK4)、单刀双掷开关(JK3)、第一稳压二极管(DW1)、第四稳压二极管(DW4)、第一运算放大电路741(U11)、第二运算放大电路741(U12)、第三运算放大电路741(U13)、第一与非门(U3A)、第二与非门(U3B)；

所述芯片J6-24S28的2引脚接24V电压，3引脚悬空，1引脚分别接电源地、芯片J1W25-28S500的12引脚、第五十五电阻(R55)的一端、第五十二电阻(R52)的一端，第五十五电阻(R55)的另一端连接芯片TZ-04的11引脚AD-1和芯片TZJC-01的ID2通道的6引脚Q2B，并通过并联的第五十三电阻(R53)和第五十四电阻(R54)连接第一三极管(Q1)的集电极和第二上开关(JK4)的一端，4引脚28V连接芯片J1W25-28S500的13引脚，5引脚连接芯片J1W25-28S500的12引脚；芯片J1W25-28S500的24引脚连接500V电压和第一三极管(Q1)的发射极，还通过第一三极管(Q1)连接所述第二上开关(JK4)的一端，同时通过依次相连的第十九电阻(R19)、第二十电阻(R20)、第二十一电阻(R21)、第二十二电阻(R22)连接第二三极管(Q2)的集电极，第十九电阻(R19)和第二十电阻(R20)的公共端连接第一三极管(Q1)的基极，第二三极管(Q2)的发射极与所述第五十二电阻(R52)的一端相连并接地，第二上开关(JK4)的另一端连接检测电缆A端；所述第五十二电阻(R52)的另一端通过第五十一电阻(R51)连接单刀双掷开关(JK3)的3端，单刀双掷开关(JK3)的1端通过第五十六电阻(R56)接地，2端连接第二下开关(JK4)的一端以及芯片TZ-04的12引脚AD-2和芯片TZ-04的P2通道的12引脚AD-2，同时通过并联的第一稳压二极管(DW1)和第八电容(C8)接地，第二下开关(JK4)的另一端连接检测电缆B端；第五十一电阻(R51)和第五十二电阻(R52)的公共端通过第六电阻(R6)连接第一运算放大电路741(U11)的负极，第一运算放大电路741(U11)的7引脚接+15V电压，4引脚接-15V电压，1引脚、5引脚悬空，3引脚通过第七电阻(R7)连接芯片TZJC-01的3引脚Vref、通过第八电阻(R8)连接第一运算放大电路741(U11)的输出6引脚，且该6引脚通过第九电阻(R9)接+5V电压、通过第十电阻(R10)连接第二运算放大电路741(U12)的2引脚，第二运算放大电路741(U12)的7引脚接+15V电压，4引脚接-15V电压，3引脚通过第十一电阻(R11)接地，1引脚、5引脚悬空，6引脚通过第十三电阻(R13)连接第一与非门(U3A)的2引脚，第十电阻(R10)通过第十二电阻(R12)连接第二运算放大电路741(U12)的输出6引脚，第十三电阻(R13)通过第四稳压二极管(DW4)接地，第一与非门(U3A)输出1引脚连接与第二与非门(U3B)的5引脚，第二与非门(U3B)的输出4引脚连接与第一与非门(U3A)的3引脚，6引脚接芯片STM32F107VCT6的CN2通道的2引脚RESET、通过第三运算放大电路741(U13)连接第八电阻(R8)，第三运算放大电路741(U13)的7引脚接+15V电压，4引脚接-15V电压，1引脚、5引脚悬空，3引脚通过第十五电阻(R15)连接芯片TZJC-01的3引脚Vref、通过第十六电阻(R16)连接第三运算放大电路741(U13)的输出6引脚，且该6引脚通过第十七电阻(R17)连接+5V电压，同时通过第十八电阻(R18)连接第二三极管(Q2)的基极。

8.根据权利要求7所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述电源及外围电路包括芯片J1W25-28S500MU、芯片J6-24S28、芯片PED60-24S15、芯片PED60-24S-15、芯片PEC30-24S05、芯片JP-N、第九电容(C9)、第十三电容(C13)、第十四电容(C14)、第十六电容(C16)、第十七电容(C17)、第十八电容(C18)、第十九电容(C19)、电源开关(S1)、第一电阻(R1)；

所述芯片J6-24S28的1引脚Vin-、3引脚接地，2引脚Vin+连接24V电压并通过并联的第十七电容(C17)、第十八电容(C18)、第十九电容(C19)接地，还连接芯片PED60-24S-15的1引脚、芯片PED60-24S15的1引脚和芯片PEC30-24S05的1引脚，同时通过开关S1接24V电压，第十七电容(C17)和第十八电容(C18)之间连接LED灯，4引脚28V电压连接芯片J1W25-28S500MU的1引脚，5引脚分别接地、芯片J1W25-28S500MU的2引脚、通过并联的第九电容(C9)和第一电阻(R1)连接芯片JP-N的2引脚、芯片PED60-24S-15的3引脚、通过第十六电容(C16)连接芯片PED60-24S-15的4引脚、通过第十三电容(C13)接15V电压和芯片PED60-24S15的3引脚、芯片PED60-24S15的4引脚、芯片PED60-24S-15的2引脚、芯片PED60-24S15的2引脚和芯片PEC30-24S05的2引脚，6引脚悬空；所述芯片JP-N的1引脚连接芯片J1W25-28S500MU的3引脚，2引脚接500V电压；所述芯片J1W25-28S500MU的5引脚悬空，4引脚接2引脚；所述芯片PED60-24S-15的5引脚、6引脚悬空，芯片PED60-24S15的5引脚、6引脚悬空，3引脚接15V电压，芯片PEC30-24S05的4引脚、5引脚、8引脚悬空，6引脚5V通过第十四电容(C14)连接其7引脚。

9.根据权利要求8所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述继电器矩阵包括第一芯片1413(V1)、第二芯片1413(V2)、第三芯片1413(V3)、第四芯片1413(V4)、第五芯片1413(V5)、一组开关、多个二极管和继电器；

所述第一芯片1413(V1)的8引脚接地，9引脚接24V电压，16引脚分别通过一个二极管D-JR1和第一行继电器(JR-1)接24V电压，电流通过时第一开关(D-JR1)接通第1列的第二A列继电器(JA2)、第六A列继电器(JA6)、第十A列继电器(JA10)、第十四A列继电器(JA14)、第十八A列继电器(JA18)、第二十二A列继电器(JA22)、第二十六A列继电器(JA26)，15引脚分别通过一个二极管(D-JR2)和第二行继电器(JR-2)接24V电压，电流通过时第二开关(D-JR2)接通第2列的第一A列继电器(JA1)、第五A列继电器(JA5)、第九A列继电器(JA9)、第十三A列继电器(JA13)、第十七A列继电器(JA17)、第二十一A列继电器(JA21)、第二十五A列继电器(JA25)、第二十九A列继电器(JA29)，14引脚分别通过一个二极管(D-JR3)和第三行继电器(JR-3)接24V电压，电流通过时第三开关(D-JR3)接通第3列的第三A列继电器(JA3)、第七A列继电器(JA7)、第十一A列继电器(JA11)、第十五A列继电器(JA15)、第十九A列继电器(JA19)、第二十三A列继电器(JA23)、第二十七A列继电器(JA27)，13引脚分别通过一个二极管(D-JR4)和第四行继电器(JR-4)接24V电压，电流通过时第四开关(D-JR4)接通第4列的第四A列继电器(JA4)、第八A列继电器(JA8)、第十二A列继电器(JA12)、第十六A列继电器(JA16)、第二十A列继电器(JA20)、第二十四A列继电器(JA24)、第二十八A列继电器(JA28)，12引脚分别通过一个二极管(D-JR5)和第五行继电器(JR-5)接24V电压，电流通过时第五开关(D-JR5)接通第5列的第二B列继电器(JB2)、第六B列继电器(JB6)、第十B列继电器(JB10)、第十四B列继电器(JB14)、第十八B列继电器(JB18)、第二十二B列继电器(JB22)、第二十六B列继电器(JB26)，11引脚分别通过一个二极管(D-JR6)和第六行继电器(JR-6)接24V电压，电流通过时第六开关(D-JR6)接通第8列的第五B列继电器(JB5)、第九B列继电器(JB9)、第十三B列继电器(JB13)、第十七B列继电器(JB17)、第二十一B列继电器(JB21)、第二十五B列继电器(JB25)、第二十九B列继电器(JB29)，10引脚分别通过一个二极管(D-JR7)和第七行继电器(JR-7)接24V电压，电流通过时第七开关(D-JR7)接通第6列的第三B列继电器(JB3)、第七B列继电器(JB7)、第十一B列继电器(JB11)、第十五B列继电器(JB15)、第十九B列继电器(JB19)、第二十三B列继电器(JB23)、第二十七B列继电器(JB27)；第二芯片1413(V2)的16引脚通过一个二极管(D-JR8)和第八行继电器(JR-8)接第7列的第四B列继电器(JB4)、第八B列继电器(JB8)、第十二B列继电器(JB12)、第十六B列继电器(JB16)、第二十B列继电器(JB20)、第二十四B列继电器(JB24)、第二十八B列继电器(JB28)，第二芯片1413(V2)的2引脚、3引脚、4引脚、5引脚、12引脚、13引脚、14引脚、15引脚悬空，8引脚接地GND，9引脚接24V电压，11引脚接第1行的第二B列继电器(JB2)、第三B列继电器(JB3)、第四B列继电器(JB4)、第五B列继电器(JB5)，10引脚接第2行的第六B列继电器(JB6)、第七B列继电器(JB7)、第八B列继电器(JB8)、第九B列继电器(JB9)；第三芯片1413(V3)的8引脚接地GND，9引脚接24V电压，16引脚接第3行的第十B列继电器(JB10)、第十一B列继电器(JB11)、第十二B列继电器(JB12)、第十三B列继电器(JB13)，15引脚接第4行的第十四B列继电器(JB14)、第十五B列继电器(JB15)、第十六B列继电器(JB16)、第十七B列继电器(JB17)，14引脚接第5行的继电器第十八B列继电器(JB18)、第十九B列继电器(JB19)、第二十B列继电器(JB20)、第二十一B列继电器(JB21)，13引脚接第6行的第二十二B列继电器(JB22)、第二十三B列继电器(JB23)、第二十四B列继电器(JB24)、第二十五B列继电器(JB25)，12引脚接第7行的第二十六B列继电器(JB26)、第二十七B列继电器(JB2)7、第二十八B列继电器(JB28)、第二十九B列继电器(JB29)，11引脚接第7行的第二十六A列继电器(JA26)、第二十五A列继电器(JA25)、第二十七A列继电器(JA27)、第二十八A列继电器(JA28)，10引脚接第6行的第二十二A列继电器(JA22)、第二十一A列继电器(JA21)、第二十三A列继电器(JA23)、第二十四A列继电器(JA24)；第四芯片1413(V4)的8引脚接地GND，9引脚接24V电压，11引脚悬空，16引脚接第5行的第十八A列继电器(JA18)、第十七A列继电器(JA17)、第十九A列继电器(JA19)、第二十A列继电器(JA20)，15引脚第4行的第十四A列继电器(JA14)、第十三A列继电器(JA13)、第十五A列继电器(JA15)、第十六A列继电器(JA16)，14引脚接第3行的第十A列继电器(JA10)、第九A列继电器(JA9)、第十一A列继电器(JA11)、第十二A列继电器(JA12)，13引脚接第2行的第六A列继电器(JA6)、第五A列继电器(JA5)、第七A列继电器(JA7)、第八A列继电器(JA8)，12引脚接第1行的第二A列继电器(JA2)、第一A列继电器(JA1)、第三A列继电器(JA3)、第四A列继电器(JA4)；第五芯片1413(V5)的1引脚、5引脚、6引脚、7引脚、10引脚、11引脚、12引脚、16引脚悬空，8引脚接地GND，9引脚接24V电压，13引脚分别接一个二极管(D-J4)和继电器并通过第四单刀双掷开关(JK4)接24V电压，14引脚分别接一个二极管(D-J3)和继电器接24V电压，继电器通过第三单刀双掷开关(JK3)接短路保护电路的3引脚Rx，15引脚分别接一个二极管(D-J2)和继电器通过第二单刀双掷开关(JK2)接电压24V，该二极管(D-J2)和继电器又接第四单刀双掷开关(JK4)。

10.根据权利要求9所述的便携式宽温多芯电缆回路电阻、绝缘电阻检测与存储装置，其特征在于，所述锁存及放大电路包括第一芯片74HC573(U1)、第五芯片74HC573(U5)、第六芯片74HC573(U6)、第三芯片74LS04(U3)、第四芯片74LS04(U4)、第十电容(C10)；所述第一芯片74HC573(U1)的1引脚、19引脚接地，2引脚接5V电压，20引脚PE3连接芯片STM32F107VCT6的CN1通道的20引脚PE1同时通过第十电容(C10)接地，4引脚、6引脚连接芯片第三芯片74LS04(U3)的11引脚和9引脚，第一芯片74HC573(U1)的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的CN1通道的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15，8引脚、10引脚、12引脚、14引脚、16引脚、18引脚分别连接第三芯片74LS04(U3)的1引脚、3引脚、5引脚、13引脚、11引脚、9引脚，第四芯片74LS04(U4)的3引脚、5引脚、13引脚、1引脚分别连接芯片STM32F107VCT6的CN1通道的21引脚PE4、22引脚PE5、23引脚PE6、24引脚PE7，6引脚CN1.38、4引脚CN1.39、2引脚CN1.40连接第五芯片1413(V5)的2引脚、3引脚、4引脚，12引脚CN1.37接芯片TZJC-01的7引脚，8引脚CN1.7接第一芯片1413(V1)的7引脚，10引脚CN1.8接第二芯片1413(V2)的1引脚，第四芯片74LS04(U4)的14引脚VCC接5V电压，7引脚GND接地，第三芯片74LS04(U3)的8引脚CN1.1、10引脚CN1.2、12引脚CN1.3、6引脚CN1.4、4引脚CN1.5、2引脚CN1.6分别接第一芯片1413(V1)的1引脚、2引脚、3引脚、4引脚、5引脚、6引脚，第三芯片74LS04(U3)的7引脚GND接地，14引脚VCC接5V电压；

第五芯片74HC573(U5)的1引脚、19引脚接地，2引脚接5V电压，20引脚PE2连接芯片STM32F107VCT6的CN1通道的19引脚PE2同时通过第十电容(C10)接地，18引脚、16引脚分别接第二芯片1413(V2)的6引脚CN1.9、7引脚CN1.10，14引脚、12引脚、10引脚、8引脚、6引脚、4引脚分别接第三芯片1413(V3)的1引脚CN1.11、2引脚CN1.12、3引脚CN1.13、4引脚CN1.14、5引脚CN1.15、6引脚CN1.16；第五芯片74HC573(U5)的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15；

第六芯片74HC573(U6)的1引脚、19引脚接地，2引脚接5V电压，20引脚PE2连接芯片STM32F107VCT6的CN1通道的18引脚PE1同时通过第十电容(C10)接地，18引脚接第三芯片1413(V3)的7引脚CN1.17，16引脚、14引脚、12引脚、10引脚、8引脚、6引脚、4引脚分别接第四芯片1413(V4)的1引脚CN1.18、2引脚CN1.19、3引脚CN1.20、4引脚CN1.21、5引脚CN1.22、6引脚CN1.24、7引脚CN1.23；第六芯片74HC573(U6)的3引脚D0、5引脚D1、7引脚D2、9引脚D3、11引脚D4、13引脚D5、15引脚D6、17引脚D7分别连接芯片STM32F107VCT6的25引脚PE8、26引脚PE9、27引脚PE10、28引脚PE11、29引脚PE12、30引脚PE13、31引脚PE14、32引脚PE15。

Images