CN112687306A - 基于NOR Flash的距离计算装置及方法 - Google Patents

基于NOR Flash的距离计算装置及方法 Download PDF

Info

Publication number
CN112687306A
CN112687306A CN202011644923.2A CN202011644923A CN112687306A CN 112687306 A CN112687306 A CN 112687306A CN 202011644923 A CN202011644923 A CN 202011644923A CN 112687306 A CN112687306 A CN 112687306A
Authority
CN
China
Prior art keywords
voltage
field effect
source
floating gate
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011644923.2A
Other languages
English (en)
Other versions
CN112687306B (zh
Inventor
金西
吴奇哲
陶临风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202011644923.2A priority Critical patent/CN112687306B/zh
Publication of CN112687306A publication Critical patent/CN112687306A/zh
Application granted granted Critical
Publication of CN112687306B publication Critical patent/CN112687306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种基于NOR Flash的距离计算装置及方法，装置包括：基于NOR Flash的浮栅场效应晶体管，其上设有源极、漏极，控制栅极及浮置栅极。浮置栅极用于捕获电子并存储，通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压；源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压以使浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算距离。浮栅场效应晶体管的控制栅极和浮置栅极配置有对应的偏置电压设置单元，偏置电压设置单元用于对栅源电压和/或阈值电压取偏置电压。该装置及方法可实现任意操作数的距离计算，且计算结构简单，功耗低及并行度高。

Description

基于NOR Flash的距离计算装置及方法
技术领域
本公开涉及存内计算领域，尤其涉及一种基于NOR Flash的距离计算装置及方法。
背景技术
存内计算(Computing In Memory，CIM)技术作为一种新型架构的硬件平台是解决传统von Neumann体系结构所带来“存储墙”、“功耗墙”问题的有效解决方案之一。在数字逻辑计算方面，内存中的数字计算专研于具有更低功耗和更小面积的新型逻辑门概念，在模拟计算方面，存内计算只能支持向量内积等有限运算，使得在人工智能计算中只能完成基于向量内积的向量矩阵乘法运算(Vector Matrix Multiplication，VMM)，而对于机器学习中常用的距离计算，例如曼哈顿距离(L1距离)及欧氏距离(L2距离)，尚未有高效的存内解决方案。
现有的技术方案中，基于浮栅存储器的聚类算法模型进行机器学习中常用的距离计算，该算法在完成一次L2距离计算过程中，对输入操作数取绝对值及开方运算共计需要9个CMOS器件和一个电压比较器，若对于N个数据点将其分为K类则每次迭代过程需要进行N×K次距离计算，聚类完成则需要多次迭代。对于庞大的数据量而言其计算单元所需的外围运算电路过于复杂，并行度将大大降低，并且，其本质上是一种近存储计算的实现方法，不适合高维数据的欧氏距离计算。
发明内容
(一)要解决的技术问题
针对于现有技术问题，本公开提出一种基于NOR Flash的距离计算装置及方法，用于至少部分解决上述技术问题。
(二)技术方案
本公开第一方面提供一种距离计算装置，包括：基于NOR Flash的浮栅场效应晶体管，所述浮栅场效应晶体管的结构包括源极、漏极，控制栅极及浮置栅极；其中，所述浮置栅极用于捕获电子并存储，通过改变所述浮置栅极中存储电子的数量以改变所述浮栅场效应晶体管的阈值电压；所述源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压；通过控制所述栅源电压、所述漏源电压及所述阈值电压以使所述浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量所述线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算所述距离；其中，所述浮栅场效应晶体管的控制栅极与浮置栅极分别设有对应的偏置电压计算单元，所述偏置电压计算单元可用于计算所述浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小。
根据本公开的实施例，所述距离计算装置还包括：电压输入模块，用于提供所述栅源电压及漏源电压，其中，所述电压输入模块包括DAC或共模+差模电压电路；采样模块，用于对所述浮栅场效应晶体管的输出信号进行采样，其中，所述采样模块包括ADC或电容器。
本公开第二方面提供一种距离计算装置，包括：两个基于NOR Flash的浮栅场效应晶体管，所述浮栅场效应晶体管的结构包括源极、漏极，控制栅极及浮置栅极；两个浮栅场效应晶体管的源极相连；其中，所述浮置栅极用于捕获电子并存储，通过改变所述浮置栅极中存储电子的数量以改变所述浮栅场效应晶体管的阈值电压；所述源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压；通过控制所述栅源电压、所述漏源电压及所述阈值电压以使所述浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量所述线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算所述距离；其中，所述浮栅场效应晶体管的控制栅极与浮置栅极分别设有对应的偏置电压计算单元，所述偏置电压计算单元用于计算所述浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小；两个浮栅场效应晶体管通过电压偏置计算单元得到各自栅源电压与阈值电压取偏置后的电压大小。
本公开第三方面提供一种多维距离计算装置，由至少两个如上述第二方面提供的所述的距离计算装置通过共源线或共位线连接。
本公开第四方面提供一种上述所述距离计算装置的距离计算方法，包括：当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH＞＞VDS；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离；当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′＞＞VDS′，；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离。
根据本公开的实施例，所述根据所述输出特性计算曼哈顿距离包括：根据dMAN＝|xi-xc|计算所述曼哈顿距离dMAN。
本公开第五方面提供一种基于上述所述距离计算装置的距离计算方法，包括：当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH≤VDS；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算欧式距离；当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′≤VDS′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算欧式距离。
根据本公开的实施例，所述根据所述输出特性计算欧式距离包括：根据
Figure BDA0002874565610000031
计算所述欧氏距离
Figure BDA0002874565610000032
本公开第六方面提供一种基于上述所述距离计算装置的距离计算方法，其中，两个浮栅场效应晶体管的控制栅极和浮置栅极均设有对应的电压计算单元，方法包括：当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管所述漏极及所述控制栅极上均施加电压，调节两个所述浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbais+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′＞＞VDS(0)′或VGS(1)′＞VTH(1)′＞0且VGS(1)′-VTH(1)′＞＞VDS(1)′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离。
本公开第七方面提供一种基于上述所述距离计算装置的距离计算方法，其中，两个浮栅场效应晶体管的控制栅极和浮置栅极均设有对应的电压计算单元，方法包括：当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管所述漏极及所述控制栅极上均施加电压，调节两个所述浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbais+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′≤VDS(0)′或VGS(1)′＞VTH(1)′＞0且VGS(1)′-VTH(1)′≤VDS(1)′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离。
(三)有益效果
本公开提供一种基于NOR Flash的距离计算装置及方法，至少具备以下有益效果：
该距离计算装置基于NOR Flash浮栅场效应晶体管设计，通过利用NOR Flash的物理特性的实现了L1/L2的距离计算方法，无需冗余的运算(即控制电路)，整个计算单元中几乎很少需要控制电路或者是运算电路，仅需要控制阈值电压与栅源电压的大小保证存储单元工作与线性区或饱和区即可。由于直接采用晶体管的物理特性完成计算所以无需外围运算电路模块，这就使得电路设计更加简单，便于大规模计算，且具有功耗低并行度高等特点。并且通过提出偏置电压映射的方法，解决了输入操作数为负数或VGS＜VTH时存储单元进入亚阈值区导致无法计算的问题。
附图说明
图1示意性示出了本公开实施例提供的基于NOR Flash浮栅场效应晶体管的距离计算装置结构图；
图2示意性示出了本公开一实施例提供的计算曼哈顿距离的等效结构图；
图3示意性示出了本公开另一实施例提供的计算曼哈顿距离的等效结构图；
图4示意性示出了本公开实施例提供的计算曼哈顿距离的偏置电压映射图；
图5示意性示出了本公开另一实施例提供的距离计算装置的等效结构图；
图6示意性示出了本公开实施例提供的图5所示的距离计算装置的存储单元特性曲线图；
图7示意性示出了本公开另一实施例提供的计算曼哈顿距离的等效结构图；
图8示意性示出了本公开另一实施例提供的计算曼哈顿距离电压偏置映射图；
图9示意性示出了本公开一实施例提供的多维距离计算装置的等效结构图；
图10示意性示出了本公开另一实施例提供的多维距离计算装置的等效结构图；
图11示意性示出了本公开实施例提供的采样电路的连接图；
图12示意性示出了本公开实施例提供的距离计算的整体架构图；
图13示意性示出了本公开实施例提供的基于DAC提供电压信号等效结构图；
图14示意性示出了本公开实施例提供的基于共模信号+差模信号提供电压信号等效结构图；
图15示意性示出了本公开实施例提供的基于ADC进行采样的等效结构图；
图16示意性示出了本公开实施例提供的基于电容器进行采样的等效结构图；
图17示意性示出了本公开实施例提供的一个计算阵列实现一个测量电路的等效结构图；
图18示意性示出了本公开实施例提供的u/d列分开置于两个阵列的等效结构图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开的实施例基于NOR Flash的存算方法，在数值计算方面，利用其物理特性实现曼哈顿距离(L1距离)计算及欧氏距离(L2距离)计算，无需冗余的外围控制电路；在计算架构方面，提出取电压偏置方法的Twin-cell计算模型以解决部分操作数使晶体管处于亚阈值区的问题，且通过共源线或共位线的架构以实现n维L1/L2距离计算；在电流采样方面提出基于ADC或电容器的采样方案。为解决人工智能在存内计算增添新型低能耗的计算方法，以提高计算效能。下面以具体实施例进行详细介绍。
图1示意性示出了本公开实施例提供的基于NOR Flash浮栅场效应晶体管的距离计算装置结构图。
如图1所示，距离计算装置包括：
基于NOR Flash的浮栅场效应晶体管，该浮栅场效应晶体管的结构包括源极(S)、漏极(D)，控制栅极(CG)及浮置栅极(FG)。
根据本公开的实施例，浮置栅极用于捕获电子并存储，通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压。源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压；通过控制栅源电压、漏源电压及阈值电压以使浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算距离。其中，浮栅场效应晶体管的控制栅极与浮置栅极分别有对应的偏置电压计算单元，该偏置电压计算单元可以用于计算浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小。该数值即为浮栅场效应管电压输入模块输出的外加栅源电压和/或通过编程或擦除浮置栅极得到浮栅场效应管阈值电压的大小。
基于上述图1所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于计算曼哈顿距离，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向漏极及控制栅极上施加电压，并调节浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH＞＞VDS；测量浮栅场效应晶体管输出特性，根据输出特性计算曼哈顿距离。
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向漏极及控制栅极上施加电压，并调节浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH，取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′＞＞VDS′；测量浮栅场效应晶体管输出特性，根据输出特性计算曼哈顿距离。其中，可以通过电压输入模块向栅源施加电压V′GS，通过编程/擦除浮置栅极中的电子改变浮栅管阈值电压使其大小为VTH′。
具体的，当NOR Flash的浮栅场效应晶体管的栅源和漏源电压满足如下条件：VGS＞VTH＞0
VGS-VTH＞＞VDS。
其漏源之间电流IDS随漏源电压VDS呈线性变化。当VDS为定常数时，漏源电流的大小和VGS与VTH的差值成正比，此时场效应管输出特性位于深度线性区，满足如下方程：
Figure BDA0002874565610000081
其中，β为工艺参数常量，如果将VGS与VTH分别表征待进行距离计算的两个操作数xi与xc时，漏源电流方程如下：
IDS＝βVDS(xi-xc)
当控制漏源电压VDS大小为定常数时，一维的曼哈顿距离(L1距离)就可以表示为：
Figure BDA0002874565610000082
其中，该计算方法要求操作数xi＞xc且满足VGS-VTH＞＞VDS。
图2示意性示出了本公开一实施例计算曼哈顿距离的等效结构图。
当xi≥xc≥0，单存储单元L1距离计算模型如图2所示，具体地，在进行L1距离计算时，根据xi与xc的大小关系将存储单元配置为相应状态。通过在存储单元栅极施加电压VGS(相对于0V电压)，使VGS表征被减数xi，其电压脉冲幅度与xi成固定比例k。同时通过编程(PGM)和擦除(ERS)操作控制Flash中浮栅极电荷的数量来改变存储单元的阈值电压(VTH)的数值，使VTH表征减数xc，其电压脉冲幅度与xc成固定比例k。为保证存储单元工作于线性区，通过施加漏源电压VDS，使其电压幅值关系满足VGS-VTH＞＞VDS即可。此时单管漏源电流方程为
IDS＝β(VGS-VTH)VDS＝βkVDS(xi-xc)，
其中，
Figure BDA0002874565610000083
因为βkVDS的乘积为固定值，所以可将IDS通过比例电流镜，通过配置电流镜比例参数，以获得输入电流
Figure BDA0002874565610000084
倍的输出电流，然后经过模拟数字转换器(Analog Digital Convertor，ADC)将电流转换为具体结果；或者为ADC设置合适的参考电流
Figure BDA0002874565610000085
此时测量结果即为曼哈顿距离(L1距离)。
图3示意性示出了本公开另一实施例计算曼哈顿距离的等效结构图。
当0＜xi＜xc时，单存储单元L1距离计算模型如图3所示，若使用图2所示的映射方法，即VGS＝kxi、VTH＝kxc，则VGS＜VTH，此时存储单元处于亚阈值区其栅源电流方程如下：
Figure BDA0002874565610000091
由于不满足场效应管线性区电流方程，所以也就无法通过其漏源电流(IDS)和栅源电压(VGS)与阈值电压(VTH)差值成正比的关系来计算dMAN，下面提出取偏置电压映射的方法来解决上述问题。
根据本公开的实施例，当0＜xi＜xc时，采取对原电压数值取偏置电压(Vbias)的方法，使得映射后实际输入的V′GS＝Vbias-VGS＝Vbias-kxi；V′TH＝Vbias-VTH＝Vbias-kxc，映射前后的输入如图4所示。
由于在取完新的映射关系后V′GS＞V′TH，所以实际输入的电压满足存储单元处于线性区的必要条件，此时只需施加合适的V′DS使其满足V′GS-V′TH＞＞V′DS即控制存储单元输出特性位于深度线性区，输出电流方程满足：
IDS＝βkVDS(V′GS-V′TH)
＝βVDS(Vbias-kVGS-Vbias+kVTH)
＝βkVDS(xc-xi)
将IDS作为比例电流镜的输入端或配置好参考电流的模数转换器，在输出端得到的电流数值大小即为曼哈顿距离(L1距离：|xi-xc|)。
例如，采用如图4所示的映射方法计算xi＝2V，xc＝4V时，配置Vbias＝7V，取电压偏置映射后的关系图如下表所示：
V<sub>GS/TH</sub> 0 1 2 3 4 5 6 7
V′<sub>GS/TH</sub> 7 6 5 4 3 2 1 0
输入电压通过如图4所示的映射结果使得实际输入V′GS＝5V、V′TH＝3V，此时满足场效应管位于线性区的必要条件，并将其表征为操作数xi与xc，最终得到的电流计算结果如下式：
|xi-xc|＝|2-4|＝(V′GS-V′TH)＝|5-3|。
基于上述图1所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于计算欧式距离，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向漏极及控制栅极上施加电压，并调节浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH≤VDS；测量浮栅场效应晶体管输出特性，根据输出特性计算欧式距离。
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向漏极及控制栅极上施加电压，并调节浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH，取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′≤VDS′；测量浮栅场效应晶体管输出特性，根据输出特性计算欧式距离。其中，可以通过电压输入模块向栅源施加电压V′GS，通过编程/擦除浮置栅极中的电子改变浮栅管阈值电压使其大小为VTH′。
具体地，当NOR Flash的浮栅场效应晶体管的栅源和漏源电压满足如下条件：
VGS＞VTH＞0
VGS-VTH≤VDS
其漏源之间呈现恒流特性，电流大小不受VDS的影响，此时存储单元输出特性位于饱和区，满足如下方程：
Figure BDA0002874565610000101
其中，β为工艺参数常量，在计算欧氏距离(L2距离)的时候，利用饱和区漏源电流IDS的大小和VGS与VTH差值的平方成正比的关系，将VGS与VTH分别表征待进行距离计算的两个操作数xi与xc，此时单管漏源电流方程如下：
Figure BDA0002874565610000102
因此，一维空间的欧式距离(L2距离)就可以表示为：
Figure BDA0002874565610000103
Figure BDA0002874565610000104
该计算方法要求操作数xi＞xc且满足VGS-VTH≤VDS。
继续参阅图2所示等效模型图。
当xi≥xc≥0，单存储单元L1距离计算模型如图2所示，具体地，在进行L2距离计算时，根据xi与xc的大小关系将存储单元配置为相应状态。在其栅端施加电压VGS(相对于0V电压)，通过VGS表征平方运算中的被减数xi，其电压脉冲幅度与xi成固定比例k。同时通过编程(PGM)和擦除(ERS)操作控制Flash中浮栅极电荷的数量来改变存储单元的阈值电压VTH(相对于0V电压)的数值，使其表征平方运算中的减数xc，其电压脉冲幅度与xc成固定比例k。通过外部施加漏源电压VDS，并使其电压幅值关系满足VGS-VTH≤VDS，以保证存储单元工作于饱和区。此时单管漏源电流方程为：
Figure BDA0002874565610000111
其中，
Figure BDA0002874565610000112
因为
Figure BDA0002874565610000113
为固定值，所以可将IDS通过比例电流镜，通过配置电流镜比例参数，以获得输入电流
Figure BDA0002874565610000114
倍的输出电流，然后经过模拟数字转换器(AnalogDigital Convertor，ADC)将电流转换为具体结果，或者为ADC设置合适的参考电流
Figure BDA0002874565610000115
此时测量结果即为欧式距离(L2距离)。
继续参阅图3所示等效模型图。
当0＜xi＜xc时，单存储单元L1距离计算模型如图3所示，若使用图2所示的映射方法，即VGS＝kxi、VTH＝kxc，则VGS＜VTH，此时存储单元处于亚阈值区。
采用同计算曼哈顿距离中取偏置电压的方法，取较大的偏置电压Vbias(Vbias＞VTH)，其中映射后的V′GS＝Vbias-VGS；V′TH＝Vbias-VTH，在取完新的映射关系后输入电压满足V′GS＞V′TH，只需施加合适的V′DS使其满足V′GS-V′TH≤V′DS以控制存储单元输出特性位于饱和区，此时电流方程满足：
Figure BDA0002874565610000116
将IDS作为比例电流镜的输入端或配置好参考电流的模数转换器，在输出端得到的电流数值大小即为欧式距离(L2距离)。
图5示意性示出了本公开另一实施例提供的距离计算装置的等效结构图。
如图5所示，该距离计算装置包括：
两个基于NOR Flash的浮栅场效应晶体管，浮栅场效应晶体管上设有四个端电极，包括源极、漏极，控制栅极及浮置栅极；两个浮栅场效应晶体管的源极相连。
根据本公开的实施例，浮置栅极用于捕获电子并存储，通过改变浮置栅极中存储电子的数量以改变浮栅场效应晶体管的阈值电压。源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压。通过控制栅源电压、漏源电压及阈值电压以使浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算距离。其中，两个浮栅场效应晶体管中的至少一个浮栅场效应晶体管的控制栅极和浮置栅极分别设有对应的偏置电压计算单元，偏置电压计算单元用于计算浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小。两个浮栅场效应晶体管通过电压偏置计算单元得到各自栅源电压与阈值电压取偏置后的电压大小。
基于上述图5所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于实现任意正数操作数的曼哈顿距离计算，方法包括：
对NOR Flash存储单元取0电压偏置(也可以不取偏置电压)后的VTH及VGS随编程变化的曲线来控制Cell_up中的存储单元，即VGS＝0+kxi、VTH＝0+kxc，以用来计算xi≥xc＞0时的曼哈顿距离。同时取高电压偏置后的阈值电压V′TH及V′GS随编程变化的曲线来控制Cell_down中的存储单元即：V′GS＝Vbias-kxi、V′TH＝Vbias-kxc，以用来计算0＜xi＜xc时的曼哈顿距离。
其中，存储单元特性曲线如图6所示，其中，实线表示Cell_down存储单元配置为高电压偏置后的特性曲线，虚线表示Cell_up存储单元配置为0电压偏置后的特性曲线。由于电压配置的不同，通过图像可以看出Cell_up与Cell_down呈对称关系。
当对Twin-Cell输入相同的操作数xi与xc时，若xi≥xc，则对于Cell_up中的存储单元处于C区域，其中VGS＞VTH即线性区，Cell_down中的存储单元处于A区域，其中V′GS＜V′TH即亚阈值区(可视为截止不存在电流)。此时输出结果即为Cell_up中漏源电流IDS，其大小等于βVDS(xi-xc)。
若xi＜xc，则对于Cell_down中的存储单元处于B区域，其中V′GS＞V′TH即线性区，Cell_up中的存储单元处于D区域，其中VGS＜VTH即亚阈值区(可视为截止不存在电流)，此时输出结果即为Cell_down中漏源电流IDS，其大小等于βkVDS(xc-xi)。
因此，输入的操作数大小关系未确定时，无论xi≥xc还是xi＜xc，Cell_up与Cell_down中总有一个存储单元输出电流另一个存储单元截止，且仅当Cell_up输出时计算数值与(xi-xc)成比例，而Cell_down输出时计算数值与(xc-xi)成比例，故对于Twin-Cell模型其输出数值大小可以整合为|xi-xc|即可表征曼哈顿距离(L1距离)，通过该配置方法可以实现任意正数的L1距离计算。
需要说明的是，该方法未尽细节之处，请参见基于上述图2所示的计算曼哈顿距离的计算方法，此处不再赘述。
基于上述图5所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于实现任意正数的欧式距离计算，与计算任意正数的曼哈顿距离相同的道理，该方法包括：
在对Twin-Cell输入相同的操作数xi与xc时。对于Cell_up其电压配置方案为：VGS0＝0+kxi、VTH0＝0+kxc；对于Cell_down其电压配置方案为：VGS1＝Vbias-kxi、VTH1＝Vbias-kxc。
若xi＞xc＞0，则对于Cell_up中的存储单元，其VGS＞VTH＞0，即满足饱和区必要条件，输出电流大小
Figure BDA0002874565610000131
对于Cell_down中的存储单元，其V′GS＜V′TH即亚阈值区(可视为截止不存在电流)。此时输出结果即为Cell_up中漏源电流IDS，其大小等于
Figure BDA0002874565610000132
若0＜xi＜xc，则对于Cell_up中的存储单元，其VGS＜VTH，即亚阈值区(可视为截止不存在电流)。对于Cell_down中的存储单元，其V′GS＞V′TH＞0，即满足饱和区必要条件，输出电流大小
Figure BDA0002874565610000133
此时输出结果即为Cell_down中漏源电流IDS，其大小等于
Figure BDA0002874565610000134
综上所述，对于任意正数输入，其输出均为
Figure BDA0002874565610000135
即与欧氏距离成比例关系。
需要说明的是，该方法未尽细节之处，请参见基于上述图2所示的计算欧式距离的计算方法，此处不再赘述。
基于上述图5所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于实现操作数中存在负数的曼哈顿距离计算，两个浮栅场效应晶体管的控制栅极和浮置栅极均设有对应的电压计算单元，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管漏极及控制栅极上均施加电压，调节两个浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbais+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′＞＞VDS(0)′或VGS(1)′＞VTH(1)′＞0且VGS(1)′-VTH(1)′＞＞VDS(1)′；测量浮栅场效应晶体管输出特性，根据输出特性计算曼哈顿距离。
图7示意性示出了本公开另一实施例提供的计算曼哈顿距离的等效结构图。图8示意性示出了本公开另一实施例提供的计算曼哈顿距离电压偏置映射图。
如图7及图8所示，当偏置电压数值设定为Vbias的时候，Vbias为新的电压坐标系的对称轴，其中大于Vbias的部分记为正电压，小于Vbias的部分记为负电压，即可以通过正电压来表征负电压。
在对Twin-Cell输入相同的操作数xi与xc时，取合适的中间偏置电压Vbias。Cell_up中的电压配置方案为：VGS(0)＝Vbias-kxi、VTH(0)＝Vbias-kxc；Cell_down中的电压配置方案为：VGS(1)＝Vbias+kxi、VTH(1)＝Vbias+kxc。通过上述配置即可完成xi或xc中存在负数时曼哈顿距离的计算，具体实例如下。
若xi＜0，xc＞0，则对于Cell_up中的存储单元，其VGS(0)＞VTH(0)＞0，即线性区，输出电流大小IDS＝βkVDS(VGS(0)-VTH(0))＝βkVDS(Vbias-xi-Vbias+xc)＝βkVDS(xc-xi)。对于Cell_down中的存储单元，其VTH(1)＞VGS(1)＞0，即亚阈值区(可视为截止不存在电流)。此时输出结果即为Cell_up中漏源电流IDS，其大小等于βkVDS(xc-xi)。
若xi＞0，xc＜0，则对于Cell_up中的存储单元，其VTH(0)＞VGS(0)＞0，即亚阈值区(可视为截止不存在电流)。对于Cell_down中的存储单元，其VGS(1)＞VTH(1)＞0，即线性区，输出电流大小IDS＝βkVDS(VGS(1)-VTH(1))＝βkVDS(Vbias+xi-Vbias-xc)＝βkVDS(xi-xc)。此时输出结果即为Cell_down中漏源电流IDS，其大小等于βkVDS(xi-xc)。
综上所述，在输入的操作数中无论xi为负还是xc为负，Cell_up与Cell_down中总有一个存储单元输出电流另一个存储单元截止，且仅当Cell_up输出时计算数值与(xc-xi)成比例，而Cell_down输出时计算数值与(xi-xc)成比例，故对于含负数的Twin-Cell模型其输出数值大小可以整合为|xi-xc|即可表征曼哈顿距离(L1距离)，通过该配置方法可以实现操作数xi或xc中含有负数的L1距离计算。
需要说明的是，该方法未尽细节之处，请参见基于上述图2所示的计算曼哈顿距离的计算方法，此处不再赘述。
基于上述图7所示的距离计算装置，本公开实施例还提供一种距离计算方法，用于实现操作数中存在负数的欧式距离计算，两个浮栅场效应晶体管的控制栅极和浮置栅极均设有对应的电压计算单元，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管漏极及控制栅极上均施加电压，调节两个浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbais+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′≤VDS(0)′或VGS(1)′＞VTH(1)′＞0且VGS(1)′-VTH(1)′≤VDS(1)′；测量浮栅场效应晶体管输出特性，根据输出特性计算欧式距离。
该计算方法与计算曼哈顿距离的不同之处在于当计算L2距离时调整合适的VDS使其电压大小满足VGS-VTH≤VDS，以保证存储单元输出特性位于饱和区。具体细节请参见上述计算存在负数操作数的曼哈顿距离的实施例方法，此处不再赘述。
基于同一发明构思，本公开还提供一种多维距离计算装置，用于实现n维距离的计算。该多维距离计算装置由至少两个如图7所示的距离计算装置通过共源线或共位线连接。
图9示意性示出了本公开一实施例提供的多维距离计算装置的等效结构图。图10示意性示出了本公开另一实施例提供的多维距离计算装置的等效结构图。
如图9所示，该多维距离计算装置由至少两个如图7所示的距离计算装置通过共源线连接，如图10所示，该多维距离计算装置由至少两个如图7所示的距离计算装置通过共位线连接。基于两种结构的多维距离计算装置，均可以实现n维曼哈顿距离或n维欧式距离的计算。
根据本公开的实施例，由于n维曼哈顿距离的计算结果为n个距离和，在对各存储单元施加合适的漏源电压VDS使其满足存储单元输出特性位于线性区的同时，向n个存储单元的栅极施加电压VGS，表征操作数xi，其电压脉冲幅度与xi成固定比例k；控制浮栅场效应管的浮栅极电荷的数量来改变VTH的数值，表征操作数xc，其电压脉冲幅度与xc成固定比例k。其中Wi，j与W′i，j为第i列位线与第j行字线的一组Twin-Cell计算单元，通过施加合适的VDS使其满足VGS-VTH＞＞VDS，使n组用于计算的Flash存储单元的输出特性位于深度线性区。
基于前述描述可知，在单个如图7所示的距离计算装置中，无论操作数为任意正数还是存在负数，总有一个存储单元输出电流另一个存储单元截止，其输出电流大小为k|xi-xc|，则对于n个如图7所示的距离计算装置结构，其源极输出端得到的总电流为
Figure BDA0002874565610000161
在得到总电流后将其作为电流镜的输入端，或经过ADC并为其设置合适的参考电流系数，使其输出电流大小为
Figure BDA0002874565610000162
通过调整使得比例系数
Figure BDA0002874565610000163
此时测量结果即为n维曼哈顿距离(L1距离)。此装置基于NOR Flash可以实现n维L1距离计算的存内计算。
根据本公开的实施例，n维欧氏距离的计算结果为n个距离和，在对各存储单元施加合适的漏源电压VDS使其满足存储单元输出特性位于饱和区的同时，向n个存储单元的栅极施加电压VGS，以表征操作数xi，其电压脉冲幅度与xi成固定比例k；控制存储单元的浮栅极电荷的数量来改变VTH的数值，以表征操作数xc，其电压脉冲幅度与xc成固定比例k。其中Wi，j与W′i，j为第i列位线与第j行字线的一组Twin-Cell计算单元，通过施加合适的VDS使其满足VGS-VTH≤VDS，使得n个用于计算的Flash存储单元的输出特性位于饱和区。
通过公共源线或公共位线将n个如图7所示的距离计算装置级联起来，其输出端总电流大小为
Figure BDA0002874565610000171
即与n维欧氏距离(L2距离)成比例。此装置基于NOR Flash可以实现n维L2距离计算的存内计算。
需要说明的是，该n维L1/L2距离计算中未尽细节之处请参见上述一维L1/L2距离计算方法，此处不再赘述。
基于上述论可知，上述方案利用存储单元的模拟特性，完成了L1/L2距离的计算，其结果以电流大小的形式表征。然而，为了得到具体的电流大小，需要对电流进行采样，以确定其电流值大小。
图11示意性示出了本公开实施例提供的采样电路的连接图。
如图11所示，其中，wi，j代表第i个中心的第j个维度的值，下缀为u和d的单元VTH配置为Vbias+kxc，Vbias-kxi，其输入VGS对应于Vbias+kxc，Vbias-kxi。
基于前述方法，可知流经DPE的电流为IDPE＝βk|xi-xc|或
Figure BDA0002874565610000172
BL上的总电流c1，…，cn，经过测量电路的采样，即可得到L1/L2的计算结果。
需要说明的是，图中示出的n维距离计算的采样，但对于一维距离计算的采样，原理是一样的，只需设置一个采样电路。
下面结合附图对距离计算装置的输出特性的采样进行进一步说明。
图12示意性示出了本公开实施例提供的距离计算的整体架构图。
如图12所示，距离计算装置还包括：电压输入模块，用于提供栅源电压及漏源电压，其中，电压输入模块包括DAC或共模+差模电压电路。采样模块，用于对浮栅场效应晶体管的输出信号进行采样，其中，采样模块包括ADC或电容器。时钟控制模块负责提供系统计算所需的时钟信号，并控制系统的数据流。电压输入模块根据控制模块提供的数据，为各WL提供所需的计算电压；计算阵列接收来自电压输入模块的电压信号，相应产生表征计算结果的电流信号，并沿BL进行累加，最终在输出端，输出表征L1/L2距离的电流信号；电流测量模块则对计算阵列产生的电流信号进行采样，将模拟的电流信号，转换为数字信号，以进行存储或进一步的运算。
根据本公开的实施例，可以直接利用DAC提供电压信号。具体的，可在各WL的输入端，分别使用相应的DAC模块，提供各WL所需的电压信号。其中，DAC的输入Xiu，Xid是数据Xiu经过偏移处理后的结果，以使得经过DAC转换后的电压，满足Vbias+kxc和Vbias-kxc的关系，如图13所示。
进一步地，DAC还可以使用共同的参考电压，各DAC根据自身的输入，利用参考电压生成最终的输入电压。该参考电压由全局的参考电压生成模块提供，以节约DAC模块的面积和功耗。若使用的为高频DAC模块，则可以复用单个DAC模块驱动多路的WL，以节约DAC模块的面积和功耗。
根据本公开的实施例，可以利用共模信号+差模信号的组合提供电压信号。具体的，Vbias+kxc和Vbias-kxc可以视为共模信号Vbias和差模信号kxc的叠加。故可以同时共模电压电路和差模电压电路实现电压输入的功能。其中共模电压电路为WLu，WLd提供共同的偏置电压Vbias，差模电压电路为提供WLu，WLd等大反向的差模电压kxc。
进一步地，由于整个阵列的共模信号相同，可以使用同一个共模电压电路为整个阵列提供电压，如图14所示。
根据本公开的实施例，可以使用ADC进行采样。具体的，若ADC为电流型ADC，则可对电流直接进行采样；若ADC为电压型ADC，则需要先将电流转换为电压，再进行采样。
当计算L1时电流结果与|xi-xc|有βk的倍数关系，计算L2时电流结果与(xi-xc)2有
Figure BDA0002874565610000191
的倍数关系。故可以设置合适的参考电流
Figure BDA0002874565610000192
或
Figure BDA0002874565610000193
此时测量结果即为计算结果。
进一步地，此ADC采样方法也可以在进入ADC前，将电流结果通过分流或比例电流镜，比例为
Figure BDA0002874565610000194
或
Figure BDA0002874565610000195
再利用ADC进行采样如图15所示，此时采样的结果，即为计算结果。
根据本公开的实施例，可以采用电容器进行采样。具体的，在各BL上串联一电容器C。计算前，对C进行预充电。计算时，会有表征计算结果的电流流经各存储单元，此时电容器会相应进行放电。计算完成后，测量电容器两端的电压，或利用放电电路测得放出的电荷，即可获得计算结果，如图16所示。
此外，本公开的实施例采样方法还包括一个计算阵列实现一个测量电路，通过各位线共享测量电路，其结构如图17所示。
此外，本公开实施例还可以将上图所示的u/d列分开置于两个阵列，同样能够实现n维距离的计算，其结构如图18所示。
至此，完成本公开实施例提供的距离计算装置及方法的详细介绍。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种距离计算装置，包括：
基于NOR Flash的浮栅场效应晶体管，所述浮栅场效应晶体管的结构包括源极、漏极，控制栅极及浮置栅极；
其中，所述浮置栅极用于捕获电子并存储，通过改变所述浮置栅极中存储电子的数量以改变所述浮栅场效应晶体管的阈值电压；所述源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压；通过控制所述栅源电压、所述漏源电压及所述阈值电压以使所述浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量所述线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算所述距离；
其中，所述浮栅场效应晶体管的控制栅极与浮置栅极分别设有对应的偏置电压计算单元，所述偏置电压计算单元用于计算所述浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小。
2.根据权利要求1所述的距离计算装置，所述距离计算装置还包括：
电压输入模块，用于提供所述栅源电压及漏源电压，其中，所述电压输入模块包括DAC或共模+差模电压电路；
采样模块，用于对所述浮栅场效应晶体管的输出信号进行采样，其中，所述采样模块包括ADC或电容器。
3.一种距离计算装置，包括：
两个基于NOR Flash的浮栅场效应晶体管，所述浮栅场效应晶体管的结构包括源极、漏极，控制栅极及浮置栅极；两个浮栅场效应晶体管的源极相连；
其中，所述浮置栅极用于捕获电子并存储，通过改变所述浮置栅极中存储电子的数量以改变所述浮栅场效应晶体管的阈值电压；所述源极、漏极，控制栅极用于被施加不同的栅源电压及漏源电压；通过控制所述栅源电压、所述漏源电压及所述阈值电压以使所述浮栅场效应晶体管输出特性位于线性区或饱和区，通过测量所述线性区或饱和区对应的浮栅场效应晶体管的输出特性，以计算所述距离；
其中，所述浮栅场效应晶体管的控制栅极与浮置栅极分别设有对应的偏置电压计算单元，所述偏置电压计算单元用于计算所述浮栅管栅源电压和/或所述阈值电压取偏置后的电压大小；两个浮栅场效应晶体管通过电压偏置计算单元得到各自栅源电压与阈值电压取偏置后的电压大小。
4.一种多维距离计算装置，由至少两个如权利要求3所述的距离计算装置通过共源线或共位线连接。
5.一种基于权利要求1或3所述距离计算装置的距离计算方法，包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH＞＞VDS；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离；
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′＞＞VDS′，测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离。
6.根据权利要求5所述距离计算方法，所述根据所述输出特性计算曼哈顿距离包括：
根据dMAN＝|xi-xc]计算所述曼哈顿距离dMAN。
7.一种基于权利要求1或3所述距离计算装置的距离计算方法，包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为xi≥xc≥0时，直接向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，使栅源电压VGS、漏源电压VDS及阈值电压VTH满足条件：VGS＞VTH＞0及VGS-VTH≤VDS；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算欧式距离；
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc的关系为0＜xi＜xc时，向所述漏极及所述控制栅极上施加电压，并调节所述浮置栅极中存储电子的数量，并对栅源电压VGS及阈值电压VTH取偏置电压，使漏源电压VDS′与取偏置电压后的栅源电压VGS′及阈值电压VTH′满足条件：VGS′＞VTH′＞0及VGS′-VTH′≤VDS′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算欧式距离。
8.根据权利要求7所述距离计算方法，所述根据所述输出特性计算欧式距离包括：
根据
Figure FDA0002874565600000031
计算所述欧氏距离
Figure FDA0002874565600000032
9.一种基于权利要求3所述距离计算装置的距离计算方法，其中，两个浮栅场效应晶体管的控制栅极和浮置栅极均配置有对应的偏置电压设置单元，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管所述漏极及所述控制栅极上均施加电压，调节两个所述浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)，取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbias+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′＞＞VDS(0)′或VGS(1)′＞VTH(1)′＞0且VGS(1)′-VTH(1)′＞＞VDS(1)′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算曼哈顿距离。
10.一种基于权利要求3所述距离计算装置的距离计算方法，其中，两个浮栅场效应晶体管的控制栅极和浮置栅极均配置有对应的偏置电压设置单元，方法包括：
当栅源电压VGS对应的操作数xi与阈值电压VTH对应的操作数xc中有一个操作数为负数时，向两个浮栅场效应晶体管所述漏极及所述控制栅极上均施加电压，调节两个所述浮置栅极中存储电子的数量，并对其中一浮栅场效应晶体管的栅源电压VGS(0)及阈值电压VTH(0)取偏置电压：V′GS(0)＝Vbias-kxi，V′TH(0)＝Vbais-kxc，对另一浮栅场效应晶体管的栅源电压VGS(1)及阈值电压VTH(1)，取偏置电压：V′GS(1)＝Vbias+kxi，V′TH(1)＝Vbais+kxc，其中，k为电压与操作数之间的比例系数，V′GS(0)为VGS(0)取偏置后的电压，V′GS(1)为VGS(1)取偏置后的电压，Vbias为偏置电压；取偏置电压后的栅源电压及阈值电压与漏源电压满足条件：VGS(0)′＞VTH(0)′＞0且VGS(0)′-VTH(0)′≤VDS(0)′或VGS(1)′＞VTH(0)′＞0且VGS(1)′-VTH(1)′≤VDS(1)′；测量所述浮栅场效应晶体管输出特性，根据所述输出特性计算欧式距离。
CN202011644923.2A 2020-12-31 2020-12-31 基于NOR Flash的距离计算装置及方法 Active CN112687306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011644923.2A CN112687306B (zh) 2020-12-31 2020-12-31 基于NOR Flash的距离计算装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011644923.2A CN112687306B (zh) 2020-12-31 2020-12-31 基于NOR Flash的距离计算装置及方法

Publications (2)

Publication Number Publication Date
CN112687306A true CN112687306A (zh) 2021-04-20
CN112687306B CN112687306B (zh) 2023-10-20

Family

ID=75456865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011644923.2A Active CN112687306B (zh) 2020-12-31 2020-12-31 基于NOR Flash的距离计算装置及方法

Country Status (1)

Country Link
CN (1) CN112687306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115618785A (zh) * 2022-12-16 2023-01-17 电子科技大学 一种基于调和平均函数的氮化镓晶体管物理基大信号模型

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864558A (en) * 1973-05-14 1975-02-04 Westinghouse Electric Corp Arithmetic computation of functions
US5581485A (en) * 1994-12-08 1996-12-03 Omni Microelectronics, Inc. Analog vector distance measuring and vector quantization architecture
US5592418A (en) * 1993-12-31 1997-01-07 Sgs-Thomson Microelectronics, S.R.L. Non-volatile analog memory cell with double polysilicon level
CN1151799A (zh) * 1994-05-05 1997-06-11 英国国防部 用于确定参考点和数据点间距离的电子电路
US6493263B1 (en) * 1999-08-09 2002-12-10 Semiconductor Technology Academic Research Center Semiconductor computing circuit and computing apparatus
TW200527323A (en) * 2004-01-26 2005-08-16 Univ Hiroshima Associative memory apparatus for searching data in which Manhattan distance is minimum
CN111243648A (zh) * 2018-11-28 2020-06-05 北京知存科技有限公司 闪存单元、闪存模块以及闪存芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864558A (en) * 1973-05-14 1975-02-04 Westinghouse Electric Corp Arithmetic computation of functions
US5592418A (en) * 1993-12-31 1997-01-07 Sgs-Thomson Microelectronics, S.R.L. Non-volatile analog memory cell with double polysilicon level
CN1151799A (zh) * 1994-05-05 1997-06-11 英国国防部 用于确定参考点和数据点间距离的电子电路
US5581485A (en) * 1994-12-08 1996-12-03 Omni Microelectronics, Inc. Analog vector distance measuring and vector quantization architecture
US6493263B1 (en) * 1999-08-09 2002-12-10 Semiconductor Technology Academic Research Center Semiconductor computing circuit and computing apparatus
TW200527323A (en) * 2004-01-26 2005-08-16 Univ Hiroshima Associative memory apparatus for searching data in which Manhattan distance is minimum
CN111243648A (zh) * 2018-11-28 2020-06-05 北京知存科技有限公司 闪存单元、闪存模块以及闪存芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. POPA: "CMOS current-mode Euclidean distance circuit using Floating-Gate MOS transistors", 《2004 24TH INTERNATIONAL CONFERENCE ON MICROELECTRONICS 》 *
EBRAHIM FARSHIDI: "A micropower current-mode pattern-matching classifier circuit using FG-MOS transistors", 《2009 IEEE 17TH SIGNAL PROCESSING AND COMMUNICATIONS APPLICATIONS CONFERENCE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115618785A (zh) * 2022-12-16 2023-01-17 电子科技大学 一种基于调和平均函数的氮化镓晶体管物理基大信号模型
CN115618785B (zh) * 2022-12-16 2023-03-21 电子科技大学 一种基于调和平均函数的氮化镓晶体管物理基大信号模型

Also Published As

Publication number Publication date
CN112687306B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
Fick et al. Analog in-memory subthreshold deep neural network accelerator
US20210365646A1 (en) Analog vector-matrix multiplication circuit
CN111406265A (zh) 具有非易失性突触阵列的神经网络电路
CN110007895B (zh) 一种模拟乘法电路、模拟乘法方法及其应用
CN108446097B (zh) 一种基于NOR Flash模块的数据运算方法
Agarwal et al. Using floating-gate memory to train ideal accuracy neural networks
CN112558917B (zh) 存算一体电路和基于存算一体电路的数据运算方法
CN110543937B (zh) 神经网络及操作方法、神经网络信息处理系统
CN109284474B (zh) 一种加法器辅助实现图像卷积运算的闪存系统及方法
CN110941185B (zh) 一种用于二值神经网络的双字线6tsram单元电路
CN113593622A (zh) 存内计算装置及运算装置
CN112687306B (zh) 基于NOR Flash的距离计算装置及方法
US20230297235A1 (en) Sram-based cell for in-memory computing and hybrid computations/storage memory architecture
EP0758467B1 (en) Electronic circuits and methods for determination of distances between reference and data points
Soliman et al. Efficient FeFET crossbar accelerator for binary neural networks
Parmar et al. Demonstration of Differential Mode FeFET-Array for multi-precision storage and IMC applications
Zhang et al. A 40nm 1Mb 35.6 TOPS/W MLC NOR-Flash Based Computation-in-Memory Structure for Machine Learning
Han et al. Efficient discrete temporal coding spike-driven in-memory computing macro for deep neural network based on nonvolatile memory
CN103811062B (zh) 存储器及存储器的读取方法
CN115796252A (zh) 权重写入方法及装置、电子设备和存储介质
Wang et al. 34.9 A Flash-SRAM-ADC-Fused Plastic Computing-in-Memory Macro for Learning in Neural Networks in a Standard 14nm FinFET Process
CN209103825U (zh) 闪存单元、闪存模块以及闪存芯片
JP3199707B2 (ja) 半導体演算回路及び演算装置
Xu et al. A hybrid precision low power computing-in-memory architecture for neural networks
Feng et al. Near-threshold-voltage operation in flash-based high-precision computing-in-memory to implement Poisson image editing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant