CN112684422B - 一种基于fpga的高精度多普勒模拟装置及其实现方法 - Google Patents
一种基于fpga的高精度多普勒模拟装置及其实现方法 Download PDFInfo
- Publication number
- CN112684422B CN112684422B CN202011376970.3A CN202011376970A CN112684422B CN 112684422 B CN112684422 B CN 112684422B CN 202011376970 A CN202011376970 A CN 202011376970A CN 112684422 B CN112684422 B CN 112684422B
- Authority
- CN
- China
- Prior art keywords
- component
- fpga
- unit
- dac
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005070 sampling Methods 0.000 claims abstract description 52
- 238000012952 Resampling Methods 0.000 claims description 33
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 16
- 238000012545 processing Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract description 3
- 230000004044 response Effects 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000005855 radiation Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241001497337 Euscorpius gamma Species 0.000 description 1
- 238000012300 Sequence Analysis Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
- Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明提出一种基于FPGA的高精度多普勒模拟装置及其实现方法，该装置包括电源部件，NOR FLASH部件，ADC部件，FPGA部件，DAC部件，时钟部件，变压器部件。本发明采用的sinc函数查表法节省了大量乘法器和逻辑资源，并提升了系统处理响应速度；采用的可编程逻辑器件FPGA，为软件升级提供器件保证；采用的ADC部件可以同时实现两路中频信号2.5GSPS采样，配合DAC部件可以同时实现两路高精度多普勒模拟，增加了系统灵活性；采用的高度度多普勒模拟装置及方法，可用于高精度雷达测试目标检测、跟踪功能测试，测试时可以脱离其实际的工作环境，易于测试产品是否正常工作；采用双端口RAM和ROM技术，可在较少的存储器资源的条件下，实现两路中频信号2.5GSPS采样信号的高精度多普勒模拟。
Description
技术领域
本发明涉及一种基于FPGA(现场可编程门阵列，Field Programming GatesArray)的高精度多普勒模拟装置及其实现方法，可用于高精度目标模拟器，属电子战技术领域。
背景技术
多普勒效应是雷达辐射源与接收机之间存在相对运动时出现的载波频率漂移现象。设定接收机接收的频率和辐射源发射的频率之差为多普勒频率fd，当辐射源和接收机之间的距离减少时，接收机接收的频率fd大于0；当辐射源和接收机之间的距离增加时，接收机接收的频率fd小于0，如图1。
因为雷达可能会发射捷变频率的信号，而在同一目标回波中不同频率的信号多普勒频率不同，所以需要对子脉冲的频率进行测量(或者预先知道发射波形频率)，并且对子脉冲进行跟踪，根据测得的信号频率，对应每一个子脉冲调制不同的多普勒频率，如图2。
按照此方案进行多普勒调制可以在雷达端处理之后对于一个目标得到相同的速度。但是，如果信号频率的获取方式是测频，那么会存在测频误差，该误差也会导致多普勒频率不准确，进而导致速度不同。一般这种情况下实时测频误差为±1MHz，也就是说两个捷变频率测量值之间最大差2MHz。根据V＝fdλ/2＝fdc/2fc公式可知，信号频率越低多普勒对速度的影响越大，所以考虑2.3GHz信号时，测频误差2MHz，多普勒频率对速度影响的曲线如图3。
由此可见，因多普勒测量误差导致的速度差大约为4.2m/s，如果雷达要求的多普勒分辨率远大于这个值则此影响可以忽略，如果与此相当或小于这个值则影响不可忽略，那么必须预知雷达信号的准确频率值。
传统多普勒调速摆脱不了信号参数测量误差的影响，在目标速度非常高时，测量误差导致目标速度模拟不真实。
为此，必须研制相应的雷达测试设备，而关键部分就是产生高精度多普勒模拟信号，同时要适应但不限于捷变频雷达(比如极短脉冲雷达)，用以检测高分辨率雷达是否可以正常工作。
发明内容
发明目的：一个目的是提出一种基于FPGA的高精度多普勒模拟装置，以解决现有技术存在的上述问题。进一步目的是提出一种基于上述装置的实现方法。
技术方案：一种基于FPGA的高精度多普勒模拟装置，包括如下模块：
电源部件，包括模拟电源模块和数字电源模块；
NOR FLASH部件，用于保存FPGA部件的程序；
ADC部件，用于输出采样信号至FPGA部件；
FPGA部件，根据中频采样信号和设定的多普勒模拟的相对速度，实现对数字中频信号的高精度多普勒模拟；
DAC部件，用于输出中频输出信号至变压器部件；
变压器部件，用于接受来自DAC部件的中频输出信号、并改善中频输出信号质量。
在进一步的实施例中，所述模拟电源模块和ADC部件、DAC部件、时钟部件和变压器部件连接，数字电源模块和NOR FLASH部件和FPGA部件连接；ADC部件输出给FPGA部件，与电源部件、变压器部件和FPGA部件相连；DAC部件接收FPGA部件的数字信号，与电源部件、变压器部件和FPGA部件相连；NOR FLASH部件与电源部件和FPGA部件相连；FPGA部件与时钟部件、ADC部件、电源组件和DAC部件相连；时钟部件与ADC部件和DAC部件相连；变压器部件分别与ADC部件和DAC部件相连。所述电源部件选用LTM4644IY_PBF电源芯片，稳定性强，输出功率大。所述ADC部件根据奈奎斯特采样率大于输入带宽两倍的要求，可选择2.5GSPS采样率且量化位数为10的ADC器件ev10aq190，增加输入采样信号的信杂比。所述NOR FLASH部件选用s29gl512n11tfi010，焊接简单，方便维护。所述FPGA部件选用XC7K325T-FFG900，具备丰富的可编程资源，为软件自由升级，多路数字单比特测频奠定基础。所述DAC部件根据奈奎斯特采样率大于输入带宽两倍的要求，可选择2.5GSPS采样率且量化位数为14的DAC器件DA9739，增加输出信号的杂散。
在进一步的实施例中，所述电源部件将12V直流电压转换为整个系统的电压，分为两个模块，一个模拟电源模块和一个数字电源模块，模拟电源单元和ADC部件、DAC部件、时钟部件及变压器部件连接，数字电源单元和NOR FLASH部件和FPGA部件连接。
在进一步的实施例中，所述NOR FLASH部件将FPGA部件的程序保存，上电时根据FPGA部件的自举电路读写程序，与电源部件和FPGA部件相连；所述ADC部件将两路变压器部件输入的中频输入信号进行2.5GSPS采样，输出给FPGA部件，与电源组件和FPGA部件相连；所述FPGA部件根据中频采样信号和设定的多普勒模拟的相对速度，实现对数字中频信号的高精度多普勒模拟，与ADC部件、DAC部件、电源部件和NOR FLASH部件相连。所述DAC部件将两路2.5GSPS数字信号转化为中频输出信号，输出给变压器部件，与电源组件和FPGA部件相连。
在进一步的实施例中，所述FPGA部件单元的程序设计采用流水线结构的低耦合高内聚的模块单元，包括ADC配置单元、DAC配置单元、sinc内核单元和时域重采样单元，在所述FPGA部件内，ADC配置单元与时域重采样单元相连，时域重采样单元与sinc内核单元和DAC配置单元同时相连。其中，ADC配置单元对所述ADC部件的寄存器配置并对中频输入进行2.5GSPS采样，时域重采样单元完成对数字采样进行高精度多普勒模拟，DAC配置单元对所述DAC部件的寄存器配置并将多普勒模拟数字信号转换为DAC部件的所需的数据格式。所述ADC配置单元完成对中频输入2.5GSPS采样得到数字信号其中，Ts采样时间，fc为输入信号载频。
在进一步的实施例中，所述sinc内核单元基于内核截断点数nkn＝8设置查表ROM的地址的最大值，并基于输入地址查表得出sinc函数值。所述时域重采样单元首先将发射信号y(n)先右移φ(n)/γ，变为y'(m)，其中γ为多普勒效应拉伸系数：
其中V为雷达和接收机之间的相对速度，远离为正，C为光在空气中的速度。
所述时域重采样单元基于存储RAM查表实现发射信号y(n)延时从而变为y'(m)，然后，采用sinc内插核对右移后的发射信号数据y'(t)进行内插处理，离散化的内插公式为：
其中m满足[γmk-nkn/2]＜m≤[γmk+nkn/2]的所有m整数值，[·]为取整运算；mk为离散化采样点，nkn表示内插核的截断点数。
一种基于FPGA的高精度多普勒模拟装置实现方法，包括如下步骤：
步骤1、设备上电后，ADC配置单元完成对所述ADC部件中两路2.5GSPS配置，使所述ADC部件对中频输入2.5GSPS正常采样得到y(n)；所述DAC配置单元完成对所述DAC部件2.5GSPS配置；
步骤2、ADC部件正常工作以后，FPGA部件接收所述ADC部件采集到的2.5GSPS信号，基于sinc内核单元得到sinc函数值，并通过时域重采样单元对采样信号进行高精度多普勒模拟得到yr(mk)；
步骤3、DAC配置单元对高精度多普勒模拟2.5GSPS数字信号yr(mk)进行中频输出。
在进一步的实施例中，时域重采样单元基于所述时域重采样单元首先将发射信号y(n)先右移φ(nk)/γ＝2πfcnkTs/γ变为y'(m)，nk为目标脉冲距离波门所需要的延时，单位0.4纳秒，其中γ为多普勒效应拉伸系数：
其中V为雷达和接收机之间的相对速度，远离为正，C为光在空气中的速度。
在进一步的实施例中，时域重采样单元采用sinc内插核对右移后的发射信号数据y'(t)进行内插处理，离散化的内插公式为：
其中m＝[γmk+i]，i∈[-3,4]且i,m∈N，截断点数为8，满足[γmk-4]＜m≤[γmk+4]的所有m值，[·]为取整运算；mk为离散化采样点。
在进一步的实施例中，时域重采样单元基于4个系统时钟后，目标模拟离散化采样点mk从零按步进1累加且其位宽9位；每个目标模拟离散化采样点需原始信号离散化采样点满足如下关系式：m＝[γmk+i]，i∈[-3,4]且i∈N，其中，m为原始信号离散化采样点。
有益效果：本发明采用的sinc函数查表法节省了大量乘法器和逻辑资源，并提升了系统处理响应速度；采用的可编程逻辑器件FPGA，为软件升级提供器件保证；采用的ADC部件可以同时实现两路中频信号2.5GSPS采样，配合DAC部件可以同时实现两路高精度多普勒模拟，增加了系统灵活性；采用的高度度多普勒模拟装置及方法，可用于高精度雷达测试目标检测、跟踪功能测试，测试时可以脱离其实际的工作环境，易于测试产品是否可以正常工作；采用的高精度多普勒模拟装置体积小，硬件电路简单，方便推广使用。
附图说明
图1是本发明的多普勒效应图。
图2是本发明的捷变频信号的传统多普勒模拟图。
图3是本发明的传统多普勒模拟与速度关系曲线图。
图4是本发明实施的高精度多普勒模拟信号产生装置结构框图。
图5是本发明的FPGA部件内各模块连接关系图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本实用新型更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本实用新型可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本实用新型发生混淆，对于本领域公知的一些技术特征未进行描述。
如图4所示，在该实施例中，一种基于FPGA的高精度多普勒模拟装置装置包括电源部件，NOR FLASH部件，ADC部件，FPGA部件，DAC部件，时钟部件，变压器部件；
电源部件包括模拟电源模块和数字电源模块，模拟电源模块和ADC部件、DAC部件、时钟部件和变压器部件连接，数字电源模块和NOR FLASH部件和FPGA部件连接；ADC部件输出给FPGA部件，与电源部件、变压器部件和FPGA部件相连；DAC部件接收FPGA部件的数字信号，与电源部件、变压器部件和FPGA部件相连；NOR FLASH部件与电源部件和FPGA部件相连；FPGA部件与时钟部件、ADC部件、电源组件和DAC部件相连；时钟部件与ADC部件和DAC部件相连；变压器部件分别与ADC部件和DAC部件相连。
所述电源部件，将12V直流电压转换为整个系统的电压，分为两个模块，一个模拟电源模块和一个数字电源模块，基于12V直流电压，模拟电源单元和ADC部件、DAC部件、时钟部件及变压器部件连接，输出3.3V，数字电源单元和NOR FLASH部件和FPGA部件连接，输出电压3.3V，1.8V和1V；
所述NOR FLASH部件，将FPGA部件的程序保存，上电时根据FPGA部件的自举电路读写程序，与电源部件和FPGA部件相连；
所述ADC部件，将两路变压器部件输入的中频输入信号进行2.5GSPS采样，输出给FPGA部件，与电源组件和FPGA部件相连；
所述FPGA部件，根据中频采样信号和设定的多普勒模拟的相对速度，实现对数字中频信号的高精度多普勒模拟，与ADC部件、DAC部件、电源部件和NOR FLASH部件相连。
所述DAC部件，将两路2.5GSPS数字信号转化为中频输出信号，输出给变压器部件，与电源组件和FPGA部件相连；
所述变压器部件，将中频信号接收或输出，改善中频信号质量。
所述电源部件选用LTM4644IY_PBF电源芯片，稳定性强，输出功率大。
在进一步的实施例中，所述NOR FLASH部件选用s29gl512n11tfi010，焊接简单，方便维护。所述FPGA部件选用XC7K325T-FFG900，具备丰富的可编程资源，为软件自由升级奠定基础。所述FPGA部件单元的程序设计采用流水线结构的低耦合高内聚的模块单元，包括ADC配置单元、DAC配置单元、sinc内核单元和时域重采样单元，在所述FPGA部件内，ADC配置单元与时域重采样单元相连，时域重采样单元与sinc内核单元和DAC配置单元同时相连。其中，ADC配置单元对所述ADC部件的寄存器配置并对中频输入进行2.5GSPS采样，时域重采样单元完成对数字采样进行高精度多普勒模拟，DAC配置单元对所述DAC部件的寄存器配置并将多普勒模拟数字信号转换为DAC部件的所需的数据格式。
ADC配置单元基于2.5GSPS寄存器配置，将采样的中频信号并行16路输出y(n)，数据采样位宽保留高9位，系统运行时钟频率为156.25MHz。
sinc内核单元基于内核截断点数nkn＝8设置查表ROM的地址的最大值，即sinc输入地址变量值范围为(-4,4]。并基于输入地址查表得出sinc函数值。ROM数据的地址位宽为12位，数据位宽为16位。基于双端口ROM技术，需采用2(路)*16(相)*nkn(点)/2＝128个ROM表，sinc内核单元完成对两路2.5GSPS中频信号的sinc函数并行查表，系统运行时钟频率为156.25MHz。
在更进一步的实施例中，时域重采样单元基于所述时域重采样单元首先将发射信号y(n)先右移φ(nk)/γ＝2πfcnkTs/γ变为y'(m)，nk为目标脉冲距离波门所需要的延时，单位0.4纳秒，其中γ为多普勒效应拉伸系数：
其中V为雷达和接收机之间的相对速度，远离为正，C为光在空气中的速度。
时域重采样单元基于存储RAM查表实现发射信号数据延时存储。RAM数据的写地址位宽9位，数据位宽144位，每个脉冲上升沿开始，每个时钟同时存储16相数据，每相数据的位宽为9位。基于双端口RAM技术，需采用2个RAM表，时域重采样单元完成对两路2.5GSPS中频信号采样值并行查表，系统运行时钟频率为156.25MHz，两路信号的系统最大延时512*6.4ns＝3276.8ns(根据实际最大延时增大RAM地址深度)。
时域重采样单元采用sinc内插核对右移后的发射信号数据y'(t)进行内插处理，离散化的内插公式为：
其中m＝[γmk+i]，i∈[-3,4]且i,m∈N，截断点数为8，满足[γmk-4]＜m≤[γmk+4]的所有m值，[·]为取整运算；mk为离散化采样点。
时域重采样单元基于上升沿延时25.6ns，即4个系统时钟后，目标模拟离散化采样点mk从零按步进1累加且其位宽9位(该延时保证1ms脉宽和最大目标模拟速度7000米每秒条件下双端口RAM查表时数据已经存储，条件参数改变导致延时调大参见内插公式)。每个目标模拟离散化采样点需要原始信号离散化采样点八个，即m＝[γmk+i]，i∈[-3,4]且i∈N，以及sinc内核采样点八个，该sinc内核采样点自变量为位宽12位的有符号数，代表(-4,4]，即γ·mk-m，其中，m为原始信号离散化采样点。
时域重采样单元中，该原始信号离散化采样点变量，即m＝[γmk-3]，其量化位宽9位作为一个双端口RAM的端口读地址输入，保证每个时钟取出16个，并对16相数据延时一个时钟节拍，保证每个时钟寄存上个时钟的16相，产生的32相数据与对应产生的8个sinc内核采样点数据按照上述内插公式卷积，并行输出16相的高精度多普勒模拟2.5GSPS数字信号yr(mk)。
DAC配置单元对高精度多普勒模拟2.5GSPS数字信号yr(mk)分成两路1.25GSPS中频输出给DAC部件。
两路16相的高精度多普勒模拟2.5GSPS数字信号FPGA部件的sinc内核单元和时域重采样单元，其逻辑单元Slice LUT和Register，存储单元RAMB18E1，乘法器DSP48E1消耗，如下表1所示。
表1资源占用
| 资源类型 | 已用 | 全部 | 已用百分比 |
| Registers | 11344 | 407600 | 2.78 |
| Slice LUTs | 18048 | 203800 | 8.86 |
| RAMB18E1s | 768 | 890 | 86.29 |
| DSP48E1s | 320 | 840 | 38.10 |
静态时序分析结果显示，sinc内核单元和时域重采样单元的关键路径最大工作周期为4.937ns，最高工作频率为202.552MHz，所以系统的最高工作频率不能超过202.552MHz。基于上述讨论，系统两路2.5GSPS中频信号在FPGA中分成32路运行，数字系统时钟为156.25MHz，复合时序要求。
本发明基于FPGA的高精度多普勒模拟装置及其实现方法在初步调试的产品测试结果表明：该产品多普勒模拟速度可以到达0.05米每秒。
其测试条件如表2所示。
表2组合波形仿真参数
其测试结果如表3所示，设备不同时略有差别。
表3组合波形距离测量及速度测量结果
一种基于FPGA的高精度多普勒模拟实现方法，具体步骤包括：
步骤1、设备上电后，ADC配置单元完成对所述ADC部件中两路2.5GSPS配置，使所述ADC部件对中频输入2.5GSPS正常采样得到y(n)；所述DAC配置单元完成对所述DAC部件2.5GSPS配置。
步骤2、所述ADC部件正常工作以后，所述FPGA部件接收所述ADC部件采集到的2.5GSPS信号，基于sinc内核单元得到sinc函数值，并通过时域重采样单元对采样信号进行高精度多普勒模拟得到yr(mk)；
步骤3、所述DAC配置单元对高精度多普勒模拟2.5GSPS数字信号yr(mk)进行中频输出。
总之，本发明具有以下优点：1、本发明采用的sinc函数查表法节省了大量乘法器和逻辑资源，并提升了系统处理响应速度；2、采用的可编程逻辑器件FPGA，为软件升级提供器件保证；3、采用的ADC部件可以同时实现两路中频信号2.5GSPS采样，配合DAC部件可以同时实现两路高精度多普勒模拟，增加了系统灵活性；4、采用的高度度多普勒模拟装置及方法，可用于高精度雷达测试目标检测、跟踪功能测试，测试时可以脱离其实际的工作环境，易于测试产品是否可以正常工作；5、采用的高精度多普勒模拟装置体积小，硬件电路简单，方便推广使用；6、采用的双端口RAM和ROM技术，可在较少的存储器资源的条件下，实现两路中频信号2.5GSPS采样信号的高精度多普勒模拟。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上做出各种变化。
Claims (7)
1.一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，所述高精度多普勒模拟装置包括：
电源部件，包括模拟电源模块和数字电源模块；
NOR FLASH部件，用于保存FPGA部件的程序；
ADC部件，用于输出采样信号至FPGA部件；
FPGA部件，根据中频采样信号和设定的多普勒模拟的相对速度，实现对数字中频信号的高精度多普勒模拟；
DAC部件，用于输出中频输出信号至变压器部件；
变压器部件，用于接受来自DAC部件的中频输出信号、并改善中频输出信号质量；
高精度多普勒模拟装置实现方法包括如下步骤：
步骤1、设备上电后，ADC配置单元完成对所述ADC部件中两路2.5GSPS配置，使所述ADC部件对中频输入2.5GSPS正常采样得到y(n)；DAC配置单元完成对所述DAC部件2.5GSPS配置；
步骤2、ADC部件正常工作以后，FPGA部件接收所述ADC部件采集到的2.5GSPS信号，基于sinc内核单元得到sinc函数值，并通过时域重采样单元对采样信号进行高精度多普勒模拟得到yr(mk)；
所述时域重采样单元将发射信号y(n)先右移φ(nk)/γ＝2πfcnkTs/γ变为y'(m)，nk为目标脉冲距离波门所需要的延时，单位0.4纳秒，其中γ为多普勒效应拉伸系数：
其中V为雷达和接收机之间的相对速度，远离为正，C为光在空气中的速度；
时域重采样单元采用sinc内插核对右移后的发射信号数据y'(t)进行内插处理，离散化的内插公式为：
其中m满足[γmk-nkn/2]＜m≤[γmk+nkn/2]的所有m整数值，[·]为取整运算；mk为离散化采样点，nkn表示内插核的截断点数；
步骤3、DAC配置单元对高精度多普勒模拟2.5GSPS数字信号yr(mk)进行中频输出。
2.根据权利要求1所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，时域重采样单元基于4个系统时钟后，目标模拟离散化采样点mk从零按步进1累加且其位宽9位；每个目标模拟离散化采样点需原始信号离散化采样点满足如下关系式：m＝[γmk+i]，i∈[-3,4]且i∈N，其中，m为原始信号离散化采样点。
3.根据权利要求2所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于：所述模拟电源模块和ADC部件、DAC部件、时钟部件和变压器部件连接，数字电源模块和NOR FLASH部件和FPGA部件连接；ADC部件输出给FPGA部件，与电源部件、变压器部件和FPGA部件相连；DAC部件接收FPGA部件的数字信号，与电源部件、变压器部件和FPGA部件相连；NOR FLASH部件与电源部件和FPGA部件相连；FPGA部件与时钟部件、ADC部件、电源组件和DAC部件相连；时钟部件与ADC部件和DAC部件相连；变压器部件分别与ADC部件和DAC部件相连。
4.根据权利要求2所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，所述电源部件将12V直流电压转换为整个系统的电压，分为两个模块，一个模拟电源模块和一个数字电源模块，模拟电源单元和ADC部件、DAC部件、时钟部件及变压器部件连接，数字电源单元和NOR FLASH部件和FPGA部件连接。
5.根据权利要求2所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，所述NOR FLASH部件将FPGA部件的程序保存，上电时根据FPGA部件的自举电路读写程序，与电源部件和FPGA部件相连；
所述ADC部件将两路变压器部件输入的中频输入信号进行2.5GSPS采样，输出给FPGA部件，与电源组件和FPGA部件相连；
所述FPGA部件根据中频采样信号和设定的多普勒模拟的相对速度，实现对数字中频信号的高精度多普勒模拟，与ADC部件、DAC部件、电源部件和NOR FLASH部件相连；
所述DAC部件将两路2.5GSPS数字信号转化为中频输出信号，输出给变压器部件，与电源组件和FPGA部件相连。
6.根据权利要求2所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，所述FPGA部件单元的程序设计采用流水线结构的低耦合高内聚的模块单元，包括ADC配置单元、DAC配置单元、sinc内核单元和时域重采样单元，在所述FPGA部件内，ADC配置单元与时域重采样单元相连，时域重采样单元与sinc内核单元和DAC配置单元同时相连；其中，ADC配置单元对所述ADC部件的寄存器配置并对中频输入进行2.5GSPS采样，时域重采样单元完成对数字采样进行高精度多普勒模拟，DAC配置单元对所述DAC部件的寄存器配置并将多普勒模拟数字信号转换为DAC部件的所需的数据格式。
7.根据权利要求6所述的一种基于FPGA的高精度多普勒模拟装置实现方法，其特征在于，所述sinc内核单元基于内核截断点数nkn＝8设置查表ROM的地址的最大值，并基于输入地址查表得出sinc函数值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011376970.3A CN112684422B (zh) | 2020-11-30 | 2020-11-30 | 一种基于fpga的高精度多普勒模拟装置及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011376970.3A CN112684422B (zh) | 2020-11-30 | 2020-11-30 | 一种基于fpga的高精度多普勒模拟装置及其实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112684422A CN112684422A (zh) | 2021-04-20 |
| CN112684422B true CN112684422B (zh) | 2023-11-24 |
Family
ID=75446998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011376970.3A Active CN112684422B (zh) | 2020-11-30 | 2020-11-30 | 一种基于fpga的高精度多普勒模拟装置及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112684422B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864827B1 (en) * | 2003-10-15 | 2005-03-08 | Sandia Corporation | Digital intermediate frequency receiver module for use in airborne SAR applications |
| CN107479038A (zh) * | 2017-07-21 | 2017-12-15 | 北京雷久科技有限责任公司 | 一种高精度雷达目标回波实时模拟方法 |
| CN108491157A (zh) * | 2018-02-07 | 2018-09-04 | 北京国电高科科技有限公司 | 一种通用信号处理平台 |
| CN109884603A (zh) * | 2019-03-14 | 2019-06-14 | 中国人民解放军海军航空大学青岛校区 | 基于pxi机箱的雷达目标模拟系统及方法 |
-
2020
- 2020-11-30 CN CN202011376970.3A patent/CN112684422B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864827B1 (en) * | 2003-10-15 | 2005-03-08 | Sandia Corporation | Digital intermediate frequency receiver module for use in airborne SAR applications |
| CN107479038A (zh) * | 2017-07-21 | 2017-12-15 | 北京雷久科技有限责任公司 | 一种高精度雷达目标回波实时模拟方法 |
| CN108491157A (zh) * | 2018-02-07 | 2018-09-04 | 北京国电高科科技有限公司 | 一种通用信号处理平台 |
| CN109884603A (zh) * | 2019-03-14 | 2019-06-14 | 中国人民解放军海军航空大学青岛校区 | 基于pxi机箱的雷达目标模拟系统及方法 |
Non-Patent Citations (3)
| Title |
|---|
| Digital Color Doppler Signal Processing;R. H. Gabr 等;《IEEE》;全文 * |
| FPGA based design of Generic Multilevel Built In Test Equipment for radars;Roy, T. 等;《web or science》;全文 * |
| 雷达多目标模拟器DRFM单元设计;王展;李双勋;刘海涛;楼生强;战永红;;计算机测量与控制(第08期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112684422A (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103675780B (zh) | 一种用于Ku波段全相参的雷达目标模拟器 | |
| CN111289952A (zh) | 雷达目标回波模拟方法及装置 | |
| CN105718404A (zh) | 一种基于fpga的方波发生器及方法 | |
| CN109521992B (zh) | 一种无乘法器的基于cordic算法的线性调频信号生成方法 | |
| CN111337890B (zh) | 一种lfmcw雷达目标回波信号模拟方法 | |
| CN108196217B (zh) | 一种用于非车载充电机现校仪的直流计量方法及系统 | |
| CN110261830B (zh) | 一种针对雷达回波模拟器的性能校准器 | |
| CN112684422B (zh) | 一种基于fpga的高精度多普勒模拟装置及其实现方法 | |
| CN101912277B (zh) | 一种基于流水线设计的实时数字正交解调的方法与装置 | |
| CN101727514B (zh) | 一种被动雷达接收机仿真方法 | |
| CN110873864B (zh) | 一种线阵激光雷达距离像模拟装置和方法 | |
| Song et al. | Large dynamic range high resolution digital delay generator based on FPGA | |
| Chekka et al. | High frequency Chirp signal generator using multi DDS approach on FPGA | |
| CN203502749U (zh) | 脉冲时间间隔测量装置 | |
| Reyhanigalangashi et al. | An RF-SoC-based ultra-wideband chirp synthesizer | |
| Araújo et al. | Double-sampling gray TDC with a ROS interface for a LiDAR system | |
| Shehata et al. | Design and Implementation of LFMCW Radar Signal Processor for Slowly Moving Target Detection Using FPGA | |
| Al-Dujaili et al. | Chirplet signal design by FPGA. | |
| Hiasat et al. | Efficient digital sweep oscillator with extremely low sweep rates | |
| CN103529687A (zh) | 脉冲时间间隔测量装置 | |
| Chakravarti et al. | Development of digital RF memory based target echo simulator for Doppler radars | |
| RU2800843C2 (ru) | Генератор высокочастотных сигналов произвольной формы | |
| Chen et al. | A Novel Real-Time Processing Wideband Waveform Generator of Airborne Synthetic Aperture Radar | |
| Damnjanović et al. | On Hardware Implementations of Two-Dimensional Fast Fourier Transform for Radar Signal Processing | |
| CN113687320B (zh) | 一种雷达回波的模拟方法、装置、终端设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |