CN112653490B - 有源以太网电缆、通信方法和电缆制造方法 - Google Patents

Abstract

适用于大型通信中心的大规模制造的电缆可以将差动PAM4接口信令转换为53.125GBd的并行单端NRZ传输信令以提供高达800Gbps及更高的双向数据速率。一个示例性电缆实施例包括：在第一连接器与第二连接器之间连接的电导体，第一和第二连接器中的每一每一者适于适配到对应主机设备的以太网端口中，以将输入电信号接收到电缆来从该主机设备传送出站数据流，并且从电缆提供输出电信号来向该主机设备传送入站数据流，所述输入电信号和输出电信号采用差分PAM4调制以传送入站数据流和出站数据流。第一和第二连接器中的每一者的收发器用于对输入电信号执行时钟和数据恢复，以提取和重新调制出站数据流，以作为采用单端NRZ调制的相应电传输信号对经由电导体进行传输。

Description

有源以太网电缆、通信方法和电缆制造方法

背景技术

电气和电子工程师协会(IEEE)标准协会发布了关于以太网的IEEE标准即IEEE标准802.3-2015，这对于本申请所属领域的普通技术人员而言将是熟悉的。该以太网标准为通过同轴电缆、双轴电缆、双绞线电缆、光纤电缆和电子背板以各种信道信号星座在1Mb/s至100Gb/s的选定速度下的局域网(LAN)操作提供通用介质访问控制规范。随着对更高数据率需求的持续，正在扩展该标准。即使均衡器被迫以更快的码元率操作，这种对标准的扩展也必须考虑增加的信道衰减和色散。随着利用PAM4或更大的信号星座，所提出的每通道位速率上升超过50Gbps，提供确保始终如一的稳健性能的可负担且大规模制造的网络硬件变得越来越困难。

一种所提出的电缆设计在每个方向上支持400Gbps的数据速率，但是需要至少32个电导体以这样做。电导体形成16个差分信令对，每个方向上8个。每个差分信令对可以采用25GBaud(千兆波特)的PAM4信令来传送50Gbps。由于当前的收发器技术不能通过电缆导体支持50GBaud的PAM4信令，因此使电缆支持的数据速率加倍的唯一方法似乎是使电缆中的电导体数量加倍。然而，具有64个或更多个电导体的电缆变得不可行地笨重、不灵活、昂贵、和/或不适合在大型通信中心中使用。

发明内容

因此，本文公开了架构和通信方法，其使得适用于大型通信中心的大规模制造的电缆能够以高达800Gbps及更高的双向数据速率稳健地执行。一个示例性电缆实施例包括：在第一连接器与第二连接器之间连接的电导体，第一连接器与第二连接器中的每一每一者适于适配到对应主机设备的以太网端口中，以将输入电信号接收到电缆来从该主机设备传送出站数据流，并且从电缆提供输出电信号来向该主机设备传送入站数据流，所述输入电信号和输出电信号采用差分PAM4调制来传送入站数据流和出站数据流。第一连接器和第二连接器中的每一者包括相应的收发器，相应的收发器对输入电信号执行时钟和数据恢复，以提取和重新调制出站数据流，以作为传送传输信号流的相应电传输信号对经由电导体进行传输，所述电传输信号中的每一个采用单端NRZ调制来传送传输数据流。

通信方法的一个说明性实施例包括：在具有将第一连接器连接到第二连接器的电导体的网络电缆中：(a)使用第一连接器接收使用差分PAM4调制的第一输入电信号以传送来自第一主机设备的第一出站数据流；(b)使用第一连接器中的第一收发器对第一输入电信号执行时钟和数据恢复，以提取第一出站数据流；(c)将第一出站数据流重新调制为使用单端NRZ调制的第一电传输信号对以传送第一传输数据流；(d)使用第二连接器接收使用差分PAM4调制的第二输入电信号以传送来自第二主机设备的第二出站数据流；(e)使用第二连接器中的第二收发器对第二输入电信号执行时钟和数据恢复，以提取第二出站数据流；以及(f)将第二出站数据流重新调制为使用单端NRZ调制的第二电传输信号对以传送第二传输数据流。

电缆制造方法的一个说明性实施例包括：(a)将一组导体的第一端和第二端分别连接到第一收发器和第二收发器，以用于将第一电传输信号对从第一收发器传输到第二收发器，并将第二电传输信号对从第二收发器传输到第一收发器，第一电传输信号对和第二电传输信号对各自使用单端NRZ调制以传送数据；(b)将第一收发器封装到第一连接器中，该第一连接器被配置成将来自第一主机设备的网络接口端口的第一输入电信号耦合到第一收发器，并且将来自第一收发器的第一输出电信号耦合到第一主机设备的所网络接口端口，第一输入电信号和第一输出电信号各自使用差分PAM4调制以传送数据；以及(c)将第二收发器封装到第二连接器中，该第二连接器被配置成将来自第二主机设备的网络接口端口的第二输入电信号耦合到第二收发器，并且将来自第二收发器的第二输出电信号耦合到第二主机设备的网络接口端口，第二输入电信号和第二输出电信号各自使用差分PAM4调制以传送数据。第一收发器和第二收发器对第一输入电信号和第二输入电信号执行时钟和数据恢复，以分别提取和重新调制第一出站数据流和第二出站数据流作为传送第一传输数据流和第二传输数据流的第一电传输信号对和第二电传输信号对。

前述实施例中的每一个可以单独或组合地实现，并且能利用以下特征中的一个或多个以任何合适的组合来来实现：1.用于第一连接器和第二连接器中的每一者的相应的收发器对相应电传输信号对执行时钟和数据恢复，以提取和重新调制传输数据流作为到主机设备的入站数据流，相应的收发器中的每一个都采用固定的、独立于电缆的均衡化参数，以用于以下各项中的每一项：重新调制传输数据流作为入站数据流；以及对输入电信号执行的时钟和数据恢复。2.相应的收发器均采用依赖于电缆的均衡化参数以用于以下各项中的至少一项：重新调制出站数据流用于传输；以及对电传输信号执行的时钟和数据恢复。3.在以太网电缆的使用期间对所述依赖于电缆的均衡化参数进行适配。4.在以太网电缆的正常使用期间，所述依赖于电缆的均衡化参数是固定的。5.所述依赖于电缆的均衡化参数是在以太网电缆的制造商测试期间确定的。6.入站数据流和出站数据流各自具有超过50GBd的每通道码元速率，而每个所述电导体以超过50Gbps的速率传送NRZ比特码元。7.电导体将16个电传输信号从第一连接器传送到第二连接器，并且将另外16个电传输信号从第二连接器传送到第一连接器，由此以超过800Gbps的速率在每个方向上传送信息。8.(g)使用第二收发器对第一电传输信号对执行时钟和数据恢复，以提取第一传输数据流；(h)将第一传输数据流重新调制为使用差分PAM4调制的第二输出电信号以将第二入站数据流传送到第二主机设备；(i)使用第一收发器对所述第二电传输信号对执行时钟和数据恢复，以提取第二传输数据流；以及(j)将第二传输数据流重新调制为使用差分PAM4调制的第一输出电信号以将第一入站数据流传送到第一主机设备。9.所述重新调制第一传输数据流、所述重新调制第二传输数据流、所述对第一输入电信号执行时钟和数据恢复、以及所述对第二输入电信号执行时钟和数据恢复均采用固定的、独立于电缆的均衡化参数。10.依赖于电缆的均衡化参数用于以下各项中的至少一项：重新调制所述第一出站数据流、重新调制所述第二出站数据流、所述对第一电传输信号执行时钟和数据恢复、以及所述对第二电传输信号执行时钟和数据恢复。

附图说明

图1是示例性有源以太网电缆(AEC)的立体图。

图2是说明性1：4分支AEC的立体图。

图3A是说明性AEC的功能框图。

图3B是包括说明性电缆的通信链路的架构图。

图3C是由说明性AEC进行的协议转换的框图。

图3D是说明性AEC导体驱动器和接收器的示意图。

图4是说明性多通道数据恢复和重新调制(DRR)设备中的接收器的框图。

图5是说明性多通道DRR设备中的发射器的框图。

图6是说明性电缆制造方法的流程图。

具体实施方式

尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效物和修改的基础。

图1是说明性电缆的立体图，该电缆可用于在路由网络(诸如用于数据中心、服务器场以及互连交换的路由网络)中的设备之间提供高带宽通信链路。路由网络可以是例如因特网、广域网或局域网的部分或者可包括例如因特网、广域网或局域网。所链接的设备可以是计算机、交换机、路由器等等。电缆包括经由电绳中的电导体106连接的第一连接器100和第二连接器101。电导体106可以单独地以及(可选地)共同地被屏蔽，具有像同轴电缆一样的接地导电护套以降低信号串扰。电导体优选地利用单端信号来驱动，单端信号各自以50Gbps或更高的速度传送不归零(NRZ)码元。取决于性能标准，采用其他差分或单端的导体实现方式可以是可能的。

每个导体106优选地提供单端信号的单向传输。为了在连接器接口处支持差分PAM4信令同时在电导体上采用单端NRZ信令，每个连接器100、102包括有源收发器，该收发器执行时钟和数据恢复(CDR)以及数据流的重新调制，以下称为数据恢复和重新调制(DRR)设备。DRR设备处理在每个方向上行进的数据流。如下文所解释的，本方法在甚至延伸的电缆长度(例如大于3米、6米或9米)上实现稳健的性能，同时限制所采用的电导体的数量。

虽然在前述描述中已经使用了1:1电缆，但是下文中所公开的原理也可适用于格式转换电缆并且可适用于分支电缆设计。图2是具有一元端连接器100的说明性1:4分支电缆的立体图，该1:4分支电缆可被设计成用于(例如，以8个100Gbps的通道的形式，每个通道使用以53.125GBd的PAM4)发送和接收800Gbps以太网数据流。电导体106被包封为四根电绳，每根电绳携载4个信道，这4个信道采用去往(和来自)分割端连接器101-104中对应的一个分割端连接器的、以53.125GBd(50Gbps)的单端NRZ信令。这些分割端连接器101-104中的每一个可被设计成用于发送和接收200Gbps以太网数据流。此类分支电缆可用于链接针对不同代的以太网标准设计的主机设备。在一元端处或在分割端处(或这两者)，DRR设备可通过例如将1个差分PAM4码元通道转换成2个单端NRZ码元通道并且反之亦然来提供格式转换。

图3A是图1的说明性电缆的功能框图。连接器100包括插头200，该插头200适于适配第一主机设备302(参见图3B)中的符合标准的以太网端口，以接收携载来自主机设备的出站数据流的输入电信号并提供携载去往主机设备的入站数据的输出电信号。类似地，连接器101包括适配第二主机设备304的以太网端口的插头201。连接器100包括第一DRR设备202，该第一DRR设备202用于对在连接器100处进入和离开电缆的数据流执行CDR和重新调制，并且连接器101包括第二DRR设备204，该第二DRR设备204用于对在连接器101处进入和离开电缆的数据流执行CDR和重新调制。DRR设备202、204可以是安装在印刷电路板上并经由电路板迹线连接到连接器插头引脚的集成电路。电导体106以及屏蔽件可被焊接到印刷电路板上的、电连接到DRR设备的对应焊盘。

在至少一些构想的实施例中，印刷电路板还各自支持微控制器单元(MCU)206。每个DRR设备202、204经由第一双线总线耦合至配置该DRR设备的操作的相应的MCU设备206。在通电时，MCU设备206将均衡化参数从闪存207加载到DRR设备的配置寄存器208中。主机设备可以经由第二双线总线访问MCU设备206，该第二双线总线根据I2C总线协议和/或更快速的MDIO协议来进行操作。如下文进一步讨论，利用对MCU设备206的此种访问，主机设备可以调节电缆的操作参数并监视电缆的性能。

每个DRR设备202、204包括用于与主机设备进行通信的发射器(TX)和接收器(RX)集合220以及用于经由沿电缆长度的导体对进行发送和接收的发射器和接收器集合222。所图示的电缆支持八个双向通信通道LN0-LN7，每个双向通道由两个单向连接形成，每个单向连接具有两个同轴导体106(与此处未示出的屏蔽导体)，每个导体106携载单端NRZ调制信号。收发器任选地包括存储器224，该存储器224用于在发射器和接收器集合220、222之间提供先进先出(FIFO)缓冲。嵌入式控制器228通过例如设置初始均衡化参数并确保在使所述发射器和接收器能够进入数据传输阶段之前跨所有通道和链路完成训练阶段来协调发射器和接收器的操作。嵌入式控制器228采用寄存器集合208来接收命令和参数值并提供潜在地包括状态信息和性能数据的响应。

在至少一些构想的实施例中，面向主机的发射器和接收器集合220采用独立于电缆(即，它们不是在逐个电缆的基础上定制的)的固定均衡化参数。面向中心的发射器和接收器集合222优选采用在逐个电缆的基础上定制的依赖于电缆的均衡化参数。依赖于电缆的均衡化参数可以是适应性的或固定的，并且可以在电缆的制造商测试期间确定这些参数的初始值。均衡化参数可包括发射器中的预均衡器滤波器的滤波器系数值、以及接收器的增益和滤波器系数值。

图3A的说明性电缆可以是如图3B的架构图中所示的两个主机设备302、304之间的点对点通信链路的部分。图3B示出了使用用于开放式系统互连的ISO/IEC模型(参见ISO/IEC 7498-1：1994.1)的架构，以用于通过诸如由信道306表示的电导体之类的物理介质的通信。互连参考模型采用具有定义的功能和接口的层的层级结构，以促进由不同团队或供应商对兼容系统的设计和实现。虽然这不是要求，但预期层级结构中的较高层将主要由在可编程处理器上操作的软件或固件来实现，而较低层可被实现为专用硬件。

应用层308是模型中的最上层，并且它表示在需要用于传递消息或数据的设施的不同系统上操作的用户应用或其他软件。表示层310向此类应用提供一组应用编程接口(API)(其提供形式语法以及用于数据变换(例如，压缩)的服务)，从而建立通信会话、无连接通信模式以及协商，以使应用软件能够标识可用的服务选项并从中选择。会话层312提供用于协调数据交换的服务，包括：会话同步化、令牌管理、全双工或半双工模式实现以及建立、管理和释放会话连接。在无连接模式下，会话层可仅仅在会话地址与传输地址之间进行映射。

传输层314提供用于以下各项的服务：多路复用、端到端序列控制、错误检测、分段、分块、级联、各个连接上的流控制(包括挂起/恢复)、以及实现端到端服务质量规范。传输层314的重点是端到端性能/行为。网络层316提供路由服务，确定用于进行端到端连接的链路，并在必要时充当中继服务以将此类链路耦合在一起。数据链路层318充当到物理连接的接口，提供跨物理连接的定界、同步化、序列和流控制。它也可以检测并任选地校正跨物理连接发生的错误。物理层322提供机械、电、功能和程序手段来激活、维持和去激活信道306，并使用信道306以用于跨物理介质的位传输。

数据链路层318和物理层322通过IEEE标准802.3-2015被略微细分和修改，IEEE标准802.3-2015在数据链路层318中提供媒体访问控制(MAC)子层320以定义与物理层322的接口，包括帧结构和传输语法。在物理层322内，该标准提供了诸如图3B中所示的细分之类的各种可能的细分，其包括任选的调解子层324、物理编码子层(PCS)326、前向纠错(FEC)子层328、物理介质附件(PMA)子层330、物理介质从属(PMD)子层332和自动协商(AN)子层334。

任选的调解子层324仅仅在为MAC子层320和PCS子层326定义的接口之间映射。PCS子层326提供加扰/解扰、数据编码/解码(具有能够实现时钟恢复和比特错误检测的传输码)、块和码元重新分配、PCS对准标记插入/移除以及块级别通道同步化和抗扭斜(deskew)。为了通过物理层322的部件实现比特误码率估计，PCS对准标记典型地包括从通道中的直到并包括先前PCS对准标记的先前比特导出的比特交叉奇偶校验(BIP)值。

FEC子层328提供例如里德-所罗门编码/解码，其跨通道分布具有受控冗余性的数据块以实现纠错。在一些实施例中(例如，根据IEEE标准802.3的第91条或提出的第134条)，FEC子层328修改通道的数量(第91条提供20到4通道转换)。

PMA子层330提供通道重新映射、码元编码/解码、成帧(framing)和八位位组/码元同步化。PMD子层332指定发射/接收的信道信号与对应的比特(或数字码元)流之间的收发器转换。任选的AN子层334被示为PMD子层332的内部元件，并且其实现通信信道的初始启动，从而在进入正常操作阶段之前进行自动协商阶段和链路训练阶段。自动协商阶段使端部节点能够交换关于其能力的信息，并且训练阶段使得端部节点能够以对抗信道非理想性的方式适配发射侧和接收侧均衡化滤波器两者。插座336也被示为PMD子层332的部分以表示物理网络接口端口。

连接器100、101具有插头200、201，插头200、201与两个主机设备302、304的插座336配合。在每个连接器内，DRR设备可实现面向主机的物理层322A、面向中心的物理层322B、以及将两个物理层桥接在一起的数据链路层340。在一些实施例中，每个连接器内的内部子层中的一个或多个(例如，FEC、PCS、调解、MAC)被整体绕过或省略，以降低面积要求和/或降低功率。在很多情况下，关于子层的操作的更多信息、以及节点与通信介质之间的连接的电气和物理规范(例如，引脚布局、线路阻抗、信号电压和时序)、以及通信介质本身的电气和物理规范(例如，铜电缆中的导体布置、衰减限制、传播延迟、信号偏斜)可以在当前的以太网标准中找到，并且任何这样的细节都应该被认为是在本领域普通技术人员的知识范围内。

应当注意，构想了使用单端50Gbps NRZ信令用于在电导体106上传送传输数据流，当前因特网标准目前未构想这种信号协议。因此，可以采用在光网络论坛投稿OIF2014.277.11“CEI-56G-VSR-NRZ Very Short Reach Interface(CEI-56G-VSR-NRZ甚短距离接口)”中提出的规范作为设置导体106及其接口的性能要求的基础。

作为在面向主机的收发器和面向电缆的收发器之间的桥，数据链路层340在通过差分PAM4信令传送的100Gbps数据流与通过单端NRZ信令传送的两个相应的50Gbps数据流之间支持。在一个构想的实施例中，50Gbps数据流中的一个50Gbps数据流传送每个PAM4码元的最高有效位(msb)，而其他50Gbps数据流传送最低有效位(lsb)。

图3C是协议转换的框图，该协议转换可由AEC的DRR设备202、204提供。在每个DRR设备中，面向主机的收发器220包括八个接收器和八个发射器，这八个接收器以八个差分PAM4调制输入信号的形式接受来自主机接口的出站数据流，这八个发射器以八个差分PAM4调制输出信号的形式向主机接口提供入站数据流。差分PAM4信号以53.125GBd进行调制，以每通道传送100Gbps。在每个DRR设备中，面向电缆的收发器222包括十六个发射器和十六个接收器，这十六个发射器用于发送十六个单端PAM2(更通常被称为NRZ)调制传输信号，这十六个接收器用于接收十六个单端PAM2调制传输信号。单端PAM2信号以53.125GBd进行调制，以每通道传送50Gbps。

图3C进一步将DRR设备202、204示出为具有将面向主机的收发器耦合到面向电缆的收发器的八个PAM4到2xPAM2转换器和八个2xPAM2到PAM4转换器。尽管一些构想的DRR设备实现方式包括解复用器和多路复用器或其他物理电路以实现转换，但是预期实际上可以通过存储器224中FIFO缓冲器的适当设计来实现转换，或者以另一方式表示，通过适当协调对存储器224的读写访问来实现转换。

图3D示出了连接在单端NRZ驱动器350和接收放大器356之间的导体106中的一个。驱动器350是片上的，作为例如DRR设备202的部分，并且类似地，接收放大器356是片上的，作为例如DRR设备204的部分。导体352和导体354示意性地表示片上部件经由印刷电路板迹线、焊盘、和焊接附接的芯片引脚或焊盘到所图示的同轴导线的中心导体和屏蔽件的连接。一些构想的实施例采用弹簧夹以将同轴导线屏蔽件电连接到在各端上的接地连接的焊盘。

所图示的驱动器350采用CMOS反相器配置使用CH_输出信号的反相版本驱动中心导体。所图示的接收放大器356采用具有一个栅极耦合到中心导体并且另一栅极耦合到屏蔽件的差分晶体管对。可以提供DC阻断电容器358和359以允许差分晶体管对中的栅极的适当偏置。除了提供接收到的信号的放大，放大器阻断可能出现在导线上的任何共模信号。所图示的接收放大器356产生CH_输入信号，该CH_输入信号是接收到的信号的反相版本。

我们此处注意到通过使用两个50Gbps单端NRZ信号替代每个100Gbps差分PAM4信号可以实现性能优点。对于给定的发射信号电压(相对于地)，差分PAM4决策眼(decisioneye)的高度仅为单端NRZ的2/3，这意味着大约3.5dB的损失。在构想的信令速率、插入损耗、以及信道状况下，该损失对应于比特误码率中的至少四个数量级的幅度差异(对于PAM4测得在～2e-11处，相比对于单端NRZ测得在<1e-15处)。

因此，使用单端NRZ减少码元间干扰，以发射驱动器数量加倍为代价在比特误码率方面提供显著提升的性能。串扰可能会增加，尽管这通常表现为可被阻断或被最小化的共模信号。先前讨论的接收放大器提供了用于阻断共模的一种技术。可以替代地或附加地采用的其他技术包括通过信号路径保持公共接地以及屏蔽携载发射信号的导体。地弹(ground bounce)也被认为是单端信令的常见问题，但是使用通过信号路径的公共接地使该影响最小化。可以替代地或附加地通过使用AC耦合(例如，电容器358、359)来解决地弹。

已经讨论了可以如何解决单端信令的潜在缺点，我们现在讨论在采用单端NRZ信令时可以避免的差分PAM4信令的某些缺点。差分信令需要使正信号和负信号之间的偏斜最小化。在本文构想的信令速率下，差分偏斜最小化确实需要大量的设计工作量。PAM4信令通常导致错误传播，该错误传播通常需要更复杂的错误校正编码模块。NRZ信令避免了该问题，允许使用较不复杂的错误校正编码并且可能抵消额外的发射驱动器的功耗和面积需求。

上文参考图3B描述的MAC、调解、PCS、FEC、PMA和PMD子层可被实现为专用集成电路，以实现高速率处理和数据传输。接收器和发射器集合220、222可以实现PMA和PMD子层。图4和图5是说明性接收器和说明性发射器的框图，其可以是集合220、222的成员。

在图4中，接收器400接收模拟电信号(CH_IN(CH_输入))并将其提供给任选的低噪声放大器(LNA)401。如果被包括，则LNA 401提供高输入阻抗以使信道负载最小化并放大接收到的电信号以驱动连续时间线性均衡化(CTLE)滤波器402的输入。CTLE滤波器402提供连续时间滤波以对信号频谱进行整形，从而减小信道脉冲响应的长度，同时使前导码元间干扰(ISI)最小化。可以使用数字前馈均衡化(FFE)滤波器403来增强CTLE滤波器402的性能。决策反馈均衡器(DFE)404对经滤波的信号进行操作以校正尾随ISI并检测每个发射的信道比特或码元，由此产生经解调的数字数据流。一些接收器实施例在FFE 403和DFE 404中采用过采样。时钟和数据恢复(CDR)电路405从经滤波的信号和/或数字数据流中提取时钟信号，并将其提供给DFE 404以控制样本和码元检测定时。串并转换电路406将数字数据流比特或码元分组为块，以使得随后的片上操作能够使用较低的时钟速率。码元或数据块被放置在数字接收总线(RXD)上，以便重新调制并由发射器发射到信道的远端。

虽然某些构想的电缆实施例不支持自动协商，但是其他构想的实施例确实支持根据以太网标准的自动协商。当得到支持时，可以如发明人Yifei Dai、Haoli Qian和JeffTwombly在于2017年3月8日提交的题为“Ethernet link extension method and device(以太网链路扩展方法和设备)”的PCT/CN2017/075961中所描述的那样实现自动协商。检测器或分组信息提取器408针对自动协商阶段的结束和/或训练阶段帧的开始来监视接收信号。不论自动协商是否得到支持，训练阶段可在制造过程期间被执行，以设置用于完成的电缆的均衡化参数的初始值。

在训练阶段期间，滤波器适配电路407测量DFE 404中的决策元件的输入和输出之间的误差，从而根据来自关于自适应滤波的文献中的公知技术采用该误差来确定对CTLE滤波器402、FFE滤波器403、DFE 404和发射滤波器506中的系数的调整(下文进一步讨论)，并确定是否已实现收敛。适配电路407调整元件402-404的系数值并输出本地生成的信息(LOCAL_INFO(本地_信息))，这包括发射滤波器系数调整和收敛状态。在系统支持使用反向信道的情况下，LOCAL_INFO被提供给以反向方向在数据通道上进行通信的本地收发器500。本地收发器经由反向信道将发射滤波器调整和收敛状态传送至CH_IN信号的源。在那种情况下，所接收的信号包括来自CH_IN信号的源的反向信道信息。分组信息提取器408检测反向信道信息(BACK_INFO(反向_信息))并将其传递至本地发射器500。如下文进一步讨论，在没有反向信道的情况下，可经由主机接口将LOCAL_INFO传送至测试装置。一旦实现收敛，接收器400就准备好开始正常操作。

在图5中，发射器500接收信道比特或码元的块，以便传输至CH_IN信号的源(图4)。在正常操作期间，多路复用器502将来自远程源的(在TXD总线上接收的)信道比特或码元的块提供给并行到串行(P2S)电路504。P2S电路将这些块转换为数字数据流。发射滤波器506(也被称为预均衡化滤波器)将数字数据流转换为具有频谱整形的模拟电信号，以对抗信道劣化。驱动器508放大模拟电信号以驱动信道输出(CH_OUT(CH_输出))节点。

当前的IEEE标准在发射滤波器中提供高达四个抽头，但是至少一些预期的电缆实施例在发射滤波器中采用高达30个或更多个抽头。此种“长抽头(long-tap)”滤波器提供充分的均衡化以供接收器使FFE滤波器最小化或者甚至消除FFE滤波器并实现显著的功率节省。

如果得到支持，则自动协商阶段可如Y.Dai等人所阐述的那样被实现。在训练阶段期间，多路复用器502阻挡来自TXD总线的信息，替代地向P2S电路504供应来自训练控制器510的训练帧。训练控制器510基于从本地接收器400接收的收敛状态和发射滤波器系数调整(LOCAL_INFO)来生成训练帧。也就是说，除了训练模式之外，训练帧还包括要由信道的远端使用的反向信道信息。注意，即使在本地接收器指示已经发生滤波器收敛之后，训练控制器510也可拖延训练阶段以跨通道和沿着信道的每个链路来协调训练阶段定时。训练帧包括由当前以太网标准(IEEE标准802.3)的相关部分指定的训练序列。

训练控制器510进一步接受由本地接收器400从所接收的、由本地端节点发送的训练帧中提取的反向信道信息(BACK_INFO)。训练控制器将对应的调整应用于发射滤波器506的系数。在训练阶段结束时，多路复用器502开始将TXD块转发到P2S电路504。

在说明性实现方式的前述上下文内，我们现在返回至图3A的框图。连接器200、DRR设备202、MCU设备206、以及双信道旁路开关210可被安装到桨状卡，即包封在连接器主体内的印刷电路卡。连接器200可以是兼容可插拔模块标准(例如，SFP、SFP-DD、QSFP、QSFP-DD、OSFP)中任一者的可插拔模块。这些标准中的大部分包括使得主机能够经由主机总线来监视、调试或控制可插拔模块的双线接口(典型地，I2C总线)。双线接口协议是主从协议，其中，预期主机是总线主并且预期模块是从。MCU设备206作为I2C总线从进行操作，以与主机侧的I2C总线主进行通信。

MCU设备206依赖于嵌入式闪存207中所存储的启动代码和固件来处置通电过程并协调包括DRR设备和功率管理芯片(未示出)的其他桨状卡部件的操作。DRR设备本身包括协调其他片上部件的操作的嵌入式控制器228，除此之外，该嵌入式控制器228还提供通道控制和接收器中的滤波器系数的适配。嵌入式控制器228经由高速内部总线访问寄存器208，而MCU设备206经由诸如I2C总线或MDIO接口协议之类的双线接口来访问这些寄存器208。嵌入式控制器228和MCU设备206可以通过读取和写入寄存器字段来相应地交换数据。

为了开发和调试电缆电子设备的操作，期望主机具有对所有串行器-解串器(SerDes)参数的访问，这些串行器-解串器参数包括DRR设备的每个面向主机和面向中心的接口通道的发射滤波器和接收滤波器的系数、噪声和误差统计(包括均衡误差、定时误差、码元误差率、以及分组损失率)、链路事件日志、以及缓冲器内容。

图6示出了说明性的电缆制造方法。该方法开始于框602，在框602中，将电缆电线中的导体对的端部电连接至桨状卡，并且更具体地，电连接至第一DRR设备和第二DRR设备的面向中心的接口。该连接可由将线端部焊接至桨状卡(DRR设备被安装在其上)上的焊盘的自动化装备完成。在框604中，装备将每个桨状卡封装在用于网络电缆的相应端部连接器中。如之前提到的，端部连接器可以是例如SFP、SFP-DD、QSFP、QSFP-DD或OSFP可插拔模块。端部连接器适于与主机设备的网络接口端口配合，并包括与端口中的匹配插座电连接的插头。

在框605中，装备通过例如将固件加载到非易失性存储器来对DRR设备的操作进行配置。除了其他的之外，利用如先前所描述的两种信令协议之间的适当的转换，DRR设备可以配置为在其面向主机的收发器上使用100Gbps差分PAM4信令进行通信，并在其面向电缆的收发器上使用50Gbps单端NRZ信令进行通信。

在框606中，装备对电缆进行测试，以验证是否符合性能规范并确定依赖于电缆的均衡化参数以供面向中心的发射器和接收器集合222使用。该测试通过将每个电缆的端部连接器插接到自动化测试装备(ATE)的对应端口中来执行。当连接器接收功率时，MCU芯片从诸如内部闪存之类的非易失性存储器检取用于其自身的固件代码，执行该固件代码以协调其他连接器部件的启动和操作。内部闪存可进一步包括用于DRR设备的嵌入式控制器的固件，并且如果如此，则MCU芯片经由诸如I2C或MDIO之类的双线总线将该固件传送至嵌入式控制器。在一些构想的实施例中，双线总线支持I2C协议和更快速的MDIO协议两者，并且DRR设备按需求从一种协议切换至另一种协议。一旦固件已经被加载，则MCU芯片指令嵌入式控制器执行该固件。一旦MCU芯片和DRR设备两者都在工作，则端部连接器如先前在上文中所描述地操作。

信道估计和均衡化是高带宽通信的关键要素。尽管面向主机的发射器和接收器仅需要应对可忽略的信号失真，但是面向中心的发射器和接收器一般将不得不适应严重的信号衰减和失真。如参考图4所描述，可使用CTLE、FFE和DFE元件的组合在接收器中执行均衡化。尽管此类均衡化是非常有效的，但是具有严重信号失真的信道可要求在FFE滤波器和DFE反馈滤波器中使用许多滤波器抽头(和系数)，导致过高水平的功耗和损耗。使用发射器均衡化滤波器(又称为预均衡化、预失真或预整形)使得能够在接收滤波器中使用远远更少的抽头，从而潜在地使FFE滤波器能够整体地被省略。尽管在发射器中实现了附加的滤波器抽头，但是净结果是：由于包括避免噪声增强(通常与接收器侧均衡化相关联)和利用减小的位宽的数字滤波在内的数个因素，实现了功耗水平的显著降低。

在框606中，DRR设备将它们的发射和接收滤波器参数设置为初始默认值。当通信链路被建立时，面向中心的发射器和接收器可任选地参与训练阶段以对滤波器系数值进行适配。替代地或附加地，自动化测试装备可开始发送和接收诸如例如伪随机二进制序列(PRBS)之类的训练模式，从而实现任选的对滤波器系数的适配。作为又一替代或附加方案，在自动化测试装备将所收集的误差测量与训练模式相关时，滤波器系数值可以被维持，以估计残余的码间干扰(ISI)。可以将此类残余ISI估计与滤波器系数设置的知识进行组合，以直接或迭代地确定最佳发射和接收滤波器系数值。

在框608中，自动化测试器装备“烧录(burn)”闪存或者以其他方式将滤波器系数的初始默认值编程为是框606中标识的最佳值。DRR设备与ATE之间的、用于例如收集信道估计信息并细化默认系数值的通信经由被内置到连接器插头的引脚中的双线接口发生。优选地，双线接口支持公知的I2C协议，以用于使接受度最大化。然而，I2C协议可能被限制到1MHz的最大时钟速率，从而限制信息收集过程的带宽并拖延ATE确定和编程最佳滤波器系数值所要求的时间。相应地，至少一些构想的实施例还支持使用MDIO接口协议，该MDIO接口协议可以采用高达至少10MHz的时钟速率，从而显著地减少由ATE要求的时间。ATE可使用I2C协议建立与MCU芯片的初始通信，随后，ATE和MCU芯片可在信道表征和固件编程持续期间协调到更快速的MDIO协议的动态切换。双线接口使得ATE能够与MCU芯片进行通信，并且任选地，双线接口依赖于MCU芯片来访问DRR设备寄存器。

一旦滤波器系数值已经被编程，则电缆制造过程在名义上是完成的。然而，在实践中，期望验证电缆的适当的操作，并且在检测到任何故障的情况下，期望对该故障的潜在原因进行调试。相应地，所图示的方法包括框610，在框610中，电缆被手动地或电气地“拔出”并“重新插接”到相同或不同的插座中以重启电缆硬件。作为重启的部分，滤波器系数被设置为来自闪存的它们的默认值。ATE对电缆应用测试数据序列以验证适当的操作。如果未检测到错误(诸如例如，不足的信号裕度、过大的码元错误率、丢失分组、或链路故障)，则电缆操作被验证并且过程完成。然后可以将电缆封装并出售给期望稳健性能的客户。

另一方面，如果此时检测到错误，或者任选地，如果稍后在场景中检测到这些错误，则ATE或主机可在框612中触发调试转储。ATE或主机使用双线总线来写入MCU芯片中的寄存器，以发起调试转储。在接收到转储命令之后，MCU芯片可通过写入DRR设备中相关联的寄存器来触发对嵌入式控制器的中断。该中断使得嵌入式控制器捕获存储器中所有的串行器-解串器参数。这些串行器-解串器参数可包括例如，链路状态、频率偏移、信号裕度(也称为眼睛高度)。

由于DRR设备中的存储器主要是易失性存储器(SRAM)，因此DRR设备在框614中向寄存器逐字地写入所捕获的信息，使得MCU芯片能够读取该信息并将该信息存储在非易失性存储器(闪存)中。如果在主机缺少用于解析和分析调试转储的设施的领域中使用后一选项，则电缆稍后可以被插接到从非易失性存储器检取所捕获的信息的自动化测试装备中。

在框616中，ATE向计算机提供所捕捉的信息，该所捕捉的信息使得工程师能够分析调试转储以标识故障的(多个)原因。在知道这些原因的情况下，工程师可以通过重新训练滤波器、通过更新固件和/或通过调整硬件设计来校正缺陷。

一旦完全了解以上公开内容，则众多替代形式、等效物和修改方案对于本领域技术人员将变得显而易见。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。

Claims (19)

1.一种有源以太网电缆，包括：

连接在第一连接器与第二连接器之间的电导体，

所述第一连接器和所述第二连接器中的每一者适于适配到对应主机设备的以太网端口中，以将输入电信号接收到所述电缆来从所述主机设备传送出站数据流，并且从所述电缆提供输出电信号来向所述主机设备传送入站数据流，所述输入电信号和所述输出电信号采用差分PAM4调制来传送所述入站数据流和所述出站数据流，

所述第一连接器和所述第二连接器中的每一者包括相应的收发器，所述相应的收发器对所述输入电信号执行时钟和数据恢复，以提取和重新调制所述出站数据流作为传送传输信号流的相应电传输信号对以供经由所述电导体进行传输，所述相应电传输信号对中的每一个采用单端NRZ调制来传送所述传输数据流。

2.如权利要求1所述的有源以太网电缆，其特征在于，用于所述第一连接器和所述第二连接器中的每一者的所述相应的收发器对所述相应电传输信号对执行时钟和数据恢复，以提取和重新调制所述传输数据流作为来自所述电缆的所述入站数据流，所述相应的收发器中的每一个都采用固定的、独立于电缆的均衡化参数，以用于以下各项中的每一项：重新调制所述传输数据流作为所述入站数据流；以及对所述输入电信号执行时钟和数据恢复。

3.如权利要求2所述的有源以太网电缆，其特征在于，所述相应的收发器各自采用依赖于电缆的均衡化参数，以用于以下各项中的至少一项：重新调制所述出站数据流以供传输；以及对所述电传输信号执行时钟和数据恢复。

4.如权利要求3所述的有源以太网电缆，其特征在于，所述依赖于电缆的均衡化参数在所述以太网电缆的使用期间进行适配。

5.如权利要求3所述的有源以太网电缆，其特征在于，所述依赖于电缆的均衡化参数在所述以太网电缆的正常使用期间是固定的，并且其中所述依赖于电缆的均衡化参数是在所述以太网电缆的制造商测试期间确定的。

6.如权利要求5所述的有源以太网电缆，其特征在于，所述出站数据流和所述入站数据流各自具有超过50GBd的每通道码元速率，而每个所述电导体以超过50Gbps的速率传送NRZ比特码元。

7.如权利要求1所述的有源以太网电缆，其特征在于，所述电导体将16个电传输信号从所述第一连接器传送到所述第二连接器，并且将另外16个电传输信号从所述第二连接器传送到所述第一连接器，由此以超过800Gbps的速率在每个方向上传送数据。

8.一种通信方法，包括：在具有将第一连接器连接到第二连接器的电导体的网络电缆中进行以下各项：

使用所述第一连接器接收使用差分PAM4调制的第一输入电信号以传送来自第一主机设备的第一出站数据流；

使用所述第一连接器中的第一收发器对所述第一输入电信号执行时钟和数据恢复，以提取所述第一出站数据流；

将所述第一出站数据流重新调制为使用单端NRZ调制的第一电传输信号对以传送第一传输数据流；

使用所述第二连接器接收使用差分PAM4调制的第二输入电信号以传送来自第二主机设备的第二出站数据流；

使用所述第二连接器中的第二收发器对所述第二输入电信号执行时钟和数据恢复，以提取所述第二出站数据流；以及

将所述第二出站数据流重新调制为使用单端NRZ调制的第二电传输信号对以传送第二传输数据流。

9.如权利要求8所述的通信方法，进一步包括：

使用所述第二收发器对所述第一电传输信号对执行时钟和数据恢复，以提取所述第一传输数据流；

将所述第一传输数据流重新调制为使用差分PAM4调制的第二输出电信号以将第二入站数据流传送到所述第二主机设备；

使用所述第一收发器对所述第二电传输信号对执行时钟和数据恢复，以提取所述第二传输数据流；以及

将所述第二传输数据流重新调制为使用差分PAM4调制的第一输出电信号以将第一入站数据流传送到所述第一主机设备。

10.如权利要求9所述的通信方法，其特征在于，所述重新调制第一传输数据流、所述重新调制第二传输数据流、所述对所述第一输入电信号执行时钟和数据恢复、以及所述对所述第二输入电信号执行时钟和数据恢复各自采用固定的、独立于电缆的均衡化参数。

11.如权利要求10所述的通信方法，其特征在于，依赖于电缆的均衡化参数用于以下各项中的至少一项：重新调制所述第一出站数据流、重新调制所述第二出站数据流、所述对所述第一电传输信号执行时钟和数据恢复、以及所述对所述第二电传输信号执行时钟和数据恢复。

12.如权利要求11所述的通信方法，其特征在于，所述依赖于电缆的均衡化参数是适应性地更新的。

13.如权利要求11所述的通信方法，其特征在于，所述依赖于电缆的均衡化参数在正常使用期间是固定的，并且其中所述方法进一步包括：在所述网络电缆的制造商测试期间确定所述依赖于电缆的均衡化参数。

14.如权利要求13所述的通信方法，其特征在于，所述第一出站数据流具有超过50GBd的每通道码元速率。

15.一种电缆制造方法，所述电缆制造方法包括：

将一组导体的第一端和第二端分别连接到第一收发器和第二收发器，以分别用于将第一电传输信号对从所述第一收发器传输到所述第二收发器，并将第二电传输信号对从所述第二收发器传输到所述第一收发器，所述第一电传输信号对和所述第二电传输信号对各自使用单端NRZ调制来传送数据；

将所述第一收发器封装到第一连接器中，所述第一连接器被配置成将来自第一主机设备的网络接口端口的第一输入电信号耦合到所述第一收发器，并且将来自所述第一收发器的第一输出电信号耦合到所述第一主机设备的网络接口端口，所述第一输入电信号和所述第一输出电信号各自使用差分PAM4调制来传送数据；以及

将所述第二收发器封装到第二连接器中，所述第二连接器被配置成将来自第二主机设备的网络接口端口的第二输入电信号耦合到所述第二收发器，并且将来自所述第二收发器的第二输出电信号耦合到所述第二主机设备的网络接口端口，所述第二输入电信号和所述第二输出电信号各自使用差分PAM4调制来传送数据，

所述第一收发器和所述第二收发器被配置成对所述第一输入电信号和所述第二输入电信号执行时钟和数据恢复，以分别提取和重新调制第一出站数据流和第二出站数据流作为传送第一传输数据流和第二传输数据流的所述第一电传输信号对和所述第二电传输信号对。

16.如权利要求15所述的电缆制造方法，其特征在于，所述第一收发器和所述第二收发器被配置成对所述第二电传输信号对和所述第一电传输信号对执行时钟和数据恢复，以提取和重新调制所述第二传输数据流和所述第一传输数据流作为由来自所述电缆的所述第一输出电信号和所述第二输出电信号传送的第一入站数据流和第二入站数据流，并且其中所述第一收发器和所述第二收发器各自被配置成采用固定的、独立于电缆的均衡化参数，以用于对相应的输入电信号进行时钟和数据恢复，并用于生成相应的输出电信号。

17.如权利要求16所述的电缆制造方法，其特征在于，所述第一收发器和所述第二收发器各自被配置成采用依赖于电缆的均衡化参数，以用于生成所述第一电传输信号对和所述第二电传输信号对，并用于对所述第二电传输信号对和所述第一电传输信号对进行时钟和数据恢复。

18.如权利要求17所述的电缆制造方法，其特征在于，所述第一收发器和所述第二收发器各自被配置成在操作期间适配所述依赖于电缆的均衡化参数。

19.如权利要求17所述的电缆制造方法，其特征在于，所述第一收发器和所述第二收发器各自被配置成在操作期间使用预设的依赖于电缆的均衡化参数，并且其中所述方法进一步包括：测试经组装的电缆以确定所述依赖于电缆的均衡化参数。

Images