CN112639657A - 全数字闭环电压生成器 - Google Patents

全数字闭环电压生成器 Download PDF

Info

Publication number
CN112639657A
CN112639657A CN201980037530.4A CN201980037530A CN112639657A CN 112639657 A CN112639657 A CN 112639657A CN 201980037530 A CN201980037530 A CN 201980037530A CN 112639657 A CN112639657 A CN 112639657A
Authority
CN
China
Prior art keywords
clock
devices
zero
frequency
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980037530.4A
Other languages
English (en)
Inventor
查尔斯·奥古斯丁
穆罕默德·M·凯拉
阿温德·拉曼
阿施施·丘巴
阿卜杜拉·阿夫扎尔
费罗兹·麦钱特
卡提克·苏布拉曼尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112639657A publication Critical patent/CN112639657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

提供了一种设备，该设备包括：耦合到输入电源轨和输出电源轨的多个器件；耦合到多个器件的第一电路，其中，第一电路用于根据控制来导通或关断多个器件中的一个或多个器件；以及耦合到第一电路的第二电路，其中第二电路包括全数字比例微分机制，用于根据输出电源轨上的电压的数字表示来生成控制。

Description

全数字闭环电压生成器
优先权声明
本申请要求于2018年9月6日提交的发明名称为“ALL-DIGITAL CLOSED LOOPVOLTAGE GENERATOR(全数字闭环电压生成器)”的美国专利申请No.16/124,071的优先权，其全部内容通过引用合并于此。
背景技术
现代处理内核或处理器具有多个功率状态，以在它们空闲或停滞时降低其功耗(例如，低功率状态)。高级配置和电源接口(ACPI)提供了用于执行功率管理的软件(例如，操作系统)的标准。ACPI中的处理器功率状态定义为C状态，包括C0、C1、C2、C3及更高版本。C0是处理器或处理器内核的操作状态或激活状态。C1是处理器或处理器内核的第一级低功率状态并且也称为暂停状态。在C1中，处理器或处理器内核不执行指令，但是预期基本上立即返回到执行状态。在一个示例中，在低功率状态C1中，处理器内核时钟被门控以节省动态电容Cdyn。Cl功率状态具有非常短的进入时间(Tentry)和退出时间(或Texit)以及小的损益平衡时间(BET)，该损益平衡时间被定义为留在Cl状态以开始节省功率以摊销进入和退出该状态所花费的能量所需的最短时间。Cl状态的BET小是由于进入该状态的能量开销低-仅付出时钟门控/非门控Cdyn成本。但是，C1可能无法允许泄漏功率节省-使其为对于短停滞时段的最佳选择。另一方面，诸如C6状态之类的超低节能状态实际上消除了除时钟Cdyn之外的泄漏功率。但是，由于可接受地复制和恢复处理器内核状态所需的时间以及由于进入和离开该功率状态的能量开销而导致的较高BET，C6状态处于较高的Tentry和Texit。这使得C6对于非常长的闲置时段是更好的选择，以摊销其巨大能量开销。
对于现有的电源生成器和/或调节器而言，挑战在于，对电源输出提供稳定且快速的功率调整，同时确保在以下情况下的稳定运行：在非常宽的泄漏负载电流范围内，以及当在各种功率状态之间的转换期间输入电源变化时，等等。
附图说明
根据以下给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开的实施例，然而，详细描述和附图不应被理解为将本公开限制于特定实施例，而是仅用于说明和理解。
图1示出了混合信号低压差(LDO)调节器。
图2示出了表格，该表格示出了对于图1的LDO使用两个不同的输入电源电平来提供特定的低电压供给输出，需要使能或禁用的宽范围的功率门。
图3示出了根据一些实施例的包括用于电压供给生成器的全数字比例微分(PD)控制器的设备。
图4A-图4B示出了根据一些实施例的、将来自图1的LDO与图3的设备的输出电压上的纹波进行比较的曲线图。
图5示出了根据一些实施例的图3的设备的时钟的时序图。
图6示出了根据一些实施例的在图3的设备的两个时钟之间的同步器逻辑。
图7A-图7B示出了根据一些实施例的示出不存在同步器逻辑的效果和存在同步器逻辑的效果的图。
图8示出了根据一些实施例的用于控制图3的设备的功率门的方法。
图9示出了根据一些实施例的图3的设备的分布式网络，用于向一个或多个负载提供调节后的电源。
图10示出了根据本公开的一些实施例的具有全数字PD控制器的智能装置或计算机系统或SoC(片上系统)。
具体实施方式
对于中间的空闲时段，一些实施例使用称为C1LP状态的新功率状态，该C1LP状态比C6功率状态具有更快的Texit并且与C1功率状态相比更好地节省功率。一些实施例的设备使用泄漏功率降低特征和使用闭环全局保持钳位(clamp)的原位状态保持。在一些实施例中，该设备包括：耦合到输入电源轨(Vin)和输出电源轨(Vout)的多个装置(例如，功率门)。输出电源轨用于向一个或多个负载(例如，处理器内核、高速缓存等)提供电力。在低功率状态下，输出电源轨上的电压降低。在低功率模式下，到输入电源的电压也可能降低。在一些实施例中，该设备包括耦合到多个装置的第一电路(例如，上/下移位器)，其中第一电路用于根据控制来接通或关断多个装置中的一个或多个装置。该控制根据负载条件和/或节能状态进行调整。在一些实施例中，该设备包括：耦合到第一电路的第二电路(例如，比例微分(PD)电路)，其中第二电路包括全数字PD机制，用于根据输出电源轨上的电压的数字表示来生成控制。
存在各个实施例的许多技术效果。例如，具有PD控制方案的全数字闭环设备将处理器内核维持在保持电压，同时确保在以下情况下的稳定运行：1)由于工艺、温度、电压(PVT)和老化变化而导致的非常宽的泄漏负载电流范围，2)由于动态电压和频率缩放事件导致的输入电源电压Vin变化；3)输出解耦电容器范围；以及4)控制器采样时钟频率。各种实施例的设备允许与同更高功率状态(诸如，C6状态)相关联的退出时间相比更快或更短的退出时间。例如，使用该设备的Texit大约为100纳秒(ns)，这依据运行的处理器内核频率，比已知的C6 Texit时间快37到100倍。
一些实施例的设备还导致比传统设备更快的BET。例如，使用该设备的BET在约6至43微秒(μs)的范围内，这比针对C6状态所实现的BET快4倍至1.04倍。使用各种实施例的泄漏功率低于使用C1状态所实现的泄漏功率。例如，使用各种实施例的设备的针对新功率状态的泄漏功率约为91毫瓦(mW)至57mw，这比在C1状态下的泄漏功率小3.8倍至1.04倍。其他技术效果将从各种实施例和附图中显而易见。
在以下描述中，讨论了许多细节以提供对本公开的实施例的更彻底的说明。然而，对于本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，以框图的形式而不是详细地示出了公知的结构和装置，以避免模糊本公开的实施例。
注意，在实施例的对应附图中，信号用线表示。一些线可以更粗，以指示更多的组成信号路径，并且/或者可以在一个或多个末端处具有箭头，以指示主要信息流方向。此类指示并非旨在是限制性的。相反，这些线连同一个或多个示例性实施例一起用于促进对电路或逻辑单元的更容易的理解。如通过设计需要或偏好所指示的任何表示的信号实际上可以包括可以在任一方向上传播并且可以用任何适合类型的信号方案来实现的一个或多个信号。
在整个说明书中以及在权利要求书中，术语“连接”意指被连接事物之间的直接连接，诸如电气连接、机械连接或磁连接，而没有任何中间装置。
术语“耦合”意指直接或间接连接，诸如被连接事物之间的直接电气连接、机械连接或磁连接，或通过一个或多个无源或有源中间装置的间接连接。
术语“相邻”在这里通常指事物的位置临近另一事物(例如，紧临或者在它们之间具有一个或多个事物地靠近)或邻接另一事物(例如，抵接它)。
术语“电路”或“模块”可以指布置为彼此合作以提供期望功能的一个或多个无源和/或有源组件。
术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一种”和“该”的含义包括复数形式。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”通常指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后减小布局面积。术语“缩放”通常还指缩小相同技术节点内的布局和装置。术语“缩放”还可以指相对于另一参数(例如，电源电平)调整(例如，减慢或加速-即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“几乎”和“大约”通常指在目标值的+/-10％以内。
除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正在引用相似对象的不同实例，而并非旨在暗示这样描述的对象在时间、空间、排序或任何其他方式上必须处于给定的顺序。
出于本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上方”、“下方”等(如果有的话)用于描述目的，而不一定用于描述永久性相对位置。
要指出的是，附图中与任何其他附图的元件具有相同附图标记(或名称)的那些元件能够以与所描述的方式类似的任何方式来操作或起作用，但不限于此。
出于实施例的目的，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生品，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生品还包括Tri-Gate和FinFET晶体管、全环绕栅极圆柱晶体管、隧道FET(TFET)、方布线或矩形带状晶体管、铁电FET(FeFET)或实现晶体管功能的其他器件(如，碳纳米管或自旋电子器件)。即，MOSFET对称的源极和漏极端子是相同的端子，并且在此可互换使用。另一方面，TFET器件具有非对称的源极和漏极端子。本领域技术人员将理解，在不脱离本公开的范围的情况下，可以使用其他晶体管，例如，双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。
图1示出了混合信号低压差(LDO)调节器100。LDO调节器100包括多个功率门晶体管101，该功率门晶体管101耦合到输入电源轨Vin(其用于提供输入电源Vin)和输出电源轨Vout(其用于提供输出电源Vout)。在此，“N”个功率门晶体管被示出为晶体管MP1至MPN，这些晶体管可操作来通过数字控制被导通或关断。数字控制可以是指示要导通的晶体管的总线或码字。在一些实施例中，功率门晶体管MP1至MPN是二进制加权的。在一些实施例中，功率门晶体管MP1至MPN是温度计加权的。多个功率门晶体管101由上/下移位器102驱动，该上/下移位器102递增或递减控制码字的值。在传统LDO中，上/下移位器102被指示根据比较器103的输出来将码字的值上移或下移。比较器103可以是钟控比较器，该钟控比较器在每个Tclk周期将模拟基准Vref与模拟电压Vout进行比较。比较器103的输出是误差e(t)，其随着时间变化并且在每个Tclk周期更新。
凭借各种功率节省模式，期望LDO 100针对Vin上的不同输入电源电压电平以及还针对不同的Vref值，在轨Vout上提供稳定的输出电源。此外，负载104可以针对不同功率模式改变其电流负载要求，并且期望LDO100在负载条件改变期间在输出电源轨Vout上提供很少纹波或没有纹波。此处，负载表示为电容器Cload和与电容器Cload并联的电阻器Rload。负载104能够是任何合适的负载，诸如处理器内核、高速缓存、IO(输入-输出)电路等。
然而，LDO调节器100具有有限的Vout范围(例如，Vout大约等于VRETENTION)以及基于泄漏的轻负载电流目标，该基于泄漏的轻负载目标电流可能根据各种工艺、电压、温度(PVT)和老化而成指数地变化。在此，VRETENTION是在输出电源轨Vout上提供的、允许各种电路和逻辑门保持运行而不会丢失其状态值的最小电压。在轻负载电流变化很大的情况下，保持LDO稳定性(转换为低Vout纹波)是一项挑战。
提供稳定LDO的一种方法是使用混合信号比例微分(PD)控制方案，该方案允许LDO100的环路积分器以接近输出极点(output pole)(其是在给定时间点的负载电流的函数)的速率适配其累加以避免不稳定。但是，用混合信号比例微分(PD)控制方案转换图1的LDO100需要附加的电容器和精心设计，这在将电路架构缩放到不同技术节点时会引起问题和挑战。
对于LDO 100，比较器103在每个Tclk时段对Vout进行采样并将其与Vref进行比较(其中，对于该特定保持情况，Vref＝VRETENTION)。在给定的时间(t)，环路积分器基于误差e(t)＝Vout-Vref按如下进行递增或递减：如果e(t)小于0，则环路积分器递增并增大功率门强度；否则，如果e(t)大于0，则环路积分器递减并降低功率门强度。在稳定状态下，LDO 100的最小误差为1个LSB(最低有效位)。为了在所有情况下维持环路稳定性，要满足以下条件：
Tclk>TPATH+K*TLOAD
其中，TPATH是从比较器103到功率门101的总延迟，并且TLOAD约为RloadCload并表示输出极点的倒数，该输出极点是负载电流(由RLOAD表示)和解耦电容(Cload)二者的函数。换句话说，需要以比Vout的变化速率低的速率来设置Tclk，以允许Vout在做出下一个递增/递减决定之前平稳下来。在快速管芯和高温(例如，高于或接近100摄氏度的温度)的泄漏电流负载情况下(例如，在保持期间)，泄漏电流高并且因此Rload小，导致TLOAD小，并且因此Tclk需要相对快。对于慢管芯和低温(例如，接近0摄氏度的温度)而言，情况恰恰相反。Tclk上的这些冲突条件使得保持环路稳定性变得困难，特别是在由于工艺、温度或老化变化而导致负载电流呈指数变化的情况下。
一种解决该难题的可能方法是基于感测负载电流来适配Tclk，其中在给定时间导通的功率门的数量用作关于负载电流的指示。如果该数量高于一定阈值，则使Tclk更小(即，更快)，反之亦然。但是，在非常宽的负载电流范围内，该方案是不切实际的，如参照图2所说明的。
图2示出了表格200，该表格示出了对于图1的LDO使用两个不同的输入电源电平来提供特定的低电压供给输出，需要使能或禁用的宽范围的功率门。表格200示出了在Vout＝VRETENTION＝0.55V下典型处理器内核的泄漏电流，表明了由于Vin和温度变化，甚至针对相同管芯工艺拐点(corner)，导通功率门的数量的差异也很大。在此示例中，当Vin为1.15V时，功率门的范围是1到34，而当Vin为0.75V时，功率门的范围是1到54。该方案需要查找表和宽范围校正才堪用。
图3示出了根据一些实施例的包括用于电压供给生成器的全数字比例微分(PD)控制器的设备300。在一些实施例中，用全数字PD控制器308代替比较器103，该全数字PD控制器308包括：振荡器301、同步器302、计数器303、用于存储先前或过去拍频的储存装置304、比较器305和306以及逻辑307。在一些实施例中，振荡器301是自由运行的环形振荡器，其由输出电源轨Vout提供的电压供电。在该示例中，N个反相器(3011-N)以环形形式耦合在一起。实施例不限于这种特定的环形振荡器样式。可以用由Vout供电的任何合适的振荡器生成ROCLK。ROCLK可以与由计数器303使用的Tclk无关。例如，Tclk可以由锁相环(PLL)生成。这样，在一些实施例中，同步器302用于使两个时钟(Tclk和ROCLK)同步，并生成ROCLK的同步版本，称为ROCLKSYNC。
在一些实施例中，设备300在保持期间的每个Tclk周期找到自由运行的振荡器301(也称为RO传感器301)的拍频BF(t)。通过对一个Tclk中的RO周期的数量进行计数来找到BF(t)。在各种实施例中，使用二进制计数器303从ROCLKSYNC信号中对RO周期的数量进行计数。能够使用任何合适的计数器来实现计数器303。然后，由比较器306将BF(t)与基准拍频(RBF)进行比较。该比较得到误差信号e(t)。可以使用任何合适的低功率比较器来实现比较器306。在此，当在VRETENTION条件下(例如，在热条件下)运行RO传感器301时，可以在分类测试期间针对每个管芯(或每个管芯群)找到RFB。在一些实施例中，RFB是能够使用软件(例如，操作系统)或硬件(例如，保险丝)来调整的可编程值。在一些实施例中，RBF存储在非易失性存储器(NVM)中。在各种实施例中，PD控制器308还包括比较器305，用于将BF(t)与先前或过去的BF(t)值(例如，BF(t-i))进行比较。比较器306的输出指示BF的斜率或导数dv(t)。先前的值可以是紧接着先前的值或能够指示拍频趋势的一些过去的值。
由逻辑307基于以下项使环路积分器(其包括功率门101)递增、递减或保持不变：1)当前误差，其被定义为e(t)＝BF(t)-RBF，以及2)VOUT的导数，其被定义为dv(t)＝BF(t)-BF(t-i)，其中i≥1且BF(t-i)是作为周期t-i中的RO的数字码而存储的BF，如下所示：
如果[e(t)<0)且(dv(t)≤0]，则使环路积分器递增
否则，如果[e(t)>0)且(dv(t)≥0]，则使环路积分器递减
否则，环路积分器保持不变
当Vout小于VRETENTION(比例项)并且同时Vout也具有负斜率或零斜率(微分项)时，积分器递增。类似地，当Vout大于VRETENTION并且同时Vout也以正斜率向上上升时，或者当Vout以零斜率保持恒定时，环路积分器递减。否则，环路积分器的值保持不变。
凭借一些实施例的设备，独立于以下项来设置Tclk：1)由于工艺/温度/老化引起的负载电流变化；2)解耦电容器；以及3)输入供给电压Vin。在一些情况下，能够将Tclk设置为具有最高可能频率的最低可能延迟(例如，大于TPATH)，而PD控制器308自动允许环路积分器以接近输出极点的速率适配其累加以避免不稳定。将Tclk设置为尽可能低(例如，大于TPATH)对于针对控制器308的更一般使用场景下的电压下降的快速响应能够有用，在该场景下负载电流能够表现出快的di/dt事件(在保持期间不可能发生的情况)。
图4A-图4B分别示出了根据一些实施例的将来自图1的LDO 100与图3的设备300的输出电压上的纹波进行比较的曲线图400和420。在该仿真示例中，Vin为标识符401所示的1.1V，并且Tclk为400MHz，并且目标Vout为0.55V。在此，Vout由图4A的402和图4B的422示出。平均电压纹波从设备100的110mV急剧降低到设备300的25mV。
为了进一步示出设备300的益处，示出了表1。
表1
图1 图3 图1 图3 图1 图3
频率(MHz) 100 100 200 200 400 400
温度(C) 70 70 70 70 70 70
平均纹波(mV) 75 40 85 40 110 25
平稳时间(ns) 500 1250 260 540 150 220
这里，使用以下项来对图1和图3的设备进行仿真：快的拐点(corner)和高温条件(例如，70C)，1.1V的Vin，0.55V的目标Vout，以及100MHz、200MHz和400MHz的三个Tclk操作值。在图1的设备中，没有要比较的数据历史。在这种情况下，随着频率从400MHz降低到100MHz，电压纹波从110mV改善到75mV，并且响应(或平稳)时间从150ns恶化到1250ns。在图3的设备中，频率能够保持得更高(例如400MHz)，从而具有220ns的最快响应时间，并且同时实现可能为25mV的最小纹波。
表2示出了设备100和300在快的工艺拐点，400MHz的频率，1.1V的Vin，0.55V的目标Vout，以及跨越30C、70C和110C的三个温度下的温度依赖性。
表2
图1 图3 图1 图3 图1 图3
频率(MHz) 400 400 400 400 400 400
温度(C) 30 30 70 70 110 110
平均纹波(mV) 70 35 110 25 25 20
平稳时间(ns) 150 235 150 220 65 105
如表2所示，与设备100的方案相比，设备300的方案跨越所有温度表现出更低的纹波。
图5示出了根据一些实施例的图3的设备的时钟的时序图500。为了解决以高达例如几百MHz运行的采样时钟Tclk与以GHz的倍数运行的环形振荡器时钟ROCLK之间的时钟同步，在Tclk的正阶段期间激活ROCLK，并在Tclk的下一个正沿对计数器输出进行采样，如时序图500所示。但是，突然(例如，异步地)停止ROCLK可能导致计数器303的最小延迟(或保持时间)故障。为解决此问题，在一些实施例中，ROCLK使用图6所示的同步器逻辑在馈入计数器303之前与TCLK进行同步。
图6示出了根据一些实施例的在图3的设备的两个时钟之间的同步器逻辑600(例如，302)。逻辑600包括如图所示耦合在一起的触发器601和602、反相器603以及与逻辑门604。ROCLK由触发器601在其数据端口(D)处接收，并按照Tclk进行采样。然后，使用Tclk的反相版本以由触发器602对触发器601的输出Q进行采样。然后，与逻辑门604在Tclk与触发器602的输出Q之间执行与逻辑运算。与逻辑门604的输出是ROCLKSYNC。
图7A-图7B示出了根据一些实施例的曲线图700和720，曲线图700和720分别示出了不存在同步器逻辑的效果和存在同步器逻辑的效果。从图7B中能够观察到，当Tclk处于采样(低)阶段时，ROCLK不会突然停止。结果，避免了计数器303中的最小延迟故障。
图8示出了根据一些实施例的用于控制图3的设备的功率门的方法流程图800。在不改变实施例的本质的情况下，方法流程图800的一些框可以在其他框之前执行或同时执行。在框801，确定斜率或导数dv(t)。例如，dv(t)由比较器305生成并提供给逻辑307。在框802，确定误差e(t)。例如，误差e(t)由比较器306生成并提供给逻辑307。
在框803处，逻辑307确定e(t)是否小于零以及dv(t)是否小于或等于0。如果两个条件都为真，则环路积分器递增，并且针对上/下移位器102断言(assert)输出Up，如框804所示。然后，上/下移位器102导通附加的一个或多个功率门晶体管。
在框805，逻辑307确定e(t)是否大于零以及dv(t)是否大于或等于0。如果两个条件都为真，则环路积分器递减，并且针对上/下移位器102，断言输出down(或UP被解除断言)，如框806所示。然后，上/下移位器102关断附加的一个或多个功率门晶体管101。如果不满足框803和805的条件，则逻辑307前进到框807，在框807保持Up/Down信号的先前设置，并且导通和关断的功率门的数量保持不变。然后，该过程从框801和802向后重复自身。
在一些实施例中，逻辑307的操作能够由软件执行。与流程图800(和/或各种实施例)相关联并被执行以实现所公开主题的实施例的程序软件代码/指令可以被实现为操作系统的一部分或特定应用、组件、程序、对象、模块、例程、或被称为“程序软件代码/指令”、“操作系统程序软件代码/指令”、“应用程序软件代码/指令”或简称为“软件”的其他指令序列或指令序列的组织，或嵌入处理器中的固件。在一些实施例中，与流程图800(和/或各种实施例)相关联的程序软件代码/指令由处理器或逻辑执行。
在一些实施例中，与流程图800(和/或各种实施例)相关联的程序软件代码/指令存储在计算机可执行储存介质中并由处理器(或处理器内核)执行。在此，计算机可执行储存介质是有形的机器可读介质，其能够用于存储程序软件代码/指令和数据，这些程序代码/指令和数据在由计算装置执行时使一个或多个处理器执行如可在涉及所公开主题的一个或多个所附权利要求中记载的(一个或多个)方法。
有形机器可读介质可以包括可执行软件程序代码/指令和数据在各种有形位置中的存储，这些有形位置包括例如ROM、易失性RAM、非易失性存储器和/或高速缓存和/或在本申请中所引用的其他有形存储器。该程序软件代码/指令和/或数据的部分可以存储在这些储存器和存储器装置中的任何一个中。此外，可以从其他储存器(包括例如通过集中式服务器或对等网络等(包括因特网))获得程序软件代码/指令。能够在不同时间并且在不同的通信会话中或在相同的通信会话中获得软件程序代码/指令和数据的不同部分。
软件程序代码/指令(与流程图800和其他实施例相关联)和数据能够在计算装置执行相应软件程序或应用之前完整地获得。另选地，软件程序代码/指令和数据的一部分能够在需要执行时动态地(例如，及时地)获得。另选地，作为示例，例如对于不同的应用、组件、程序、对象、模块、例程或其他指令序列或指令序列的组织，可以出现这些获得软件程序代码/指令和数据的方式的一些组合。因此，并不需要数据和指令在特定时间实例处整体在有形机器可读介质上。
有形计算机可读介质的示例包括但不限于可记录和不可记录型的介质，诸如易失性和非易失性存储器装置、只读存储器(ROM)、随机存取存储器(RAM)、闪存装置、软盘和其他可移动盘、磁存储介质、光存储介质(例如，光盘只读存储器(CD ROMS)、数字多功能盘(DVD)等)，等等。软件程序代码/指令可以临时存储在数字有形通信链路中，同时通过这种有形通信链路实现电、光、声或其他形式的传播信号，诸如载波、红外信号、数字信号等。
通常，有形机器可读介质包括以机器(即，计算装置)可访问的形式提供(即，以数字形式(例如，数据分组)存储和/或发送)信息的任何有形机制，该机器可以包括在例如以下项中：通信装置、计算装置、网络装置、个人数字助理、制造工具、移动通信设备装置(无论是否能够从诸如因特网之类的通信网络下载并运行应用和补丁(subsidized)应用，例如
Figure BDA0002817839670000131
等)、或包括计算装置的任何其他装置。在一个实施例中，基于处理器的系统具有以下形式或包括在以下项中：PDA(个人数字助理)、蜂窝电话、笔记本计算机、平板电脑、游戏台、机顶盒、嵌入式系统、TV(电视)、个人台式计算机等。另选地，在所公开主题的一些实施例中可以使用传统的通信应用和(一个或多个)补丁应用。
图9示出了根据一些实施例的图3的设备的分布式网络900，用于向一个或多个逻辑块提供调节后的电源。在一些实施例中，网络900包括基于图3的设备300的“N”个分布式LDO 9011-N。这些分布式LDO能够保持关于负载-1至负载-N上的各种加载条件。尽管图9的实施例示出了针对每个LDO的单独PD控制器，但是在一些实施例中，在多个LDO之间共享PD控制器308。即使参考各种实施例示出的LDO的示例用于在低功率状态期间提供泄漏电流，但是这些实施例也能够用于使用比例微分控制(PD)方法在激活操作期间提供动态电流。此外，根据一些实施例，由于所有数字实现，对于较大的功率域，PD LDO方案能够复制N次，从而保证了设计的可伸缩性。在一些实施例中，PD开销被保持为最小，使得能够在没有显著面积和/或功率损失的情况下实现复制。
图10示出了根据本公开的一些实施例的具有全数字比例微分控制器的智能装置或计算机系统或SoC(片上系统)。在一些实施例中，计算装置1600表示移动计算装置，诸如计算平板电脑、移动电话或智能电话、无线使能的电子阅读器或其他无线移动装置。将理解，总体上示出了一些组件，并且在计算装置1600中未示出这种装置的所有组件。
在一些实施例中，计算装置1600包括第一处理器1610，第一处理器1610具有根据所讨论的一些实施例的一个或多个全数字比例微分控制器。计算装置1600的其他块也可以包括根据一些实施例的一个或多个全数字比例微分控制器。本公开的各种实施例还可以包括1670内的网络接口，诸如无线接口，使得系统实施例可以并入无线装置(例如蜂窝电话或个人数字助理)中。
在一些实施例中，处理器1610(和/或处理器1690)能够包括一个或多个物理装置，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器1610执行的处理操作包括对操作平台或操作系统的执行，其中在该操作平台或操作系统上执行应用和/或装置功能。处理操作包括与人类用户或与其他装置的I/O(输入/输出)有关的操作、与功率管理有关的操作和/或与将计算装置1600连接到另一装置有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算装置1600包括音频子系统1620，其表示与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)组件。音频功能能够包括扬声器和/或耳机输出以及麦克风输入。用于此类功能的装置能够集成到计算装置1600中，或者连接到计算装置1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令来与计算装置1600交互。
在一些实施例中，计算装置1600包括显示子系统1630。显示子系统1630表示提供视觉和/或触觉显示以便用户与计算装置1600交互的硬件(例如，显示装置)和软件(例如，驱动程序)组件。显示子系统1630包括显示接口1632，显示接口1632包括用于向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑，用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)装置。
在一些实施例中，计算装置1600包括I/O控制器1640。I/O控制器1640表示和与用户的交互有关的硬件装置和软件组件。I/O控制器1640可操作来管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。附加地，I/O控制器1640示出了用于连接到计算装置1600的附加装置的连接点，用户可以通过附加装置来与系统交互。例如，能够附接到计算装置1600的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或小键盘装置、或用于与特定应用一起使用的其他I/O装置(诸如，读卡器或其他装置)。
如上面所提及的，I/O控制器1640能够与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频装置的输入能够为计算装置1600的一个或多个应用或功能提供输入或命令。附加地，能够提供音频输出来代替显示输出，或除了显示输出之外能够提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示装置还用作输入装置，该输入装置能够至少部分地由I/O控制器1640管理。在计算装置1600上还能够存在附加的按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理诸如加速度计、相机、光传感器或其他环境传感器之类的装置、或能够包括在计算装置1600中的其他硬件。输入能够是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(诸如，过滤噪声、调整显示以进行亮度检测、为相机应用闪光灯或其他特征)。
在一些实施例中，计算装置1600包括功率管理1650，该功率管理1650管理电池电力使用、电池的充电以及与功率节省操作有关的特征。存储器子系统1660包括用于在计算装置1600中存储信息的存储器装置。存储器能够包括非易失性(如果中断到存储器装置的电力，状态不会改变)和/或易失性(如果中断到存储器装置的电力，状态是不确定的)存储器装置。存储器子系统1660能够存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算装置1600的应用和功能的执行有关的系统数据(无论是长期的还是暂时的)。
实施例的元件还被提供为用于存储计算机可执行指令(例如，用于实现本文讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适合于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)被下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)通过数据信号的方式从远程计算机(例如，服务器)向做出请求的计算机(例如，客户端)传送。
在一些实施例中，计算装置1600包括连接1670。连接1670包括用于使得计算装置1600能够与外部装置进行通信的硬件装置(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动程序、协议栈)。计算装置1600可以是单独的装置，诸如其他计算装置、无线接入点或基站以及诸如耳机、打印机或其他装置之类的外围设备。
连接1670可以包括多种不同类型的连接。概括地说，计算装置1600被示出具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指由无线运营商提供的蜂窝网络连接，诸如经由以下项提供的蜂窝网络连接：GSM(全球移动通信系统)或变型或衍生品、CDMA(码分多址)或变型或衍生器、TDM(时分复用)或变型或衍生品或其他蜂窝服务标准。无线连接(或无线接口)1674指非蜂窝的无线连接，并且能够包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(诸如，WiMax)或其他无线通信。
在一些实施例中，计算装置1600包括外围连接1680。外围连接1680包括硬件接口和连接器，以及用于进行外围连接的软件组件(例如，驱动程序、协议栈)。应理解的是，计算装置1600能够是到其他计算装置的外围设备(“到”1682)，也能够具有连接到它的外围设备(“来自”1684)。计算装置1600通常具有用于连接到其他计算装置的“对接”连接器，以用于诸如管理(例如，下载和/或上传、改变、同步)计算装置1600上的内容的目的。附加地，对接连接器能够允许计算装置1600连接到某些外围设备，这些外围设备允许计算装置1600控制例如到视听或其他系统的内容输出。
除了专有对接连接器或其他专有连接硬件之外，计算装置1600还能够经由常用的或基于标准的连接器进行外围连接1680。常用类型能够包括通用串行总线(USB)连接器(其能够包括许多不同的硬件接口中的任一种)、包括MiniDisplayPort(迷你显示端口，MDP)的DisplayPort(显示端口)、高清多媒体接口(HDMI)、Firewire(火线)或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着连同这些实施例一起描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定全部指相同的实施例。如果说明书提及“可以”、“可能”或“能够”包括组件、特征、结构或特性，则不要求包括该特定组件、特征、结构或特性。如果说明书或权利要求书提及“一”或“一种”元件，则那不意味着仅存在这些元件中的一个。如果说明书或权利要求书提及“附加”元件，则不排除存在多于一个附加元件。
此外，可以在一个或多个实施例中以任何适合的方式组合特定特征、结构、功能或特性。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性互不排斥的任何地方，第一实施例可以与第二实施例相组合。
虽然已经结合本公开的具体实施例描述了本公开，但是鉴于前面的描述，此类实施例的许多替代方案、修改和变型对于本领域的普通技术人员而言将是显而易见的。本公开的实施例旨在包含如落入所附权利要求的宽泛范围内的所有此类替代方案、修改和变型。
另外，为了例示和讨论的简单，并且因此为了不模糊本公开，在所呈现的图中可以示出或者可以不示出与集成电路系统(IC)芯片和其他组件的公知的电源/接地连接。进一步地，为了避免模糊本公开，并且另外鉴于如下事实，可以以框图形式示出布置：关于此类框图布置的实施方式的详情高度取决于将在其内实现本公开的平台(即，此类详情应该很好地在本领域的技术人员的视野内)。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，对于本领域的技术人员而言应该显而易见的是，能够在没有这些具体细节的情况下或者利用这些具体细节的变型来实践本公开。描述因此将被认为是说明性的而不是限制性的。
提供了将允许读者探知本技术公开的性质和要点的摘要。该摘要是随着以下理解而提交的：其不会用于限制权利要求的范围或含义。所附权利要求由此被并入到具体实施方式中，其中每个权利要求本身作为单独的实施例。

Claims (25)

1.一种设备，包括：
多个器件，该多个器件耦合到输入电源轨和输出电源轨；
第一电路，该第一电路耦合到所述多个器件，其中，所述第一电路用于根据控制来导通或关断所述多个器件中的一个或多个器件；以及
第二电路，该第二电路耦合到所述第一电路，其中，所述第二电路包括全数字比例微分机制，用于根据所述输出电源轨上的电压的数字表示来生成所述控制。
2.如权利要求1所述的设备，其中，所述第二电路包括：振荡器，该振荡器耦合到所述输出电源轨，并且其中所述振荡器用于生成时钟。
3.如权利要求2所述的设备，其中，所述第二电路包括：计数器，用于确定所述时钟的频率。
4.如权利要求3所述的设备，其中，所述时钟是第一时钟，其中，所述第二电路包括时钟同步器，用于使所述第一时钟与第二时钟同步并生成第三时钟，并且其中所述计数器用于经由所述第三时钟确定所述第一时钟的频率。
5.如权利要求4所述的设备，其中，所述计数器用于接收所述第二时钟。
6.如权利要求3所述的设备，其中，所述第二电路包括：第一比较器，用于将所述计数器的输出与指示所述第一时钟的过去频率计数的数字值进行比较，并且其中，所述第一比较器用于生成指示所述第一时钟相对于所述过去频率计数的频率变化方向的输出。
7.如权利要求6所述的设备，其中，所述第二电路包括：第二比较器，用于将所述计数器的输出与基准频率计数进行比较，其中，所述第二比较器用于生成指示所述第一时钟相对于所述基准频率计数之间的误差的输出。
8.如权利要求7所述的设备，包括逻辑，用于根据所述第一比较器和所述第二比较器的输出来生成所述控制。
9.如权利要求8所述的设备，其中：
所述第一电路包括上/下移位器；
所述上/下移位器用于：当所述误差小于零且所述频率变化方向小于或等于零时，导通所述多个器件中的一个或多个器件；
所述上/下移位器用于：当所述误差大于零且所述频率变化方向大于或等于零时，关断所述多个器件中的一个或多个器件；以及
所述上/下移位器用于：当所述误差大于零或所述频率变化方向大于零时，或者当所述误差小于零且所述频率变化方向小于零时，保持所述多个器件中导通或关断的器件的数量。
10.如权利要求1至9中任一项所述的设备，其中，所述多个器件包括p型器件。
11.一种设备，包括：
多个器件，该多个器件耦合到输入电源轨和输出电源轨；
第一电路，该第一电路耦合到所述多个器件，其中，所述第一电路用于根据控制来导通或关断所述多个器件中的一个或多个器件；以及
第二电路，该第二电路耦合到所述第一电路，其中，所述第二电路包括：振荡器，该振荡器耦合到所述输出电源轨，并且其中，所述振荡器用于生成时钟，该时钟用于生成所述控制。
12.如权利要求11所述的设备，其中，所述第二电路包括计数器，用于确定所述时钟的频率。
13.如权利要求12所述的设备，其中，所述时钟是第一时钟，其中，所述第二电路包括时钟同步器，用于使所述第一时钟与第二时钟同步并生成第三时钟，并且其中所述计数器用于经由所述第三时钟确定所述第一时钟的频率，并且其中所述计数器用于接收所述第二时钟。
14.如权利要求13所述的设备，其中，所述第二电路包括：
第一比较器，用于将所述计数器的输出与指示所述第一时钟的过去频率计数的数字值进行比较，并且其中，所述第一比较器用于生成指示所述第一时钟相对于所述过去频率计数的频率变化方向的输出；
第二比较器，用于将所述计数器的输出与基准频率计数进行比较，其中，所述第二比较器用于生成指示所述第一时钟相对于所述基准频率计数之间的误差的输出；以及
逻辑，用于根据所述第一比较器和所述第二比较器的输出来生成所述控制。
15.如权利要求14所述的设备，其中：
所述第一电路包括上/下移位器；
所述上/下移位器用于：当所述误差小于零且所述频率变化方向小于或等于零时，导通所述多个器件中的一个或多个器件；
所述上/下移位器用于：当所述误差大于零且所述频率变化方向大于或等于零时，关断所述多个器件中的一个或多个器件；以及
所述上/下移位器用于：当所述误差大于零或所述频率变化方向大于零时，或者当所述误差小于零且所述频率变化方向小于零时，保持所述多个器件中导通或关断的器件的数量。
16.一种系统，包括：
存储器；
处理器，该处理器耦合到所述存储器，其中，所述处理器包括根据权利要求1至9中的任一项所述的设备；以及
无线接口，用于允许所述处理器与另一装置进行通信。
17.如权利要求16所述的系统，其中，所述输入电源轨上的电压是针对功率状态来调整的。
18.如权利要求16所述的系统，其中，所述第二电路包括：
振荡器，该振荡器耦合至所述输出电源轨，其中所述振荡器用于生成第一时钟，该第一时钟用于生成所述控制；
时钟同步器，用于使所述第一时钟与第二时钟同步，并生成第三时钟，其中所述计数器用于经由所述第三时钟确定所述第一时钟的频率，其中所述计数器用于接收所述第二时钟。
19.一种系统，包括：
存储器；
处理器，该处理器与所述存储器耦合，其中，所述处理器包括根据权利要求10至15中的任一项所述的设备；以及
无线接口，用于允许所述处理器与另一装置进行通信。
20.一种方法，包括：
根据控制来导通或关断多个器件中的一个或多个器件，其中所述多个器件耦合到输入电源轨和输出电源轨；以及
根据所述输出电源轨上的电压的数字表示，经由全数字比例微分机制生成所述控制。
21.如权利要求20所述的方法，包括：
生成时钟；以及
确定所述时钟的频率，其中，所述时钟是第一时钟，并且其中所述方法还包括：
使所述第一时钟与第二时钟同步；
生成第三时钟；以及
经由所述第三时钟确定所述第一时钟的频率。
22.如权利要求21所述的方法，包括：
将计数器的输出与指示所述第一时钟的过去频率计数的数字值进行比较；以及
生成指示所述第一时钟相对于所述过去频率计数的频率变化方向的输出。
23.如权利要求22所述的方法，包括：
将所述计数器的输出与基准频率计数进行比较；以及
生成指示所述第一时钟相对于所述基准频率计数之间的误差的输出。
24.如权利要求23所述的方法，包括：
当所述误差小于零且所述频率变化方向小于或等于零时，导通所述多个器件中的一个或多个器件；
当所述误差大于零且所述频率变化方向大于或等于零时，关断所述多个器件中的一个或多个器件；以及
当所述误差大于零或所述频率变化方向大于零，或者当所述误差小于零且所述频率变化方向小于零时，保持所述多个器件中导通或关断的器件的数量。
25.一种设备，包括用于执行根据权利要求20至24中任一项所述的方法的装置。
CN201980037530.4A 2018-09-06 2019-06-25 全数字闭环电压生成器 Pending CN112639657A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/124,071 US11320888B2 (en) 2018-09-06 2018-09-06 All-digital closed loop voltage generator
US16/124,071 2018-09-06
PCT/US2019/039058 WO2020050904A1 (en) 2018-09-06 2019-06-25 All-digital closed loop voltage generator

Publications (1)

Publication Number Publication Date
CN112639657A true CN112639657A (zh) 2021-04-09

Family

ID=69720721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980037530.4A Pending CN112639657A (zh) 2018-09-06 2019-06-25 全数字闭环电压生成器

Country Status (4)

Country Link
US (1) US11320888B2 (zh)
CN (1) CN112639657A (zh)
DE (1) DE112019002321T5 (zh)
WO (1) WO2020050904A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656676B2 (en) * 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11774919B2 (en) * 2020-02-05 2023-10-03 Intel Corporation Distributed and scalable all-digital low dropout integrated voltage regulator
CN111490778A (zh) * 2020-04-03 2020-08-04 四川知微传感技术有限公司 一种基于pd控制的延迟锁相环及其控制方法
US12007826B2 (en) 2020-09-21 2024-06-11 Intel Corporation Unified retention and wake-up clamp apparatus and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162652B2 (en) 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
DE502005009756D1 (de) * 2005-04-29 2010-07-29 Tektronix Int Sales Gmbh Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung
EP1772794A1 (en) * 2005-10-10 2007-04-11 Axalto S.A. Method and circuit for local clock generation and smartcard including it thereon
JP4971840B2 (ja) * 2007-03-13 2012-07-11 ルネサスエレクトロニクス株式会社 クロック生成回路、クロック選択回路、及び半導体集積回路
WO2014120209A1 (en) * 2013-01-31 2014-08-07 Empire Technology Development, Llc Masking power usage of co-processors on field-programmable gate arrays
US9570907B2 (en) 2014-01-16 2017-02-14 Nvidia Corporation Input rail dynamic power balancing and merging
US10491002B2 (en) * 2014-10-23 2019-11-26 Glenn Kenton Rosendahl Electrical power transmission
US10528117B2 (en) 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
US10248177B2 (en) 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
TWI606242B (zh) * 2015-09-17 2017-11-21 旺矽科技股份有限公司 溫度控制系統及其方法
US10103714B2 (en) * 2016-03-01 2018-10-16 Qualcomm Incorporated Adjust voltage for thermal mitigation

Also Published As

Publication number Publication date
WO2020050904A1 (en) 2020-03-12
DE112019002321T5 (de) 2021-03-18
US20200081512A1 (en) 2020-03-12
US11320888B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US9722606B2 (en) Digital clamp for state retention
CN112639657A (zh) 全数字闭环电压生成器
US9766678B2 (en) Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US10020931B2 (en) Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US9209820B2 (en) Apparatus for symmetric and linear time-to-digital converter (TDC)
US10177765B2 (en) Integrated clock gate circuit with embedded NOR
US10491217B2 (en) Low-power clock gate circuit
US9948179B2 (en) Apparatus for charge recovery during low power mode
US20130257493A1 (en) Latch with a feedback circuit
US10908673B2 (en) Reliable digital low dropout voltage regulator
US20220302943A1 (en) Low power high sensitivity sense amplifier latch with complimentary outputs in reset mode
US9755631B2 (en) Apparatus and method for reducing di/dt during power wake-up
US9698764B2 (en) Quadrature divider
CN111512556A (zh) 用于改进锁频环的锁定时间的装置
US11336270B2 (en) Fuse-less self-start controller
US9442463B2 (en) Time-to-digital converter (TDC) with offset cancellation
US10025333B2 (en) Mixed signal low dropout voltage regulator with low output impedance
US20230195191A1 (en) Fast droop detection circuit
CN109075702B (zh) 用于降低di/dt的装置和方法
US9768788B2 (en) Phase-locked loop with lower power charge pump
US20150138905A1 (en) Low Leakage State Retention Synchronizer
US20230280979A1 (en) Entropy source and charge pump of a random number generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination