CN112637075A - 一种基于fpga的udp/ip协议栈实现方法及fpga芯片 - Google Patents

一种基于fpga的udp/ip协议栈实现方法及fpga芯片 Download PDF

Info

Publication number
CN112637075A
CN112637075A CN202011460633.2A CN202011460633A CN112637075A CN 112637075 A CN112637075 A CN 112637075A CN 202011460633 A CN202011460633 A CN 202011460633A CN 112637075 A CN112637075 A CN 112637075A
Authority
CN
China
Prior art keywords
udp
data
receiving module
sending module
data packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011460633.2A
Other languages
English (en)
Inventor
陈思敏
尹业宏
冯双记
杨伟新
徐智旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
717th Research Institute of CSIC
Original Assignee
717th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 717th Research Institute of CSIC filed Critical 717th Research Institute of CSIC
Priority to CN202011460633.2A priority Critical patent/CN112637075A/zh
Publication of CN112637075A publication Critical patent/CN112637075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/164—Adaptation or special uses of UDP protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/742—Route cache; Operation thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/12—Applying verification of the received information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片，该方法包括：在FPGA芯片上定义UDP/IP协议栈，协议栈包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块，IP发送模块接收发送的数据，对接收的数据进行封包操作后，发送至MAC层，IP接收模块接收来自MAC层的IP数据包，对IP数据包进行解析，得到UDP数据包，将其转发至UDP接收模块，UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行解析，将解析得到的数据存至系统指定的存储区。通过该方案可以有效提高网络数据传输速率，并提升应用数据处理速度。

Description

一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片
技术领域
本发明涉及网络通信领域，尤其涉及一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片。
背景技术
在卫星导航领域需要采集大量的数据进行捕获跟踪算法验证，数据的高速传输成为了迫切需求，然而，当前的网络接口数据传输速率难以满足实际要求，应用数据的发送和接收一般需要基于软件实现的协议栈进行封包解包，在传输数据量较大时，数据处理速度较慢。
发明内容
有鉴于此，本发明实施例提供了一种基于FPGA的UDP/IP协议栈实现方法，以解决现有以太网数据通信中应用数据处理速度慢问题。
在本发明实施例的第一方面，提供了一种系统，包括：
在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；
通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；
IP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至MAC层，并由串行收发器进行数据传输；
IP接收模块接收来自MAC层的IP数据包，对IP数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块；
UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区。
在本发明实施例的第二方面，提供了一种系统，至少包括UDP/IP协议栈、以太网MAC核和串行收发器，所述UDP/IP协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块，所述UDP发送模块用于对内部数据进行UDP协议封装，将封装的数据包发送至IP发送模块，所述IP发送模块用于接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至以太网MAC核，并由串行收发器进行数据传输，所述IP接收模块用于接收来自以太网MAC核的IP数据包，对IP数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块，所述UDP接收模块用于接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区；
所述以太网MAC核用于接收UDP/IP协议栈发送IP数据包，并转发至串行收发器，或接收串行收发器转发的外部IP数据包，发送至UDP/IP协议栈；
所述串行收发器用于串行数据传输。
本发明实施例中，基于FPGA的千兆以太网传输系统，利用FPGA的高速并行处理能力，利用硬件描述语言实现UDP/IP协议栈与其他模块的逻辑设计，提高了以太网传输速度，基于FPGA实现的UDP/IP协议栈可以提高应用数据处理速度，满足网络接口高速数据传输的要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他附图。
图1为本发明的一个实施例提供的红外图像目标检测方法的流程示意图；
图2为本发明的一个实施例提供的红外图像目标检测方法的原理示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明的说明书或权利要求书及上述附图中的术语“包括”以及其他相近意思表述，意指覆盖不排他的包含，如包含一系列步骤或单元的过程、方法或系统、设备没有限定于已列出的步骤或单元。
可以理解的是，UDP处于以太网传输7层协议中的运输层，运输层具有以下功能：一是实现进程之间的互通功能，UDP的端口号被用来实现该通信功能；二是为运输层添加了控制功能。UDP数据报首部可以使数据以最快的速度发送到网络层，传输速率快。其中，UDP首部各部分定义包括：
源端口，源端口字段的数据长度为16bit，因此其可表示的区间是从0到65535，它是源节点在运行进程时使用的端口号。
目的端口，目的端口字段的数据长度为16bit，因此其可表示的范围是从0到65535，它是目的节点在运行进程时使用的端口号。
长度，长度字段的数据长度为16bit，因此其可表示的范围是从0字节到65535字节，数据报的实际长度为其首部与用户发送数据长度之和。
检验和，UDP数据报的检验和用于对UDP首部和其后面的数据进行计算，用于检验UDP数据报在传输过程中是否发送错误。IP层的数据报结构由IP首部与数据两部分组成，其中普通的IP首部长是二十个字节，下面将对各字段功能进行简单介绍。
版本，VER字段的数据长度为4bit，其说明IP协议采用的是4号版本，也可以简称为IPv4。
首部长度，HLEN字段的数据长度为4bit，它的功能是对数据报首部的总长度进行定义。由于首部的长度在20字节到60字节之间变化。
总长度，总长度字段的数据长度是16bit，它代表了一个完整IP数据报的长度。
标识，标识字段的数据长度为3bit，它可以对节点发送的数据报进行唯一的标识，此外它与数据报的分片与从组息息相关。
生成时间，生成时间字段的数据长度为8bit，该字段的功能是对数据报能够通过的最大路由器值进行设置，这完成了对该数据报生存时间的确定。生成时间字段中的数值一般被设置为32或64，每当其经过一个路由器，其字段中的值减1，直到该字段中的值减为0时，该数据报会被丢弃，此时会向发送该数据报的源节点发送差错报文。
协议，协议字段的数据长度为8bit，该字段中的值由传输层设置。可以将协议字段设置为UDP协议类型，UDP协议类型等多种传输层协议类型，其功能是为节点指明数据报传输层的协议类型。
检验和，检验和字段的数据长度为16bit，该字段的功能是对IP首部的不同取值进行检验和的计算，为IP首部的正确性和完整性进行检查，与IP首部后面数据无关。
目的IP地址，目的IP地址的数据长度为4个字节，它的功能是表示帧数据被发送到节点的目的IP地址。
源IP地址，源IP地址的数据长度也为4个字节，它的功能是表示被发送到节点的帧数据来源的IP地址。
FPGA内部既有串行结构的CPU，适合网络系统的初始化工作，又有大量并行结构的逻辑单元，适合大量数据的高速传输工作，且CPU与逻辑单元互相之间是并行操作。使用硬件描述语言实现的UDP/IP协议栈可以大大提高网络传输速率与系统的灵活性。
请参阅图1，本发明实施例提供的一种基于FPGA的UDP/IP协议栈实现方法的流程示意图，包括：
在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块。
S101、通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；
S102、IP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至MAC层，并由串行收发器进行数据传输；
S103、IP接收模块接收来自MAC层的IP数据包，对IP数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块；
S104、UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区。
其中，所述UDP发送模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的传输，状态机包括IDLE(空闲)、PAUSE(暂停)、SEND_UDP_HDR(发送UDP包头)和SEND_USER_DATA(发送用户数据)四种状态；
相应的，所述UDP接收模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的接收，状态机包括IDLE(空闲)、UDP_HDR(接收UDP包头)、USER_DATA(接收用户数据)、ERR(错误)和WAIT_END(等待结束)五种状态。
其中，所述IP发送模块包含一个状态机，所述状态机用于控制IP数据协议头部分和数据部分的传输，状态机包括IDLE(空闲)、WAIT_MAC(等待Mac地址)、WAIT_CHN(等待封包)、SEND_ETH_HDR(发送以太网帧头)、SEND_IP_HDR(发送IP包头)和SEND_USER_DATA(发送用户数据)六种状态；
相应的，所述IP接收模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的接收，状态机包括IDLE(空闲)、ETH_HDR(接收以太网帧头)、IP_HDR(接收IP包头)、USER_DATA(接收用户数据)和WAIT_END(等待结束)五种状态。
FPGA内部既有串行结构的CPU，适合网络系统的初始化工作，又有大量并行结构的逻辑单元，适合大量数据的高速传输工作，且CPU与逻辑单元互相之间是并行操作。基于硬件描述语言实现的UDP/IP协议栈可以大大提高网络传输速率与系统的灵活性。
应理解，上述实施例中各步骤的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在本发明一个实施例中，还提供了一种FPGA芯片，至少包括UDP/IP协议栈、以太网MAC核和串行收发器，所述UDP/IP协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块，所述UDP发送模块用于对内部数据进行UDP协议封装，将封装的数据包发送至IP发送模块，所述IP发送模块用于接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至以太网MAC核，并由串行收发器进行数据传输，所述IP接收模块用于接收来自以太网MAC核的IP数据包，对IP数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块，所述UDP接收模块用于接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区；
所述以太网MAC核用于接收UDP/IP协议栈发送IP数据包，并转发至串行收发器，或接收串行收发器转发的外部IP数据包，发送至UDP/IP协议栈；
所述串行收发器用于串行数据传输。
在本发明另一实施例中。如图2所示，对于协议栈内部测试数据，在协议栈中自定义数据帧格式，将数据帧发送至以太网MAC核。其中，所述TX FIFO为发送数据缓冲区，所述RX FIFO为接收数据缓冲区，FIFO表示先入先出队列。通过MAC发送端将数据帧发送至GTX串行收发器，进行数据发送和接收，GTX串行收发器与PHY芯片连接，所述PHY芯片是一种外部信号接口芯片，用于进行物理层的数据处理，外部设备PC与PHY芯片相连进行数据传输。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种基于FPGA的UDP/IP协议栈实现方法，其特征在于，包括：
在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；
通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；
IP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行I P数据包封包操作后，发送至MAC层，并由串行收发器进行数据传输；
IP接收模块接收来自MAC层的I P数据包，对I P数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块；
UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区。
2.根据权利要求1所述的方法，其特征在于，所述UDP发送模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的传输，状态机包括IDLE、PAUSE、SEND_UDP_HDR和SEND_USER_DATA四种状态；
相应的，所述UDP接收模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的接收，状态机包括IDLE、UDP_HDR、USER_DATA、ERR和WAIT_END五种状态。
3.根据权利要求1所述的方法，其特征在于，所述IP发送模块包含一个状态机，所述状态机用于控制IP数据协议头部分和数据部分的传输，状态机包括IDLE、WAIT_MAC、WAIT_CHN、SEND_ETH_HDR、SEND_IP_HDR和SEND_USER_DATA六种状态；
相应的，所述IP接收模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的接收，状态机包括IDLE、ETH_HDR、IP_HDR、USER_DATA和WAIT_END五种状态。
4.一种FPGA芯片，至少包括UDP/IP协议栈、以太网MAC核和串行收发器，其特征在于，所述UDP/IP协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块，所述UDP发送模块用于对内部数据进行UDP协议封装，将封装的数据包发送至IP发送模块，所述IP发送模块用于接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至以太网MAC核，并由串行收发器进行数据传输，所述I P接收模块用于接收来自以太网MAC核的I P数据包，对I P数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块，所述UDP接收模块用于接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区；
所述以太网MAC核用于接收UDP/IP协议栈发送IP数据包，并转发至串行收发器，或接收串行收发器转发的外部IP数据包，发送至UDP/IP协议栈；
所述串行收发器用于串行数据传输。
CN202011460633.2A 2020-12-12 2020-12-12 一种基于fpga的udp/ip协议栈实现方法及fpga芯片 Pending CN112637075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011460633.2A CN112637075A (zh) 2020-12-12 2020-12-12 一种基于fpga的udp/ip协议栈实现方法及fpga芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011460633.2A CN112637075A (zh) 2020-12-12 2020-12-12 一种基于fpga的udp/ip协议栈实现方法及fpga芯片

Publications (1)

Publication Number Publication Date
CN112637075A true CN112637075A (zh) 2021-04-09

Family

ID=75312562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011460633.2A Pending CN112637075A (zh) 2020-12-12 2020-12-12 一种基于fpga的udp/ip协议栈实现方法及fpga芯片

Country Status (1)

Country Link
CN (1) CN112637075A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760370A (zh) * 2022-03-15 2022-07-15 杭州电子科技大学富阳电子信息研究院有限公司 基于udp协议的上位机与fpga高速数据传输架构及实现方法
CN117792484A (zh) * 2024-02-26 2024-03-29 南京典格通信科技有限公司 一种5g卫星通信地面终端业务报文传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227543A (zh) * 2015-08-26 2016-01-06 电子科技大学 参数可配置的基于fpga的以太网udp/ip处理器
CN105471852A (zh) * 2015-11-18 2016-04-06 武汉精测电子技术股份有限公司 一种udp高速数据收发系统及方法
CN105791252A (zh) * 2014-12-26 2016-07-20 航天信息股份有限公司 基于fpga的udp协议ip核
CN108462642A (zh) * 2018-03-16 2018-08-28 西安电子科技大学 基于fpga的udp/ip硬件协议栈及实现方法
US20200167302A1 (en) * 2017-05-24 2020-05-28 Microsoft Technology Licensing, Llc Communications for field programmable gate array device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105791252A (zh) * 2014-12-26 2016-07-20 航天信息股份有限公司 基于fpga的udp协议ip核
CN105227543A (zh) * 2015-08-26 2016-01-06 电子科技大学 参数可配置的基于fpga的以太网udp/ip处理器
CN105471852A (zh) * 2015-11-18 2016-04-06 武汉精测电子技术股份有限公司 一种udp高速数据收发系统及方法
US20200167302A1 (en) * 2017-05-24 2020-05-28 Microsoft Technology Licensing, Llc Communications for field programmable gate array device
CN108462642A (zh) * 2018-03-16 2018-08-28 西安电子科技大学 基于fpga的udp/ip硬件协议栈及实现方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
王磊: "基于FPGA的uIPv6IP核的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 March 2014 (2014-03-15), pages 20 - 27 *
胡冠敏等: "基于FPGA的硬件协议栈精简实现", 《军事通信技术》, vol. 32, no. 3, 30 September 2011 (2011-09-30), pages 62 - 64 *
郜林: "《基于opnet的通信网仿真》", 西安电子科技大学出版社, pages: 101 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760370A (zh) * 2022-03-15 2022-07-15 杭州电子科技大学富阳电子信息研究院有限公司 基于udp协议的上位机与fpga高速数据传输架构及实现方法
CN117792484A (zh) * 2024-02-26 2024-03-29 南京典格通信科技有限公司 一种5g卫星通信地面终端业务报文传输方法
CN117792484B (zh) * 2024-02-26 2024-05-10 南京典格通信科技有限公司 一种5g卫星通信地面终端业务报文传输方法

Similar Documents

Publication Publication Date Title
US7664112B2 (en) Packet processing apparatus and method
CN106953853B (zh) 一种片上网络千兆以太网资源节点及其工作方法
CN108462642B (zh) 基于fpga的udp/ip硬件协议栈及实现方法
CN112637075A (zh) 一种基于fpga的udp/ip协议栈实现方法及fpga芯片
US20030182440A1 (en) Network processor with high-speed transceiver
EP1952592B1 (en) Communication apparatus and method
CN107508828B (zh) 一种超远程数据交互系统及方法
CN104135548A (zh) 基于fpga的静态nat实现方法及装置
CN112787902B (zh) 报文封装方法及装置、报文解封装方法及装置
EP3288220B1 (en) A bridge for connecting ethernet and spacewire networks
CN110121868A (zh) 通过被配置为加速服务的加速组件的消息传输
CN116074253B (zh) 一种报文链式转发方法及装置
CN102790663B (zh) 一种应用于vlbi硬件相关处理机的全硬件网络接口
CN105263165B (zh) 一种基于fpga的网络数据连包拆分方法
CN111131267A (zh) 基于fpga的以太网自适应方法、装置及系统
CN113094762B (zh) 一种数据处理方法、装置及签名验签服务器
CN209805842U (zh) 一种基于zynq的网络发包机
CN113938443A (zh) 一种无线物联网协议交换机架构、实现方法
KR20120012354A (ko) 부하 절감형 ｔｏｅ 네트워크 장치
CN108712242B (zh) 分组设备内提升信令处理能力的系统及方法
Sasi et al. UDP/IP stack in FPGA for hard real-time communication of Sonar sensor data
US20230080535A1 (en) Network Path Testing via Independent Test Traffic
CN113923172B (zh) 一种具有时间确定性的ff现场总线交换机
CN117749912B (zh) 一种基于fpga模块的数据传输控制方法及系统
JP7087106B2 (ja) データ送信方法および転送デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210409