CN112636741A - 一种电平转换电路及终端设备 - Google Patents

Abstract

本申请提出一种电平转换电路及终端设备中，电平转换电路包括第一开关管和第二开关管，第一开关管的第一极和第二极均连接于第一驱动电源，第二开关管的第一极和第二极均连接于第二驱动电源，第一开关管的第三极连接于第二开关管的第三极。第一开关管和第二开关管具有寄生二极管，寄生二极管的负极连接于开关管的第三极，寄生二极管的正极连接于开关管的第二极。当第一驱动电源掉电时，第一开关管处于截断状态，第一开关管内的寄生二极管用于防止第二驱动电源对第一驱动电源进行倒灌；当第二驱动电源掉电时，第二开关管处于截断状态，第二开关管内的寄生二极管用于防止第一驱动电源对第二驱动电源进行倒灌。从而克服倒灌漏电问题，减少了安全隐患。

Description

一种电平转换电路及终端设备

技术领域

本申请涉及电路领域，具体而言，涉及一种电平转换电路及终端设备。

背景技术

随着电子产品功能越加丰富，单个系统往往会挂载多个功能模块，而各个模块的工作电压却不完全一样。所以，需要将不同的电平信号连接相互通信，就涉及到电平转化单元。

现有技术中，采用单一CMOS芯片实现电平转换电路，但由于CMOS芯片生产工艺问题，其内部自身形成寄生二极管特性。在某些场景下，会导致漏电，给系统稳定性带来隐患。

发明内容

本申请的目的在于提供一种电平转换电路及终端设备，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种电平转换电路，所述电平转换电路包括第一开关管和第二开关管，所述第一开关管的第一极和第二极均连接于第一驱动电源，所述第二开关管的第一极和第二极均连接于第二驱动电源，所述第一开关管的第三极连接于所述第二开关管的第三极；

其中，所述第一开关管内的寄生二极管的负极连接于所述第一开关管的第三极，所述第一开关管内的寄生二极管的正极连接于所述第一开关管的第二极，所述第二开关管内的寄生二极管的负极连接于所述第二开关管的第三极，所述第二开关管内的寄生二极管的正极连接于所述第二开关管的第二极；

第一电平网络连接于所述第一驱动电源与所述第一开关管的第二极之间；

第二电平网络连接于所述第二驱动电源与所述第二开关管的第二极之间；

当所述第一驱动电源掉电时，所述第一开关管处于截断状态，所述第一开关管内的寄生二极管用于防止所述第二驱动电源对所述第一驱动电源进行倒灌；

当所述第二驱动电源掉电时，所述第二开关管处于截断状态，所述第二开关管内的寄生二极管用于防止所述第一驱动电源对所述第二驱动电源进行倒灌。

可选地，所述第一开关管用于当所述第一电平网络拉低时，所述第一开关管的第一极与第二极之间的压差大于阈值，所述第一开关管切换为导通状态，对所述第二开关管的第三极进行拉低，所述第二开关管中的寄生二极管导通，从而对所述第二电平网络进行拉低；

所述第二开关管用于当所述第二电平网络拉低时，所述第二开关管的第一极与第二极之间的压差大于阈值，所述第二开关管切换为导通状态，对所述第一开关管的第三极进行拉低，所述第一开关管中的寄生二极管导通，从而对所述第一电平网络进行拉低。

可选地，所述第一开关管包括第一NMOS管，所述第二开关管包括第二NMOS管；

所述第一NMOS管的栅极作为所述第一开关管的第一极，所述第一NMOS管的源极作为所述第一开关管的第二极，所述第一NMOS管的漏极作为所述第一开关管的第三极；

所述第二NMOS管的栅极作为所述第二开关管的第一极，所述第二NMOS管的源极作为所述第二开关管的第二极，所述第二NMOS管的漏极作为所述第二开关管的第三极。

可选地，所述第一开关管包括第一三极管和第一寄生二极管，所述第二开关管包括第二三极管和第二寄生二极管；

所述第一三极管的基极作为所述第一开关管的第一极，所述第一三极管的发射极与所述第一寄生二极管的正极的连接端作为所述第一开关管的第二极，所述第一三极管的集电极与所述第一寄生二极管的负极的连接端作为所述第一开关管的第三极；

所述第二三极管的基极作为所述第二开关管的第一极，所述第二三极管的发射极与所述第二寄生二极管的正极的连接端作为所述第二开关管的第二极，所述第二三极管的集电极与所述第二寄生二极管的负极的连接端作为所述第二开关管的第三极。

可选地，所述电平转换电路还包括第三开关管和/或第四开关管；

所述第三开关管的第一极与所述第一开关管的第一极连接；所述第三开关管的第二极与所述第一驱动电源连接，所述第四开关管的第一极与所述第二开关管的第一极连接；所述第四开关管的第二极与所述第二驱动电源连接；

当所述第三开关管为截断状态时，所述第三开关管用于断开所述第一驱动电源与所述第一开关管的第一极；

当所述第四开关管为截断状态时，所述第四开关管用于断开所述第二驱动电源与所述第二开关管的第一极。

可选地，所述第三开关管为第三NMOS管，所述第四开关管为第四NMOS管；

所述第三NMOS管的源极为所述第三开关管的第一极，所述第三NMOS管的漏极为所述第三开关管的第二极，所述第三NMOS管的栅极为所述第三开关管的第三极，所述第三NMOS管的栅极连接第五使能电平信号；

所述第四NMOS管的源极为所述第四开关管的第一极，所述第四NMOS管的漏极为所述第四开关管的第二极，所述第四NMOS管的栅极为所述第四开关管的第三极，所述第四NMOS管的栅极连接第六使能电平信号；

所述第五使能电平信号用于切换所述第三NMOS管的导通状态；

所述第六使能电平信号用于切换所述第四NMOS管的导通状态。

可选地，所述电平转换电路还包括第一电阻和/或第二电阻；

所述第一电阻的一端接地，所述第一电阻的另一端连接于所述第一开关管的第一极与所述第三开关管的第一极之间；

所述第二电阻的一端接地，所述第二电阻的另一端连接于所述第二开关管的第一极与所述第四开关管的第一极之间。

可选地，所述电平转换电路还包括第五开关管；

所述第五开关管的第一极接地，所述第五开关管的第二极连接于所述第一开关管的第三极与所述第二开关管的第三极之间；

当所述第五开关管导通时，所述第一电平网络和所述第二电平网络持续拉低，所述电平转换电路失效。

可选地，所述电平转换电路还包括第六开关管，所述第六开关管的第一极和第二极均连接于第三驱动电源；

其中，所述第六开关管内的寄生二极管的负极连接于所述第六开关管的第三极，所述第六开关管内的寄生二极管的正极连接于所述第六开关管的第二极；

第三电平网络连接于所述第三驱动电源与所述第六开关管的第二极之间，所述第六开关管的第三极连接于所述第一开关管的第三极与所述第二开关管的第三极之间。

可选地，所述电平转换电路还包括第七开关管，所述第七开关管的第一极和第二极均连接于第四驱动电源；

其中，所述第七开关管内的寄生二极管的负极连接于所述第七开关管的第三极，所述第七开关管内的寄生二极管的正极连接于所述第七开关管的第二极；

第四电平网络连接于所述第四驱动电源与所述第七开关管的第二极之间，所述第七开关管的第三极连接于所述第二电平网络。

可选地，所述电平转换电路还包括第三电阻和第四电阻；

所述第三电阻的一端连接于所述第一开关管的第二极，所述第三电阻的另一端连接于所述第一驱动电源；

所述第四电阻的一端连接于所述第二开关管的第二极，所述第四电阻的另一端连接于所述第二驱动电源。

第二方面，本申请实施例提供一种终端设备，所述终端设备包括上述的电平转换电路。

相对于现有技术，本申请实施例所提供的一种电平转换电路及终端设备中，电平转换电路包括第一开关管和第二开关管，第一开关管的第一极和第二极均连接于第一驱动电源，第二开关管的第一极和第二极均连接于第二驱动电源，第一开关管的第三极连接于第二开关管的第三极。第一开关管和第二开关管具有寄生二极管，寄生二极管的负极连接于开关管的第三极，寄生二极管的正极连接于开关管的第二极。当第一驱动电源掉电时，第一开关管处于截断状态，第一开关管内的寄生二极管用于防止第二驱动电源对第一驱动电源进行倒灌；当第二驱动电源掉电时，第二开关管处于截断状态，第二开关管内的寄生二极管用于防止第一驱动电源对第二驱动电源进行倒灌。从而克服了现有技术中的倒灌漏电问题，减少了安全隐患，提升电路的安全性。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的电平转换典型设计框图；

图2为本申请实施例提供的电平转换电路的连接示意图；

图3为本申请实施例提供的第一开关管和第二开关管的连接示意图；

图4为本申请实施例提供的第一开关管和第二开关管的连接示意图之一；

图5为本申请实施例提供的电平转换电路的连接示意图之一；

图6为本申请实施例提供的电平转换电路的连接示意图之一；

图7为本申请实施例提供的电平转换电路的连接示意图之一；

图8为本申请实施例提供的电平转换电路的连接示意图之一。

图中：20-第一电平网络；30-第二电平网络；40-第三电平网络；50-第四电平网络；101-第一开关管；102-第二开关管；103-第三开关管；104-第四开关管；105-第五开关管；106-第六开关管；107-第七开关管；108-第八开关管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

现有技术中，电平转换典型设计框图，如下图1所示。采用单一CMOS芯片C1实现电平转换电路，但由于CMOS芯片C1生产工艺问题，其内部自身形成寄生二极管特性。在某些场景下，会导致漏电，给系统稳定性带来隐患。电路中NET_M网络的高电平值大小为VCCM；NET_O网络的高电平值大小为VCCO；电路实现不同高电平值或则不同工作状态时，NET_M网络和NET_O网络同时变高变低功能。此电路模块常常运用在IIC，SMbus和UART等中低速传输协议网络电路上。实现不同电压等级设备之间的双向通信。但此电路在部分场景存在漏电问题，当VCCO掉电后，VCCM电压将延CMOS的寄生二极管漏电到VCCO电源端，导致VCCO一直存部分电压无法清除。当VCCM电压比VCCO电压差值大于特定阈值后，VCCM电压会直接延CMOS的寄生二极管串接到VCCO电源端，导致VCCO电源升高，会有设备受损隐患。

为了克服以上问题，本申请实施例提供了一种电平转换电路。如图2所示，电平转换电路包括第一开关管101和第二开关管102，第一开关管101的第一极k1和第二极k2均连接于第一驱动电源VCCA，第二开关管102的第一极k1和第二极k2均连接于第二驱动电源VCCB，第一开关管101的第三极k3连接于第二开关管102的第三极k3。

其中，第一开关管101内的寄生二极管的负极连接于第一开关管101的第三极k3，第一开关管101内的寄生二极管的正极连接于第一开关管101的第二极k2，第二开关管102内的寄生二极管的负极连接于第二开关管102的第三极k3，第二开关管102内的寄生二极管的正极连接于第二开关管102的第二极k2。

第一电平网络20连接于第一驱动电源VCCA与第一开关管101的第二极k2之间。

第二电平网络30连接于第二驱动电源VCCB与第二开关管102的第二极k2之间。

当第一驱动电源VCCA掉电时，第一开关管101处于截断状态。此时，若第二电平网络30处于高电平状态，第二开关管102的第一极k1和第二极k2之间的压差小于阈值，第二开关管102也会处于截断状态，第二驱动电源VCCB不能经过第二开关管102流入第一开关管101。若第二电平网络30处于低电平状态，第二开关管102的第一极k1和第二极k2之间的压差大于阈值，第二开关管102会处于导通状态，第二驱动电源VCCB经过第二开关管102流入第一开关管101的第三极k3。但因为第一驱动电源VCCA掉电时，第一开关管101处于截断状态。并且第一开关管101内的寄生二极管的负极连接于第一开关管101的第三极k3，第一开关管101内的寄生二极管的正极连接于第一开关管101的第二极k1。第一开关管101内的寄生二极管用于防止第二驱动电源VCCB对第一驱动电源VCCA进行倒灌。

当第二驱动电源VCCB掉电时，第二开关管102处于截断状态，第二开关管102内的寄生二极管用于防止第一驱动电源VCCA对第二驱动电源VCCB进行倒灌，其原理与上述的第一开关管101内的寄生二极管相同，在此不做赘述。

综上所述，本申请实施例提供的电平转换电路中，电平转换电路包括第一开关管和第二开关管，第一开关管的第一极和第二极均连接于第一驱动电源，第二开关管的第一极和第二极均连接于第二驱动电源，第一开关管的第三极连接于第二开关管的第三极。第一开关管和第二开关管具有寄生二极管，寄生二极管的负极连接于开关管的第三极，寄生二极管的正极连接于开关管的第二极。当第一驱动电源掉电时，第一开关管处于截断状态，第一开关管内的寄生二极管用于防止第二驱动电源对第一驱动电源进行倒灌；当第二驱动电源掉电时，第二开关管处于截断状态，第二开关管内的寄生二极管用于防止第一驱动电源对第二驱动电源进行倒灌。从而克服了现有技术中的倒灌漏电问题，减少了安全隐患，提升电路的安全性。

请继续参考图2，第一开关管101用于当第一电平网络20拉低时，第一开关管101的第一极k1与第二极k2之间的压差大于阈值，第一开关管101切换为导通状态，对第二开关管102的第三极k3进行拉低，第二开关管102中的寄生二极管导通，从而对第二电平网络30进行拉低。

可选地，当第二开关管102中的寄生二极管导通后，会拉低第二开关管102的第二极k2的电平，第二开关管102的第一极k1与第二极k2之间的压差大于阈值，第二开关管102导通，使得第二电平网络30保持低位。

第二开关管102用于当第二电平网络30拉低时，第二开关管102的第一极k1与第二极k2之间的压差大于阈值，第二开关管102切换为导通状态，对第一开关管101的第三极k3进行拉低，第一开关管101中的寄生二极管导通，从而对第一电平网络20进行拉低。

可选地，当第一开关管101中的寄生二极管导通后，会拉低第一开关管101的第二极k2的电平，第一开关管101的第一极k1与第二极k2之间的压差大于阈值，第一开关管101导通，使得第一电平网络20保持低位。

以上，当第一电平网络20或第二电平网络30中的任意一个拉低时，会导致另一个电平网络同时变低，从而使得两个电平网络保持相同的电位状态。

需要说明的是，本申请实施例提供的电平转换电路中，第一驱动电源VCCA与第二驱动电源VCCB是完全独立的两个电源网络，第一驱动电源VCCA与第二驱动电源VCCB并未同时加载在一个二极管的正负极，二者的电压值彼此不相关。从而克服了图1所示的“当VCCM电压比VCCO电压差值大于特定阈值后，VCCM电压会直接延CMOS的寄生二极管串接到VCCO电源端，导致VCCO电源升高，会有设备受损隐患”的问题。

在图2的基础上，对于第一开关管101和第二开关管102的构成，本申请实施例还提供了一种可能的实现方式，请参考图3，第一开关管101包括第一NMOS管Q1，第二开关管102包括第二NMOS管Q2。

第一NMOS管Q1的栅极作为第一开关管101的第一极k1，第一NMOS管Q1的源极作为第一开关管101的第二极k2，第一NMOS管Q1的漏极作为第一开关管101的第三极k3。

第二NMOS管Q2的栅极作为第二开关管102的第一极k1，第二NMOS管Q2的源极作为第二开关管102的第二极k2，第二NMOS管Q2的漏极作为第二开关管102的第三极k3。

需要说明的是，NMOS管的源极与漏极之间存在寄生二极管。

在图2的基础上，对于第一开关管101和第二开关管102的构成，本申请实施例还提供了一种可能的实现方式，请参考图4，第一开关管101包括第一三极管S1和第一寄生二极管D1，第二开关管102包括第二三极管S2和第二寄生二极管D2。

第一三极管S1的基极作为第一开关管101的第一极k1，第一三极管S1的发射极与第一寄生二极管D1的正极的连接端作为第一开关管101的第二极k2，第一三极管S1的集电极与第一寄生二极管D1的负极的连接端作为第一开关管101的第三极k3。

第二三极管S2的基极作为第二开关管102的第一极k1，第二三极管S2的发射极与第二寄生二极管D2的正极的连接端作为第二开关管102的第二极k2，第二三极管S2的集电极与第二寄生二极管D2的负极的连接端作为第二开关管102的第三极k3。

在图2的基础上，对于如何控制信号传输的方向，本申请实施例还提供了一种可能的实现方式，请参考图5，电平转换电路还包括第三开关管103和/或第四开关管104。

第三开关管103的第一极k1与第一开关管101的第一极k1连接；第三开关管103的第二极k2与第一驱动电源VCCA连接，第四开关管104的第一极k1与第二开关管102的第一极k1连接；第四开关管104的第二极k2与第二驱动电源VCCB连接。

当第三开关管103为导通状态时，第三开关管103用于导通第一驱动电源VCCA与第一开关管101的第一极k1，当第三开关管103为截断状态时，第三开关管103用于断开第一驱动电源VCCA与第一开关管101的第一极k1；

当第四开关管104用于为导通状态时，第四开关管104用于导通第二驱动电源VCCB与第二开关管102的第一极k1，当第四开关管104为截断状态时，第四开关管104用于断开第二驱动电源VCCB与第二开关管102的第一极k1。

可选地，第三开关管103和第四开关管104均为导通状态时，图5所示电路与图2所示电路等效。

当第三开关管103为截断状态时，此时第一开关管101的第一极k1的电压不可能高于第一开关管101的第二极k2的电压。以第一开关管101为第一NMOS管Q1、第二开关管102为第二NMOS管Q2举例说明，第一NMOS管Q1保持截断状态。即使第一电平网络20拉低，第一NMOS管Q1依然保持截断状态，不会影响第二NMOS管Q2的漏极电平，即第一电平网络20的电平信号不能传递到第二电平网络30。但是正如，若第二电平网络30拉低，依然会导致第一电平网络20的电平信号拉低。

同理，当第四开关管104为截断状态时，第二电平网络30的电平信号不能传递到第一电平网络20。

通过第三开关管103和第四开关管104中任意一个的状态切换，可以改变电平信号的传输方向。

请继续参考图5，对于第三开关管103和第四开关管104的构成，本申请实施例还提供了一种可能的实现方式，如图5所示，第三开关管103为第三NMOS管Q3，第四开关管104为第四NMOS管Q4。

第三NMOS管Q3的源极为第三开关管103的第一极k1，第三NMOS管Q3的漏极为第三开关管103的第二极k2，第三NMOS管Q3的栅极为第三开关管103的第三极k3，第三NMOS管Q3的栅极连接第五使能电平信号DIR_A_B。

第四NMOS管Q4的源极为第四开关管104的第一极k1，第四NMOS管Q4的漏极为第四开关管104的第二极k2，第四NMOS管Q4的栅极为第四开关管104的第三极k3，第四NMOS管Q4的栅极连接第六使能电平信号DIR_B_A。

第五使能电平信号DIR_A_B用于切换第三NMOS管Q3的导通状态。

第六使能电平信号DIR_B_A用于切换第四NMOS管Q4的导通状态。

需要说明书的是，第三开关管103与第四开关管104可以是同时存在，也可以是单独存在一个，可根据需求具体设定。图5中，以第三开关管103和第四开关管104为NMOS管作为示例，但第三开关管103和第四开关管104还可以为三极管、继电器以及其他逻辑器件，在此不做限定。

请继续参考图5，关于如何提升电路的反应速度，本申请实施例还提供了一种可能的实现方式，如图5所示，电平转换电路还包括第一电阻R1和/或第二电阻R2。

第一电阻R1的一端接地，第一电阻R1的另一端连接于第一开关管101的第一极k1与第三开关管103的第一极k1之间。

第二电阻R2的一端接地，第二电阻R2的另一端连接于第二开关管102的第一极k1与第四开关管104的第一极k1之间。

第一电阻R1用于当第三开关管103为截断状态时，对电路进行放电，第二电阻R2用于当第四开关管104为截断状态时，对电路进行放电。

需要说明的是，第一电阻R1与第三开关管103匹配出现，第二电阻R2与第四开关管104匹配出现。

在图2的基础上，关于如何对电路进行失效控制，本申请实施例还提供了一种可能的实现方式，请参考图6，电平转换电路还包括第五开关管105。

第五开关管105的第一极k1接地，第五开关管105的第二极k2连接于第一开关管101的第三极k3与第二开关管102的第三极k3之间。

当第五开关管105为导通状态时，第一电平网络20和第二电平网络30持续拉低，电平转换电路失效。

可选地，当第五开关管105为导通状态时，第五开关管105的第一极k1和第五开关管105的第二极k2接地，此时第一开关管101的第三极k3和第二开关管102的第三极k3接地。如前文所述，当第一开关管101的第三极k3和第二开关管102的第三极k3接地，第一开关管101的第三极k3和第二开关管102的第三极k3的电平为低电平，会导致其内容寄生二极管导通，从而拉低第一开关管101的第二极k2和第二开关管102的第二极k2的电平，使得第一开关管101和第二开关管102导通，持续拉低第一电平网络20和第二电平网络30，电平转换电路失效。

当第五开关管105为截断状态时，图6所示电路与图2所示电路等效。

需要说明的是，第五开关管105可以为NMOS管，三极管以及继电器等逻辑器件，图6中以第五开关管105可以为第五NMOS管Q5为例进行说明，但不完全以此为限定。

当第五开关管105为第五NMOS管Q5时，第五NMOS管Q5的栅极为第五开关管105的第三极k3，第五NMOS管Q5的源极为第五开关管105的第一极k1，第五NMOS管Q5的漏极为第五开关管105的第二极k2。第五NMOS管Q5的栅极连接使能电平信号ON/OFF，使能电平信号ON/OFF用于切换第五NMOS管Q5的导通状态。

可选地，对于如何提升电平转换电路连接电平网络的数量，本申请实施例还提供了一种可能的实现方式，请参考图7，电平转换电路还包括第六开关管106，第六开关管106的第一极k1和第二极k2均连接于第三驱动电源VCCD。

其中，第六开关管106内的寄生二极管的负极连接于第六开关管106的第三极k3，第六开关管106内的寄生二极管的正极连接于第六开关管106的第二极k2。

第三电平网络40连接于第三驱动电源VCCD与第六开关管106的第二极k2之间，第六开关管106的第三极k3连接于第一开关管101的第三极k3与第二开关管102的第三极k3之间。

可选地，当第一电平网络20、第二电平网络30以及第三电平网络40中任意一个电平网络拉低，均会使其他的电平网络拉低。在第一开关管101的第三极k3与第二开关管102的第三极k3之间还可以连接更多的与第六开关管106等效的电路结构，可根据设备需求，具体设定。

需要说明的是，第六开关管106的功能原理与第一开关管101和第二开关管102的功能原理相同，第六开关管106可以为NMOS管或由三极管与二极管组成，可参考图3和图4中第一开关管101和第二开关管102的结构，在此不做赘述。图7中，以第六开关管106为第六NMOS管Q6为例进行说明。

当第六开关管106为第六NMOS管Q6时，第六NMOS管Q6的栅极作为第六开关管106的第一极k1，第六NMOS管Q6的源极作为第六开关管106的第二极k2，第六NMOS管Q6的漏极作为第六开关管106的第三极k3。

请继续参考图7，关于如何控制第六开关管106的信号传输方向，本申请实施例还提供了一种可能的实现方式，如图7所示，电平转换电路还包括第八开关管108和第六电阻R6。

第八开关管108的第一极k1与第六开关管106的第一极k1连接；第八开关管108的第二极k2与第三驱动电源VCCD连接。

第八开关管108用于当为导通状态时，导通第三驱动电源VCCD与第六开关管106的第一极k1，当为截断状态时，断开第三驱动电源VCCD与第六开关管106的第一极k1。

第六电阻R6的一端接地，第六电阻R6的另一端连接于第八开关管108的第一极k1与第六开关管106的第一极k1之间。

需要说明的是，第八开关管108与第三开关管103、第四开关管104相同，其结构也可以相同，在此不做赘述。图7中，以第八开关管108为第八NMOS管Q8作为示例，但并不一次作为限定。

当第八开关管108为第八NMOS管Q8时，第八NMOS管Q8的源极为第八开关管108的第一极k1，第八NMOS管Q8的漏极为第八开关管108的第二极k2，第八NMOS管Q8的栅极连接使能电平信号DIR_A_B_D。

使能电平信号DIR_A_B_D用于切换第八NMOS管Q8的导通状态。

第六电阻R6的功能用于与第一电阻R1、第二电阻R2的功能用途相同，在此不做赘述。

在图2的基础上，如何提升电平转换电路连接电平网络的数量，本申请实施例还提供了一种可能的实现方式，请参考图8，电平转换电路还包括第七开关管107，第七开关管107的第一极k1和第二极k2均连接于第四驱动电源VCCE。

其中，第七开关管107内的寄生二极管的负极连接于第七开关管107的第三极k3，第七开关管107内的寄生二极管的正极连接于第七开关管107的第二极k2。

第四电平网络50连接于第四驱动电源VCCE与第七开关管107的第二极k2之间，第七开关管107的第三极k3连接于第二电平网络30。

需要说明的是，第七开关管107的功能原理与第一开关管101和第二开关管102的功能原理相同，第七开关管107可以为NMOS管或由三极管与二极管组成，可参考图3和图4中第一开关管101和第二开关管102的结构，在此不做赘述。图8中，以第七开关管107为第七NMOS管Q7为例进行说明。

当第七开关管107为第七NMOS管Q7时，第七NMOS管Q7的栅极作为第七开关管107的第一极k1，第七NMOS管Q7的源极作为第七开关管107的第二极k2，第七NMOS管Q7的漏极作为第七开关管107的第三极k3。

请继续参考图2，关于如何保护第一开关管101和第二开关管102本申请实施例还提供了一种可能的实现方式，如图2所示，电平转换电路还包括第三电阻R3和第四电阻R4。

第三电阻R3的一端连接于第一开关管101的第二极k2，第三电阻R3的另一端连接于第一驱动电源VCCA。

第四电阻R4的一端连接于第二开关管102的第二极k2，第四电阻R4的另一端连接于第二驱动电源VCCB。

第三电阻R3和第四电阻R4用于防止过流，起到保护作用。

本申请实施例还提供了一种终端设备，该终端设备包括上述的电平转换电路。

该终端设备可以是投影设备或其他电子设备。

需要说明的是，本实施例所提供的终端设备，其可以实现上述的电平转换电路的对应的技术效果。为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (12)

1.一种电平转换电路，其特征在于，所述电平转换电路包括第一开关管和第二开关管，所述第一开关管的第一极和第二极均连接于第一驱动电源，所述第二开关管的第一极和第二极均连接于第二驱动电源，所述第一开关管的第三极连接于所述第二开关管的第三极；

其中，所述第一开关管内的寄生二极管的负极连接于所述第一开关管的第三极，所述第一开关管内的寄生二极管的正极连接于所述第一开关管的第二极，所述第二开关管内的寄生二极管的负极连接于所述第二开关管的第三极，所述第二开关管内的寄生二极管的正极连接于所述第二开关管的第二极；

第一电平网络连接于所述第一驱动电源与所述第一开关管的第二极之间；

第二电平网络连接于所述第二驱动电源与所述第二开关管的第二极之间；

当所述第一驱动电源掉电时，所述第一开关管处于截断状态，所述第一开关管内的寄生二极管用于防止所述第二驱动电源对所述第一驱动电源进行倒灌；

当所述第二驱动电源掉电时，所述第二开关管处于截断状态，所述第二开关管内的寄生二极管用于防止所述第一驱动电源对所述第二驱动电源进行倒灌。

2.如权利要求1所述的电平转换电路，其特征在于，所述第一开关管用于当所述第一电平网络拉低时，所述第一开关管的第一极与第二极之间的压差大于阈值，所述第一开关管切换为导通状态，对所述第二开关管的第三极进行拉低，所述第二开关管中的寄生二极管导通，从而对所述第二电平网络进行拉低；

所述第二开关管用于当所述第二电平网络拉低时，所述第二开关管的第一极与第二极之间的压差大于阈值，所述第二开关管切换为导通状态，对所述第一开关管的第三极进行拉低，所述第一开关管中的寄生二极管导通，从而对所述第一电平网络进行拉低。

3.如权利要求1所述的电平转换电路，其特征在于，所述第一开关管包括第一NMOS管，所述第二开关管包括第二NMOS管；

所述第一NMOS管的栅极作为所述第一开关管的第一极，所述第一NMOS管的源极作为所述第一开关管的第二极，所述第一NMOS管的漏极作为所述第一开关管的第三极；

所述第二NMOS管的栅极作为所述第二开关管的第一极，所述第二NMOS管的源极作为所述第二开关管的第二极，所述第二NMOS管的漏极作为所述第二开关管的第三极。

4.如权利要求1所述的电平转换电路，其特征在于，所述第一开关管包括第一三极管和第一寄生二极管，所述第二开关管包括第二三极管和第二寄生二极管；

所述第一三极管的基极作为所述第一开关管的第一极，所述第一三极管的发射极与所述第一寄生二极管的正极的连接端作为所述第一开关管的第二极，所述第一三极管的集电极与所述第一寄生二极管的负极的连接端作为所述第一开关管的第三极；

所述第二三极管的基极作为所述第二开关管的第一极，所述第二三极管的发射极与所述第二寄生二极管的正极的连接端作为所述第二开关管的第二极，所述第二三极管的集电极与所述第二寄生二极管的负极的连接端作为所述第二开关管的第三极。

5.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第三开关管和/或第四开关管；

所述第三开关管的第一极与所述第一开关管的第一极连接；所述第三开关管的第二极与所述第一驱动电源连接，所述第四开关管的第一极与所述第二开关管的第一极连接；所述第四开关管的第二极与所述第二驱动电源连接；

当所述第三开关管为截断状态时，所述第三开关管用于断开所述第一驱动电源与所述第一开关管的第一极；

当所述第四开关管为截断状态时，所述第四开关管用于断开所述第二驱动电源与所述第二开关管的第一极。

6.如权利要求5所述的电平转换电路，其特征在于，所述第三开关管为第三NMOS管，所述第四开关管为第四NMOS管；

所述第三NMOS管的源极为所述第三开关管的第一极，所述第三NMOS管的漏极为所述第三开关管的第二极，所述第三NMOS管的栅极为所述第三开关管的第三极，所述第三NMOS管的栅极连接第五使能电平信号；

所述第四NMOS管的源极为所述第四开关管的第一极，所述第四NMOS管的漏极为所述第四开关管的第二极，所述第四NMOS管的栅极为所述第四开关管的第三极，所述第四NMOS管的栅极连接第六使能电平信号；

所述第五使能电平信号用于切换所述第三NMOS管的导通状态；

所述第六使能电平信号用于切换所述第四NMOS管的导通状态。

7.如权利要求5所述的电平转换电路，其特征在于，所述电平转换电路还包括第一电阻和/或第二电阻；

所述第一电阻的一端接地，所述第一电阻的另一端连接于所述第一开关管的第一极与所述第三开关管的第一极之间；

所述第二电阻的一端接地，所述第二电阻的另一端连接于所述第二开关管的第一极与所述第四开关管的第一极之间。

8.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第五开关管；

所述第五开关管的第一极接地，所述第五开关管的第二极连接于所述第一开关管的第三极与所述第二开关管的第三极之间；

当所述第五开关管导通时，所述第一电平网络和所述第二电平网络持续拉低，所述电平转换电路失效。

9.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第六开关管，所述第六开关管的第一极和第二极均连接于第三驱动电源；

其中，所述第六开关管内的寄生二极管的负极连接于所述第六开关管的第三极，所述第六开关管内的寄生二极管的正极连接于所述第六开关管的第二极；

第三电平网络连接于所述第三驱动电源与所述第六开关管的第二极之间，所述第六开关管的第三极连接于所述第一开关管的第三极与所述第二开关管的第三极之间。

10.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第七开关管，所述第七开关管的第一极和第二极均连接于第四驱动电源；

其中，所述第七开关管内的寄生二极管的负极连接于所述第七开关管的第三极，所述第七开关管内的寄生二极管的正极连接于所述第七开关管的第二极；

第四电平网络连接于所述第四驱动电源与所述第七开关管的第二极之间，所述第七开关管的第三极连接于所述第二电平网络。

11.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括第三电阻和第四电阻；

所述第三电阻的一端连接于所述第一开关管的第二极，所述第三电阻的另一端连接于所述第一驱动电源；

所述第四电阻的一端连接于所述第二开关管的第二极，所述第四电阻的另一端连接于所述第二驱动电源。

12.一种终端设备，其特征在于，所述终端设备包括如权利要求1至11任意一项所述的电平转换电路。

Images