CN112636594A - 一种用于直流同步升压的电路 - Google Patents

Abstract

一种用于直流同步升压的电路，包括升压控制芯片、输入电源、输入电容、储能电感、输出电容、负载和外编程电阻；升压控制芯片包括过流保护模块、限流保护模块；端口LX端连接到储能电感的一端，储能电感的另一端连接到升压控制芯片的电源端口VCC端、输入电容正极以及输入电源的正极；升压控制芯片的输出端口输出端VOUT连接到输出电容的正极，输出端口输出端VOUT与接地端GND之间串联负载；升压控制芯片的限流设定端VSET与接地端GND之间串联外编程电阻；输入电源的负极、输入电容的负极、输出电容的负极均连接到接地端GND；其中，限流保护模块控制过流保护模块在负载过流后，将负载的电流限制在一预定的阈值，预定的阈值与外编程电阻的阻值相关。

Description

一种用于直流同步升压的电路

技术领域

本发明属于电路技术领域，涉及一种用于直流同步升压的电路。

背景技术

近年来，直流同步升压作为电源管理类产品得到广泛的发展和应用，实现了高效率的直流到直流电源转换，应用于各种环境及场合。

请参阅图1，图1所示为现有技术的直流同步升压保护电路示意图。如图1所示，控制芯片101的LX端连接到电感14，电感14的另一端连接到所述芯片101的电源端VCC、输入电容13正极以及输入电源12的正极；所述芯片101的输出端VOUT连接到输出电容15的正极，输出端VOUT与地之间串联负载16；输入电源12的负极、输入电容13的负极、输出电容15的负极均连接到地。

现有技术中，通过运算放大器111对输出端VOUT，输出信号的电压采样信号与基准电压VREF进行误差放大，输出信号COMP，当FB低于VREF时，COMP信号上升，当FB高于基准电压VREF时，COMP信号下降，COMP信号被模块112钳位于COMPMAX，使其不能无限升高。

误差比较器113对LX的电压及COMP电压进行比较，当LX电压高于COMP电压时，PWM输出高电平信号，当LX电压低于COMP信号时输出低电平信号；当NCH为低电平时，误差比较器113的输出为低电平。

PWM通过每周期控制，实现：当COMP低于COMPMAX时，同步升压电路处于恒压输出的工作状态，输出端VOUT＝VREF*(1+R71/R72)；当COMP钳位于COMPMAX时，处于限流模式，输出电压降会下降，输出峰值限流点为IPK＝COMP/R204。

请参阅图2，图2为现有技术的直流同步升压保护电路在短路保护时部分信号的波形示意图。如图2所示，逻辑选择模块114的逻辑控制中，振荡器61的输出OSC信号为设置信号，误差比较器113的输出信号PWM为复位信号，OSC的下降沿开启功率N管204即NCH为高电平信号，PWM的上升沿开启功率N管204即NCH为低电平信号；PCH为NCH的逻辑反信号，且当流经续流P管205的电流低于零则续流P管被关断即PCH为高电平，此时PCH与NCH的逻辑无关。

然而，由于现有技术中通过对误差运放输出信号COMP的钳位与电流在功率NMOS上产生的导通压降进行比较，来实现输出过流的保护，所以过流保护点受功率NMOS管的导通阻抗及温度特性影响，故一致性较差，且限流保护点固定缺少了灵活性，已成为本领域技术人员亟待解决的问题之一。

发明内容

为解决的上述技术问题，本发明提出一种全新的用于直流同步升压的电路，其能够有能够提高限流保护点及短路电流触发点的一致性，且可以灵活外置设定不同值。

为实现上述目的，本发明的技术方案如下：

一种用于直流同步升压的电路，包括：升压控制芯片、输入电源、输入电容、储能电感、输出电容、负载和外编程电阻；所述升压控制芯片包括过流保护模块、限流保护模块、电源端口VCC、端口LX、输出端口输出端VOUT、限流设定端VSET及接地端GND；所述端口LX端连接到储能电感的一端，所述储能电感的另一端连接到所述升压控制芯片的电源端口VCC端、输入电容正极以及输入电源的正极；所述升压控制芯片的输出端口输出端VOUT连接到输出电容的正极，输出端口输出端VOUT与接地端GND之间串联负载；所述升压控制芯片的限流设定端VSET与接地端GND之间串联所述外编程电阻；所述输入电源的负极、输入电容的负极、输出电容的负极均连接到接地端GND；其中，所述限流保护模块控制所述过流保护模块在所述负载过流后，将所述负载的电流限制在一预定的阈值，所述外编程电阻为可调电阻，所述外编程电阻的阻值与所述预定的阈值相关。

进一步地，所述过流保护模块为短路比较器，所述限流保护模块为限流比较器；所述升压控制芯片还包括基准电压模块、电流源模块、有源电阻模块、功率N管、续流P管、恒压控制模块、计数模块、逻辑及驱动模块、反馈电阻网络；其中，所述基准电压模块用于提供芯片内部的基准电压信号，其输入信号为VCC，输出信号为VREF；所述电流源模块用于根据不同的外编程电阻，提供不同的电流源模块，其工作电源为VCC，输出信号为HVCL；所述的有源电阻模块经电流源模块的电流通过并产生压降，用于限流及短路保护的输入电压比较值，其输入信号为HVCL，输出信号为VCL；所述的功率N管为电感到地的主电流回路，电流流经此通路时，由于功率N管存在导通阻抗，故在功率N管的漏极产生压降，功率N管的栅极连接到N管驱动模块的输出信号NCH，其源极连接到所述接地端GND，其漏极连接到所述端口LX；所述续流P管为电感到输出端VOUT的主电流通路；所述限流比较器用于对功率N管采样到的电压LX与所设定的既定值VCL进行比较，其输出信号为LIM；所述短路比较器用于对功率N管采样到的电压LX与所设定的既定值HVCL进行比较，其输出信号为OC；所述限流比较器及短路保护比较器的使能信号为NCH，这两个比较器仅在NCH为高电平时工作，当NCH为低电平时其输出信号均为低电平；所述恒压控制模块用于实现输出恒压的控制，其输入信号为VREF及FB，输出信号为PWM；所述计数模块用于短路触发以及输出复位计时，其输入信号为OC，其输出信号为OSP；所述逻辑及驱动模块用于恒压控制、限流及短路保护的逻辑选择，其输入信号为PWM、ILIM及OSP，其输出信号为NCH及PCH；所述反馈网络用于对输出电压输出端VOUT的电压进行采样，并把信号送到所述恒压控制模块，其输入信号为输出端VOUT，输出信号为FB。

进一步地，所述电流源模块包括运算放大器、N驱动管、电流源产生管以及电流源镜像管；所述运算放大器的输入连接到基准电压模块的输出信号VREF及所述限流设定端VSET，所述运算放大器的输出连接到所述N驱动管的栅极；所述N驱动管的漏极连接到电流源产生管的漏极，其源极连接到所述限流设定端VSET；所述电流源产生管的栅极与漏极连接，其源极连接到所述电源VCC；所述电流源镜像管的栅极连接到电流源产生管的栅极，其漏极连接到信号HVCL，其源极连接到所述电源端VCC。

进一步地，所述有源电阻模块由多个NMOS管串联于HVCL信号及接地端GND之间，所述多个NMOS管的栅极均连接到所述电源端VCC。

进一步地，所述计数模块包括第一D触发器、第二D触发器、第三D触发器及时钟产生器：所述第一D触发器的输入D端连接到其输出QN端，其CLK输入端连接到OC，其输出信号Q1连接到所述第二D触发器的CLK输入端；所述第二D触发器的输入D端连接到其输出QN端，其输出信号Q2连接到所述第三D触发器的CLK输入端；所述第三D触发器的输入D端连接到所述升压控制芯片的VCC端，其Q端输出信号为OSP；所述时钟产生器的输出信号RB连接到所述三个D触发器的RB输入端。

进一步地，所述逻辑及驱动模块包括振荡器、三或门、RS触发器、N驱动模块、二或门及P驱动模块；所述振荡器的输出信号为OSC；所述三或门的输入端连接到OSP、ILIM及PWM信号，其输出端连接到OFF信号；所述RS触发器的输入端SET连接到OSC信号，其输入端RESET连接到OFF信号，其输出Q端连接到所述N驱动模块的输入端，其输出QN端连接到所述二或门的一个输入端；所述二或门的另一个输入端连接到信号OSP，其输出信号连接到所述P驱动模块的输入端；所述N驱动模块的输出信号为NCH，所述P驱动模块的输出信号为PCH，所述N驱动模块及P驱动模块用于把逻辑输出信号的驱动能力提高，以便实现功率N管及续流P管的快速开关。

进一步地，所述反馈电阻网络由上侧反馈电阻及下侧反馈电阻串联于所述升压控制芯片的输出端VOUT与接地端GND之间，用于比例采样输出端VOUT的电压，所述输出信号FB连接到所述恒压控制模块的输入端。

从上述技术方案可以看出，本发明的用于直流同步升压的电路可外编程限流保护电路，其具有如下有益效果：

①、支持使用电阻外编程，实现不同限流值的限流保护；

②、本发明的电路，对每个开关周期限流，提高过流保护点的一致性；

③、采用本发明的电路，可以实现输出端的短路监测及保护。

附图说明

图1所示为现有技术实施例中直流同步升压的电路的结构示意图

图2所示为现有技术直流同步升压电路在短路保护时信号的波形示意图

图3所示为本发明实施例中用于直流同步升压电路的结构示意图

图4所示为本发明实施例中电路在限流保护时部分信号的波形示意图

图5所示为本发明实施例中用于直流同步升压的电路在短路保护时部分信号的波形示意图

元件标号说明

11 控制芯片

12 直流电压源

13 输入电容

14 电感

15 输出电容

16 负载

17 外置电阻

101 现有技术控制芯片

111 误差运算放大器

112 钳位模块

113 误差比较器

114 逻辑选择模块

201 基准电压模块

202 电流源模块

203 有源电阻模块

204 功率N管

205 续流P管

206 限流保护比较器

207 短路保护比较器

208 恒压控制模块

209 计数模块

210 逻辑及驱动模块

211 反馈电阻网络

31 运算放大器

32 N驱动管

33 电流源模块产生管

34 电流源模块镜像管

41至44 有源电阻NMOS管

51 第一D触发器

52 第二D触发器

53 第三D触发器

54 时钟产生器

61 振荡器

62 三或门

63 RS触发器

64 N驱动模块

65 二或门

66 P驱动模块

71 上侧反馈电阻

72 下侧反馈电阻

具体实施方式

下面结合附图3-5，对本发明的具体实施方式作进一步的详细说明。

请参阅图3，图3所示为所示为本发明实施例中用于直流同步升压电路的结构示意图。如图3所示，本发明的用于直流同步升压电路包括升压控制芯片11、输入电源12、输入电容13、储能电感14、输出电容15、负载16和外编程电阻17。

所述升压控制芯片11包括过流保护模块207、限流保护模块206、电源端口VCC、端口LX、输出端口输出端VOUT、限流设定端VSET及接地端GND；所述端口LX端连接到储能电感的一端，所述储能电感14的另一端连接到所述升压控制芯片11的电源端口VCC端、输入电容13正极以及输入电源的正极；所述升压控制芯片11的输出端口输出端VOUT连接到输出电容15的正极，输出端口输出端VOUT与接地端GND之间串联负载；所述升压控制芯片11的限流设定端VSET与接地端GND之间串联所述外编程电阻；所述输入电源的负极、输入电容13的负极、输出电容15的负极均连接到接地端GND；其中，所述限流保护模块206控制所述过流保护模块207在所述负载16过流后，将所述负载16的电流限制在一预定的阈值，所述外编程电阻17为可调电阻，所述外编程电阻17的阻值与所述预定的阈值相关。

所述过流保护模块为短路比较器207，所述限流保护模块为限流比较器206；所述升压控制芯片11还包括基准电压模块201、电流源模块202、有源电阻模块203、功率N管204、续流P管205、恒压控制模块208、计数模块209、逻辑及驱动模块210、反馈电阻网络211。

其中，所述基准电压模块201，用于提供芯片内部的基准电压信号，其输入信号为VCC，输出信号为VREF；所述电流源模块202，用于根据不同的外编程电阻17，提供不同的电流源，其工作电源为VCC，输出信号为HVCL；所述的有源电阻模块203，经电流源202的电流通过并产生压降，用于限流及短路保护的输入电压比较值，其输入信号为HVCL，输出信号为VCL；所述的功率N管204为电感14到地的主电流回路，电流流经此通路时，由于功率N管204存在导通阻抗，故在功率N管204的漏极产生压降，功率N管204的栅极连接到N管驱动模块64的输出信号NCH，其源极连接到所述升压控制芯片11的接地端GND端，其漏极连接到所述升压控制芯片11的LX端；所述续流P管205为电感14到输出端VOUT输出端的主电流通路；所述限流比较器206用于对功率N管204采样到的电压LX与所设定的既定值VCL进行比较，其输出信号为LIM；所述短路比较器207用于对功率N管204采样到的电压LX与所设定的既定值HVCL进行比较，其输出信号为OC；所述限流比较器206及短路保护比较器207的使能信号为NCH，这两个比较器仅在NCH为高电平时工作，当NCH为低电平时其输出信号均为低电平；所述恒压控制模块208用于实现输出恒压的控制，其输入信号为VREF及FB，输出信号为PWM；所述计数模块209用于短路触发以及输出复位计时，其输入信号为OC，其输出信号为OSP；所述逻辑及驱动模块210用于恒压控制、限流及短路保护的逻辑选择，其输入信号为PWM、ILIM及OSP，其输出信号为NCH及PCH；所述反馈网络211用于对输出电压输出端VOUT的电压进行采样，并把信号送到所述恒压控制模块208，其输入信号为输出端VOUT，输出信号为FB。

在本发明的实施例中，所述电流源模块202包括：运算放大器31、N驱动管32、电流源产生管33以及电流源镜像管34；所述运算放大器31的输入连接到基准电压模块201的输出信号VREF及所述升压控制芯片11的限流设定端VSET，运算放大器31的输出连接到N驱动管32的栅极；所述N驱动管32的漏极连接到电流源产生管33的漏极，其源极连接到所述升压控制芯片11的VSET端；所述电流源产生管33的栅极与漏极连接，其源极连接到所述升压控制芯片11的电源端VCC；所述电流源镜像管34的栅极连接到电流源产生管33的栅极，其漏极连接到信号HVCL，其源极连接到所述升压控制芯片11的电源端VCC。

在本发明的实施例中，所述有源电阻模块203由多个N管(例如4个，41、42、43及44)串联于HVCL信号及接地端GND之间，该4个N管的栅极均连接到电源端VCC，在芯片的版图设计中这些串联的N管与所述功率N管204靠近并形成比例匹配。

在本发明的实施例中，所述计数模块209包括第一D触发器51、第二D触发器52、第三D触发器53及时钟产生器54：所述第一D触发器51的输入D端连接到其输出QN端，其CLK输入端连接到OC，其输出信号Q1连接到所述第二D触发器52的CLK输入端；所述第二D触发器52的输入D端连接到其输出QN端，其输出信号Q2连接到所述第三D触发器53的CLK输入端；所述第三D触发器53的输入D端连接到所述升压控制芯片11的VCC端，其Q端输出信号为OSP；所述时钟产生器54的输出信号RB连接到所述三个D触发器的RB输入端。

在本发明的实施例中，所述逻辑及驱动模块210包括振荡器61、三或门62、RS触发器63、N驱动模块64、二或门65及P驱动模块66；所述振荡器61的输出信号为OSC；所述三或门62的输入端连接到OSP、ILIM及PWM信号，其输出端连接到OFF信号；所述RS触发器63的输入端SET连接到OSC信号，其输入端RESET连接到OFF信号，其输出Q端连接到所述N驱动模块64的输入端，其输出QN端连接到所述二或门65的一个输入端；所述二或门65的另一个输入端连接到信号OSP，其输出信号连接到所述P驱动模块66的输入端；所述N驱动模块64的输出信号为NCH，所述P驱动模块66的输出信号为PCH，N驱动模块64及P驱动模块66用于把逻辑输出信号的驱动能力提高，以便实现功率N管204及续流P管205的快速开关。

在本发明的实施例中，所述反馈电阻网络211由上侧反馈电阻71及下侧反馈电阻72串联于所述升压控制芯片11的输出端VOUT与接地端GND之间，用于比例采样输出端VOUT的电压，输出信号FB连接到所述恒压控制模块208的输入端。

所述升压控制芯片11的VSET端与地之间串联电阻17为R17，所述基准电压模块201的输出电压为VREF，运算放大器31的两个输入虚短，故VSET的电压值等于VREF，流经电流源产生管33的电流为IM33＝VREF/R17，电流源镜像管34为电流源产生管的m倍，则流经电流源镜像管34的电流为IM34＝m*VREF/R17；串联MOS管41、42、43及44形成的有源电阻分别为R41,R42,R43,R44，当电流镜202的电流流经有源电阻203后，产生的电压输出信号为：

VCL＝(R43+R44)*m*VREF/R17

HVCL＝(R41+R42+R43+R44)*m*VREF/R17。

请参阅图4和图5，图4所示为本发明实施例中电路在限流保护时部分信号的波形示意图，图5所示为本发明实施例中用于直流同步升压的电路在短路保护时部分信号的波形示意图。如图所示，所述限流比较器206在LX电压升高，当LX电压高于VCL时，输出信号ILIM由低电平变为高电平，触发所述逻辑与驱动模块210，使其输出信号NCH由高电平变为低电平，PCH由高电平变为低电平，即功率N管204开路，续流P管205导通，使得电感14上的电流由上升变为下降，功率N管204的导通阻抗为R204，则电感14峰值限流点为ILX_PK＝VCL/R204，也就是说：

ILX_PK＝(R43+R44)*m*VREF/(R17*R204)；

所述短路比较器207在LX电压升高，当高于HVCL时输出信号OC由低电平变为高电平，触发所述计数模块209，当连续触发OSC的4个周期后，该计数模块209的输出信号OSP由低电平跳变为高电平并保持，则NCH锁定为低电平，PCH锁定为高电平，即功率N管204及续流P管205均为开路，电感14电流会降至零，实现输出短路保护，触发短路计数保护的电流点为：

ILX_SHORT＝(R41+R42+R43+R44)*m*VREF/(R17*R204)

当触发短路保护时，可根据不同的时钟复位信号RB来复位，重新检测输出是否为短路；由于R41～R44与R204为同类型电阻，且在版图中做布局靠近及匹配处理，他们的偏差特性可抵消，VREF为修调后的高精度电压信号，R17为外置电阻17可具备高精度及良好的温度特性，所以限流保护点及短路电流触发点的一致性很高。

综上所述，本发明的用于直流同步升压电路，其通过可外编程限流保护电路，能够提高限流保护点及短路电流触发点的一致性，且可以灵活外置设定不同值。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (7)

1.一种用于直流同步升压的电路，其特征在于，包括：升压控制芯片、输入电源、输入电容、储能电感、输出电容、负载和外编程电阻；所述升压控制芯片包括过流保护模块、限流保护模块、电源端口VCC、端口LX、输出端口输出端VOUT、限流设定端VSET及接地端GND；所述端口LX端连接到储能电感的一端，所述储能电感的另一端连接到所述升压控制芯片的电源端口VCC端、输入电容正极以及输入电源的正极；所述升压控制芯片的输出端口输出端VOUT连接到输出电容的正极，输出端口输出端VOUT与接地端GND之间串联负载；所述升压控制芯片的限流设定端VSET与接地端GND之间串联所述外编程电阻；所述输入电源的负极、输入电容的负极、输出电容的负极均连接到接地端GND；

其中，所述限流保护模块控制所述过流保护模块在所述负载过流后，将所述负载的电流限制在一预定的阈值，所述外编程电阻为可调电阻，所述外编程电阻的阻值与所述预定的阈值相关。

2.根据权利要求1所述的用于直流同步升压的电路，其特征在于，所述过流保护模块为短路比较器，所述限流保护模块为限流比较器；所述升压控制芯片还包括基准电压模块、电流源模块、有源电阻模块、功率N管、续流P管、恒压控制模块、计数模块、逻辑及驱动模块、反馈电阻网络；其中，所述基准电压模块用于提供芯片内部的基准电压信号，其输入信号为VCC，输出信号为VREF；所述电流源模块用于根据不同的外编程电阻，提供不同的电流源模块，其工作电源为VCC，输出信号为HVCL；所述的有源电阻模块经电流源模块的电流通过并产生压降，用于限流及短路保护的输入电压比较值，其输入信号为HVCL，输出信号为VCL；所述的功率N管为电感到地的主电流回路，电流流经此通路时，由于功率N管存在导通阻抗，故在功率N管的漏极产生压降，功率N管的栅极连接到N管驱动模块的输出信号NCH，其源极连接到所述接地端GND，其漏极连接到所述端口LX；所述续流P管为电感到输出端VOUT的主电流通路；所述限流比较器用于对功率N管采样到的电压LX与所设定的既定值VCL进行比较，其输出信号为LIM；所述短路比较器用于对功率N管采样到的电压LX与所设定的既定值HVCL进行比较，其输出信号为OC；所述限流比较器及短路保护比较器的使能信号为NCH，这两个比较器仅在NCH为高电平时工作，当NCH为低电平时其输出信号均为低电平；所述恒压控制模块用于实现输出恒压的控制，其输入信号为VREF及FB，输出信号为PWM；所述计数模块用于短路触发以及输出复位计时，其输入信号为OC，其输出信号为OSP；所述逻辑及驱动模块用于恒压控制、限流及短路保护的逻辑选择，其输入信号为PWM、ILIM及OSP，其输出信号为NCH及PCH；所述反馈网络用于对输出电压输出端VOUT的电压进行采样，并把信号送到所述恒压控制模块，其输入信号为输出端VOUT，输出信号为FB。

3.根据权利要求2所述的用于直流同步升压的电路，其特征在于，所述电流源模块包括运算放大器、N驱动管、电流源产生管以及电流源镜像管；所述运算放大器的输入连接到基准电压模块的输出信号VREF及所述限流设定端VSET，所述运算放大器的输出连接到所述N驱动管的栅极；所述N驱动管的漏极连接到电流源产生管的漏极，其源极连接到所述限流设定端VSET；所述电流源产生管的栅极与漏极连接，其源极连接到所述电源VCC；所述电流源镜像管的栅极连接到电流源产生管的栅极，其漏极连接到信号HVCL，其源极连接到所述电源端VCC。

4.根据权利要求2所述的用于直流同步升压的电路，其特征在于，所述有源电阻模块由多个NMOS管串联于HVCL信号及接地端GND之间，所述多个NMOS管的栅极均连接到所述电源端VCC。

5.根据权利要求1所述的用于直流同步升压的电路，其特征在于，所述计数模块包括第一D触发器、第二D触发器、第三D触发器及时钟产生器：所述第一D触发器的输入D端连接到其输出QN端，其CLK输入端连接到OC，其输出信号Q1连接到所述第二D触发器的CLK输入端；所述第二D触发器的输入D端连接到其输出QN端，其输出信号Q2连接到所述第三D触发器的CLK输入端；所述第三D触发器的输入D端连接到所述升压控制芯片的VCC端，其Q端输出信号为OSP；所述时钟产生器的输出信号RB连接到所述三个D触发器的RB输入端。

6.根据权利要求2所述的用于直流同步升压的电路，其特征在于，所述逻辑及驱动模块包括振荡器、三或门、RS触发器、N驱动模块、二或门及P驱动模块；所述振荡器的输出信号为OSC；所述三或门的输入端连接到OSP、ILIM及PWM信号，其输出端连接到OFF信号；所述RS触发器的输入端SET连接到OSC信号，其输入端RESET连接到OFF信号，其输出Q端连接到所述N驱动模块的输入端，其输出QN端连接到所述二或门的一个输入端；所述二或门的另一个输入端连接到信号OSP，其输出信号连接到所述P驱动模块的输入端；所述N驱动模块的输出信号为NCH，所述P驱动模块的输出信号为PCH，所述N驱动模块及P驱动模块用于把逻辑输出信号的驱动能力提高，以便实现功率N管及续流P管的快速开关。

7.根据权利要求2所述的用于直流同步升压的电路，其特征在于，所述反馈电阻网络由上侧反馈电阻及下侧反馈电阻串联于所述升压控制芯片的输出端VOUT与接地端GND之间，用于比例采样输出端VOUT的电压，所述输出信号FB连接到所述恒压控制模块的输入端。

Images