CN112635668A - 一种阻变存储器及其制备方法 - Google Patents
一种阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN112635668A CN112635668A CN202011618520.0A CN202011618520A CN112635668A CN 112635668 A CN112635668 A CN 112635668A CN 202011618520 A CN202011618520 A CN 202011618520A CN 112635668 A CN112635668 A CN 112635668A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- random access
- access memory
- resistive random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 100
- 230000008569 process Effects 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 230000008859 change Effects 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 229910004166 TaN Inorganic materials 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 230000015654 memory Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- -1 silicon carbide nitride Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910003070 TaOx Inorganic materials 0.000 claims description 3
- 229910003087 TiOx Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 229910000314 transition metal oxide Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000013065 commercial product Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种阻变存储器及其制备方法，该方法包括在CMOS后段工艺的第一金属层表面淀积第一介质层以及在第一介质层中制备阻变存储器单元的下电极；在第一介质层中依次淀积氧化物阻变层、dummy介质层和dummy金属层并图形化；在阻变存储器单元结构的表面、下电极层和第一介质层表面淀积阻挡层；沉积CMOS后段工艺的第二介质层；通过第二介质层中的接触孔及第二金属层，引出阻变存储器单元的上电极，下电极通过第一金属层引出。因此，本发明限制阻变层中氧空位导电通道的形成区域，以提升器件一致性。
Description
技术领域
本发明属于集成电路制造领域，尤其涉及一种阻变存储器及其制备方法。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)是一种新型的非易失性存储器，其同时具有高速、低功耗、非易失性、高集成度以及与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容等优势，近年来已成为新型存储器领域的研究热点之一，甚至已经出现商业产品。
阻变器单元是阻变存储器技术的核心，基于过渡金属氧化物的阻变器单元，由于与主流CMOS工艺高度兼容一直被广泛研究，其通常采用一种类似于平行板电容的结构，即包含上电极(Top Electrode)、阻变层(Switch Layer)和下电极(Bottom Electrode)的三明治结构，其中，上下电极为导电金属，阻变层通常为非化学计量比的过渡金属氧化物。
在工艺实现方面，这种三明治结构通常可以直接嵌入主流CMOS工艺的后段结构中，即在不改变标准CMOS后段工艺参数的基础上，直接将RRAM结构插入两层金属之间，从而实现与标准CMOS逻辑工艺的完全兼容(如图1所示)。其中，阻变单元的上下电极和过渡金属氧化物通常选用CMOS后段工艺兼容的金属材料和氧化物材料。
基于过渡金属氧化物的阻变器件的阻变机理如下：
请参阅图1，图1所示为现有技术中一种采用与标准CMOS逻辑工艺的完全兼容阻变器单元的结构示意图。如图所示，通过外加电场在氧化物阻变层中诱导形成基于氧空位的导电细丝通道(图中有两个在氧化物阻变层中S性线表示)，进一步通过上下电极的不同操作电压控制导电细丝通道的连通和断开，从而形成稳定的高低阻态。可以看出，由于上下电极重叠区域过大(从图中看几乎相等)，因此，在氧化物阻变层中形成的氧空位导电通道通常具有很大的不可控性，从而进一步导致阻变器单元的电特性也具有很大的离散性，该现象严重制约了阻变存储器的产业化应用。
因此，怎样提升阻变器件的一致性，尤其是从器件结构和工艺制造方面实现氧空位导电通道的可控形成，已成为业界改善RRAM器件特性的重要探索方向，也是推动RRAM技术实现产业化应用亟需突破的关键技术之一。
发明内容
针对现有技术能力的不足，本发明提出了一种兼容CMOS工艺的阻变存储器的制备方法，以及基于标准CMOS工艺制备重叠区域尺寸可调的上下电极结构，由此限制阻变层中氧空位导电通道的形成区域，从而实现阻变器件单元一致性的显著提升。
为实现上述目的，本发明的技术方案如下：
一种阻变存储器的制备方法，所述阻变存储器包括至少一个阻变存储器单元；其包括如下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层；以及在所述第一介质层中制备所述阻变存储器单元的下电极并平坦化；
步骤S2：在所述第一介质层上依次淀积氧化物阻变层、dummy介质层和dummy金属层，并图形化所述dummy介质层和所述dummy金属层以形成所述dummy介质层和dummy金属层图形；其中，所述dummy介质层和dummy金属层图形位于所述氧化物阻变层上；
步骤S3：在图形化后的所述dummy介质层和所述dummy金属层上表面和侧壁以及所述氧化物阻变层表面，淀积所述阻变存储器单元的上电极层，以及自对准刻蚀所述上电极层形成具有侧墙形状的上电极和氧化物阻变图形，从而形成阻变存储器单元结构；其中，所述阻变存储器单元结构为：所述氧化物阻变图形的下表面与所述阻变存储器单元的下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变层上表面；
步骤S4：在所述阻变存储器单元结构的表面、所述下电极和第一介质层表面淀积阻挡层；
步骤S5：沉积CMOS后段工艺的第二介质层并平坦化；
步骤S6：在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述阻变存储器单元的上电极，所述阻变存储器单元的下电极通过所述第一金属层引出。
进一步地，所述步骤S2包括：
S21：采用物理气相沉积所述第一介质层表面淀积所述氧化物阻变层，
S22：采用化学气相沉积工艺在所述氧化物阻变层表面淀积所述dummy介质层；
S23：采用物理气相沉积工艺在所述dummy介质层表面淀积所述dummy金属层；
S24：光刻定义出所述dummy介质层和所述dummy金属层图形；
S25：刻蚀形成所述dummy介质层和所述dummy金属层图形。
进一步地，所述步骤S1中的在所述第一介质层中制备阻变存储器单元的下电极具体包括：先在所述第一介质层中通过光刻和刻蚀工艺定义出阻变存储器单元的下电极接触孔图形，然后采用物理气相沉积工艺淀积下电极层材料，最后通过CMP工艺进行平坦化，以形成所述下电极层。
进一步地，所述阻挡层的材料与第一介质层的材料相同。
进一步地，所述dummy介质层的材料包括氧化硅、氮化硅或氮化碳化硅，所述dummy金属层的材料包括Ta、Ti、TaN或TiN。
进一步地，所述下电极的材料包括Ta、Ti、Cu、W、TaN或TiN，所述上电极的材料包括Ta、Ti、TaN、TiN、Pt或Ir，所述氧化物阻变层的材料包括TaOx、HfOx、或TiOx。
进一步地，所述第一介质层的介电常数高于所述第二介质层的介电常数。
进一步地，所述第一介质层的厚度远小于第二介质层的厚度。
为实现上述目的，本发明又一技术方案如下：
一种阻变存储器，所述阻变存储器包括至少一个阻变存储器单元，所述阻变存储器单元包括：
下电极，位于第一介质层中；
在所述第一介质层上表面依次层叠的氧化物阻变层、dummy介质层和dummy金属层；
具有侧墙形状的上电极；
其中，所述氧化物阻变层的下表面与所述下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变层上表面，所述上电极侧边紧靠所述dummy介质层和dummy金属层图形的一侧面。
进一步地，所述的阻变存储器，其还包括：
第二介质层以及在所述第二介质层制备的CMOS后段工艺的接触孔及第二金属层，以引出所述上电极，
第一金属层，位于所述下电极的下表面，所述下电极通过所述第一金属层引出。
从上述技术方案可以看出，本发明所提出的阻变存储器的制备方法，基于标准CMOS后段工艺制备非对称的“上电极-阻变层-下电极”结构，其中下电极为标准接触孔结构，上电极则为自对准工艺形成的侧墙结构，由此显著限制了阻变存储器单元的有效器件尺寸，从而实现对阻变层中氧空位导电通道形成区域的有效调控，可显著改善阻变器件单元的离散性，提升器件特性的一致性。
此外，本发明所提出的制备方法完全基于标准的CMOS后段工艺，阻变存储器单元的工艺集成方式与标准逻辑工艺完全兼容，且阻变存储器单元的上下电极和阻变层的材料也完全采用CMOS后段工艺常用的或者工艺兼容的材料，因此非常适用于未来阻变存储器芯片的量产制造，具有非常广阔的应用前景。
附图说明
图1为基于传统技术方案实现的阻变存储器截面示意图
图2为本发明实施例中提出的阻变存储器的制备方法的工艺流程图
图3-图12为本发明实施例中提出的阻变存储器的制备方法对应的产品截面示意图
具体实施方式
下面结合附图2-12，对本发明的具体实施方式作进一步的详细说明。
先请参阅图11，图11所示为本发明所提出的阻变存储器的制备方法所形成的阻变存储器产品的截面示意图。如图所示，该阻变存储器，其包括至少一个阻变存储器单元；所述阻变存储器单元包括：
电极，位于第一介质层中；
在所述第一介质层上表面依次层叠的氧化物阻变层、dummy介质层和dummy金属层；
具有侧墙形状的上电极；
其中，所述氧化物阻变层的下表面与所述下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变层上表面，所述上电极侧边紧靠所述dummy介质层和dummy金属层图形的一侧面。
进一步地，所述的阻变存储器，其还包括：
第二介质层以及在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述上电极，位于所述下电极表面的第一金属层，所述下电极通过所述第一金属层引出。
由此可以看出，本发明的技术方案与现技术相同的是，本发明也采用一种类似于平行板电容的结构，即包含上电极(Top Electrode)、阻变层(Switch Layer)和下电极(Bottom Electrode)的三明治结构，其中，上下电极为导电金属，阻变层通常为非化学计量比的过渡金属氧化物。
在工艺实现方面，这种三明治结构通常可以直接嵌入主流CMOS工艺的后段结构中，即在不改变标准CMOS后段工艺参数的基础上直接将RRAM结构插入两层金属之间，以保证与标准CMOS逻辑工艺完全兼容，其中，阻变单元的上下电极和过渡金属氧化物通常选用CMOS后段工艺兼容的金属材料和氧化物材料。
与现技术不相同的是，本发明中的技术方案是从器件结构和工艺制造方面实现氧空位导电通道的可控形成，即成为提升阻变器件的一致性的重要探索方向。具体地，本发明的三明治结构是基于标准CMOS后段工艺制备非对称的“上电极-阻变层-下电极”结构，其中，下电极为标准接触孔结构，上电极则为自对准工艺形成的侧墙结构，由此显著限制了阻变存储器单元的有效器件尺寸，从而实现对阻变层中氧空位导电通道形成区域的有效调控，可显著改善阻变器件单元的离散性，提升器件特性的一致性。
本领域技术人员清楚，由于半导体集成工艺的优势，该阻变存储器阻变存储器可以包括至少一个阻变存储器单元，在本发明的实施例中，以该阻变存储器包括两个阻变存储器单元为例进行说明。
请结合图2参阅图12，图12为本发明实施例中提出的阻变存储器的制备方法的工艺流程图。需要说明的是，图2中的T代表图的意思，例如：T5代表该步骤的执行结果由图5所示的横截面表示。
如图12所示，发明所提出的阻变存储器的制备方法包括以下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层；以及在所述第一介质层中制备所述阻变存储器单元的下电极并平坦化。
具体地，请参考图3，在CMOS后段工艺的第一金属层表面淀积第一介质层并通过CMP工艺进行平坦化，这里第一金属层为标准CMOS后段工艺中的任意一层互连金属层，通常为铜金属层，第一介质层为介电常数较高的阻挡层，通常为氮化碳化硅(SiCN)材料。
请参考图4，在第一介质层中制备阻变存储器单元的下电极并进行平坦化，具体步骤包括：先在所述第一介质层中通过光刻和刻蚀工艺定义出阻变存储器单元的下电极图形，然后，采用物理气相沉积(PVD)工艺淀积下电极金属材料，最后通过CMP工艺进行平坦化，这里下电极材料可选用Ta、Ti、Cu、W、TaN、TiN等CMOS后段工艺常见的导电材料。
步骤S2：在所述第一介质层上依次淀积氧化物阻变层、dummy介质层和dummy金属层，并图形化所述dummy介质层和所述dummy金属层以形成所述dummy介质层和dummy金属层图形；其中，所述dummy介质层和dummy金属层图形位于所述氧化物阻变层上。
进一步地，所述步骤S2包括：
S21：采用物理气相沉积所述第一介质层表面淀积所述氧化物阻变层，
S22：采用化学气相沉积工艺在所述氧化物阻变层表面淀积所述dummy介质层；
S23：采用物理气相沉积工艺在所述dummy介质层表面淀积所述dummy金属层；
S24：光刻定义出所述dummy介质层和所述dummy金属层图形；
S25：刻蚀形成所述dummy介质层和所述dummy金属层图形。
具体地，请参考图5，先在平坦化之后的第一介质层和下电极表面依次淀积氧化物阻变层、dummy介质层和dummy金属层；其中，氧化物阻变层和dummy金属层采用物理气相沉积(PVD)工艺淀积，dummy介质层采用化学气相沉积(CVD)工艺淀积，dummy介质层的材料包括氧化硅(SiO2)、氮化硅(SiN)、氮化碳化硅(SiCN)等。
在本发明的实施例中，dummy金属层的材料可以包括Ta、Ti、TaN、TiN等，氧化物阻变层材料包括TaOx、HfOx、TiOx等CMOS后段工艺兼容的介质材料。
接下来先光刻定义出dummy介质层和dummy金属层图形，然后，先以dummy介质层作为刻蚀停止层刻蚀形成dummy金属层图形，再以氧化物阻变层作为刻蚀停止层进一步刻蚀形成dummy介质层和dummy金属层图形，如图6所示。
步骤S3：在在图形化后的所述dummy介质层和所述dummy金属层上表面和侧壁以及所述氧化物阻变层表面，淀积所述阻变存储器单元的上电极层，以及自对准刻蚀所述上电极层形成具有侧墙形状的上电极和氧化物阻变图形，从而形成阻变存储器单元结构；其中，所述阻变存储器单元结构为：所述氧化物阻变图形的下表面与所述阻变存储器单元的下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变层上表面。较佳地，所述上电极的侧墙高度与所述dummy介质层和所述dummy金属层的厚度相同。
上述步骤完成后，阻变存储器单元的核心结构就完成了。
也就是说，制作阻变存储器单元结构，可以先在dummy结构上淀积阻变存储器单元的上电极层，具体可采用物理气相沉积(PVD)或原子气相沉积(ALD)工艺，上电极材料可选择Ta、Ti、TaN、TiN、Pt、Ir等，如图7所示。然后，采用CMOS前段工艺通常采用的侧墙刻蚀工艺对上电极层进行各向同性刻蚀，直至刻蚀停止于第一介质层表面，即同时刻蚀掉除了dummy结构区域以外的上电极层和氧化物阻变层，由此，即形成阻变存储器单元结构，如图8所示。
在本发明的实施例中，接下来需要将阻变存储器单元的上电极和下电极互连引出。在引出前，先对已经制备的阻变存储器单元结构进行保护和隔离(如图9所示)。即执行步骤S4：在阻变存储器单元结构的表面、所述下电极层和第一介质层表面淀积阻挡层。
在阻变存储器单元结构的表面、所述下电极层和第一介质层表面淀积阻挡层，为保证后续接触孔刻蚀工艺与标准逻辑工艺完全兼容，此处的阻挡层材料需要与第一介质层材料相同，通常为介电常数较高的氮化碳化硅(SiCN)材料。
步骤S5：沉积CMOS后段工艺的第二介质层并平坦化；其中，所述阻变存储器单元结构完全被第二介质层覆盖。
请参考图10，制备CMOS后段工艺的第二介质层并平坦化，这里先淀积CMOS后段工艺的第二介质层，然后采用CMP工艺进行平坦化，第二介质层为介电常数较低的LK介质层，通常为SiCOH材料，且第二介质层的厚度通常远大于第一介质层的厚度。最后制备CMOS后段工艺的接触孔及第二金属层，实现阻变存储器单元上电极的互连引出，如图11所示。
采用标准的铜大马士革工艺即可同时实现标准逻辑器件区域和阻变存储器单元区域的互连引出，这里需要对接触孔的刻蚀工艺参数进行适当优化以保证阻变存储器单元的接触孔刻蚀与标准逻辑工艺的接触孔刻蚀能同时完成，由此即最终实现阻变存储器单元的工艺制备。
综上所述，由最终制备的阻变存储器单元截面示意图可以看出，阻变存储器单元的有效器件尺寸即为上电极侧墙结构的宽度(如图11中x所示)，可显著减小阻变存储器的器件尺寸，限制阻变层中氧空位导电通道的形成区域，从而达到改善阻变器件单元离散性、提升器件一致性的目的。
并且，由阻变存储器单元的整个制备流程可以看出，本发明所提出的制备方法完全可基于标准的CMOS后段工艺实现，阻变存储器单元的工艺集成方式与标准逻辑工艺也高度兼容，且阻变存储器单元的上下电极和阻变层的材料也采用CMOS后段工艺常用的或者工艺兼容的材料，因此非常适用于未来阻变存储器芯片的量产制造，具有非常广阔的应用前景。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种阻变存储器的制备方法，所述阻变存储器包括至少一个阻变存储器单元，其特征在于，包括如下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层；以及在所述第一介质层中制备所述阻变存储器单元的下电极并平坦化；
步骤S2：在所述第一介质层上依次淀积氧化物阻变层、dummy介质层和dummy金属层，并图形化所述dummy介质层和所述dummy金属层以形成所述dummy介质层和dummy金属层图形；其中，所述dummy介质层和dummy金属层图形位于所述氧化物阻变层上；
步骤S3：在图形化后的所述dummy介质层和所述dummy金属层上表面和侧壁以及所述氧化物阻变层表面，淀积所述阻变存储器单元的上电极层，以及自对准刻蚀所述上电极层形成具有侧墙形状的上电极和氧化物阻变图形，从而形成阻变存储器单元结构；其中，所述氧化物阻变图形的下表面与所述阻变存储器单元的下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变图形的上表面；
步骤S4：在所述阻变存储器单元结构的表面、所述下电极和第一介质层表面淀积阻挡层；
步骤S5：沉积CMOS后段工艺的第二介质层并平坦化；
步骤S6：在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述阻变存储器单元的上电极，所述阻变存储器单元的下电极通过所述第一金属层引出。
2.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述步骤S2包括：
S21：采用物理气相沉积工艺在所述第一介质层表面淀积所述氧化物阻变层；
S22：采用化学气相沉积工艺在所述氧化物阻变层表面淀积所述dummy介质层；
S23：采用物理气相沉积工艺在所述dummy介质层表面淀积所述dummy金属层；
S24：光刻定义出所述dummy介质层和所述dummy金属层图形；
S25：刻蚀形成所述dummy介质层和所述dummy金属层图形。
3.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述步骤S1中的在所述第一介质层中制备阻变存储器单元的下电极具体包括：先在所述第一介质层中通过光刻和刻蚀工艺定义出阻变存储器单元的下电极接触孔图形，然后采用物理气相沉积工艺淀积下电极层材料，最后通过CMP工艺进行平坦化，以形成所述下电极。
4.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述阻挡层的材料与第一介质层的材料相同。
5.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述dummy介质层的材料包括氧化硅、氮化硅或氮化碳化硅，所述dummy金属层的材料包括Ta、Ti、TaN或TiN。
6.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述下电极的材料包括Ta、Ti、Cu、W、TaN或TiN，所述上电极的材料包括Ta、Ti、TaN、TiN、Pt或Ir，所述氧化物阻变层的材料包括TaOx、HfOx、或TiOx。
7.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述第一介质层的介电常数高于所述第二介质层的介电常数。
8.根据权利要求1所述的阻变存储器的制备方法，其特征在于，所述第一介质层的厚度远小于第二介质层的厚度。
9.一种阻变存储器，所述阻变存储器包括至少一个阻变存储器单元，其特征在于，所述阻变存储器单元包括：
下电极，位于第一介质层中；
在所述第一介质层上表面依次层叠的氧化物阻变层、dummy介质层和dummy金属层；
具有侧墙形状的上电极；
其中，所述氧化物阻变层的下表面与所述下电极的上表面部分重合，所述上电极的底部位于所述氧化物阻变层上表面，所述上电极侧边紧靠所述dummy介质层和dummy金属层图形的一侧面。
10.根据权利要求9所述的阻变存储器，其特征在于，还包括：
第二介质层以及在所述第二介质层制备的CMOS后段工艺的接触孔及第二金属层，以引出所述上电极，
第一金属层，位于所述下电极的下表面，所述下电极通过所述第一金属层引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011618520.0A CN112635668B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011618520.0A CN112635668B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635668A true CN112635668A (zh) | 2021-04-09 |
| CN112635668B CN112635668B (zh) | 2022-07-08 |
Family
ID=75287200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011618520.0A Active CN112635668B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635668B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367639A (zh) * | 2013-07-25 | 2013-10-23 | 福州大学 | 一种氧化锌纳米线低功耗阻变存储器及其制备方法 |
| US20140092666A1 (en) * | 2012-09-28 | 2014-04-03 | Elijah V. Karpov | Low voltage embedded memory having conductive oxide and electrode stacks |
| US20140225054A1 (en) * | 2013-02-08 | 2014-08-14 | Panasonic Corporation | Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device |
| CN104701454A (zh) * | 2015-02-06 | 2015-06-10 | 北京大学 | 一种三维交叉阵列透明阻变存储器及其制备方法 |
| CN107895757A (zh) * | 2017-11-02 | 2018-04-10 | 中国科学院宁波材料技术与工程研究所 | 一种量子电导特性可控的纳米点接触 |
| CN112018234A (zh) * | 2020-07-22 | 2020-12-01 | 厦门半导体工业技术研发有限公司 | 半导体器件和半导体器件的制造方法 |
-
2020
- 2020-12-31 CN CN202011618520.0A patent/CN112635668B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140092666A1 (en) * | 2012-09-28 | 2014-04-03 | Elijah V. Karpov | Low voltage embedded memory having conductive oxide and electrode stacks |
| US20140225054A1 (en) * | 2013-02-08 | 2014-08-14 | Panasonic Corporation | Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device |
| CN103367639A (zh) * | 2013-07-25 | 2013-10-23 | 福州大学 | 一种氧化锌纳米线低功耗阻变存储器及其制备方法 |
| CN104701454A (zh) * | 2015-02-06 | 2015-06-10 | 北京大学 | 一种三维交叉阵列透明阻变存储器及其制备方法 |
| CN107895757A (zh) * | 2017-11-02 | 2018-04-10 | 中国科学院宁波材料技术与工程研究所 | 一种量子电导特性可控的纳米点接触 |
| CN112018234A (zh) * | 2020-07-22 | 2020-12-01 | 厦门半导体工业技术研发有限公司 | 半导体器件和半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635668B (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107046096B (zh) | 半导体结构及其制造方法 | |
| US10276793B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| TWI450390B (zh) | 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 | |
| US10546999B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| US9608204B2 (en) | Resistive random access memory and manufacturing method thereof | |
| US20170033284A1 (en) | High density resistive random access memory (rram) | |
| US10103330B2 (en) | Resistance variable memory structure | |
| CN103972158A (zh) | 用于半导体器件的互连结构及其制造方法和半导体器件 | |
| CN100539085C (zh) | 实现多位单元的非易失性半导体存储元件及其制造方法 | |
| CN102683584A (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
| TWI821897B (zh) | 積體電路裝置及其製造方法 | |
| WO2022143886A1 (zh) | 一种阻变存储器及其制备方法 | |
| TW202201751A (zh) | 三維記憶體裝置及其製造方法 | |
| US20130171741A1 (en) | Method for fabricating variable resistance memory device | |
| CN112635668B (zh) | 一种阻变存储器及其制备方法 | |
| US20150214480A1 (en) | Resistive random-access memory and method for fabricating the same | |
| US20130248799A1 (en) | Variable resistance memory device and method for fabricating the same | |
| US11665987B2 (en) | Integrated switch using stacked phase change materials | |
| CN107154457B (zh) | 电极的制造方法及电阻式随机存取内存 | |
| CN112736198B (zh) | 一种阻变存储器及其制备方法 | |
| US20140061572A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN108134008B (zh) | 电阻转换存储器元件及其制造方法 | |
| CN220359687U (zh) | 开关结构与半导体结构 | |
| CN219719008U (zh) | 半导体结构 | |
| CN108288671B (zh) | 具一存储器结构的半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |