CN112631534B - 一种基于MircoBlaze+FPGA架构的机电参数显示方法 - Google Patents
一种基于MircoBlaze+FPGA架构的机电参数显示方法 Download PDFInfo
- Publication number
- CN112631534B CN112631534B CN202011523404.0A CN202011523404A CN112631534B CN 112631534 B CN112631534 B CN 112631534B CN 202011523404 A CN202011523404 A CN 202011523404A CN 112631534 B CN112631534 B CN 112631534B
- Authority
- CN
- China
- Prior art keywords
- mapping
- logic
- fpga
- microblaze
- electromechanical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B64—AIRCRAFT; AVIATION; COSMONAUTICS
- B64D—EQUIPMENT FOR FITTING IN OR TO AIRCRAFT; FLIGHT SUITS; PARACHUTES; ARRANGEMENTS OR MOUNTING OF POWER PLANTS OR PROPULSION TRANSMISSIONS IN AIRCRAFT
- B64D43/00—Arrangements or adaptations of instruments
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/60—Editing figures and text; Combining figures or text
Abstract
本发明提供了一种基于MircoBlaze+FPGA架构的机电参数显示方法,包括:(1)接收上位机传输的机电系统状态参数并发送作图指令;(2)嵌入式软核MicroBlaze在每个时钟周期内发送16bit的作图指令至FPGA逻辑端,FPGA逻辑端将软核连续发送的四组作图指令缓存在FIFO中,构成一组16bit×4的数据,同时与MicroBlaze端软件约定作图方式、x坐标、y坐标;(3)产生满足设计要求的时序参数;采用Wu直线反走样算法,完成具有反走样效果的基本图元的绘制;依据MicroBlaze软核实时发送指令,完成图形画面的绘制。本发明用于机载显示器提高作图效率、加快启动时间、降低功耗与成本。
Description
技术领域
本公开涉及机载座舱视频图像处理技术领域,尤其涉及一种基于 MircoBlaze+FPGA架构的机电参数显示方法。
背景技术
机载综合显示系统作为飞机驾驶舱内的重要组成部分,在传统的机械式仪表被各类机载显示器取代后,通过机载计算机与显示器之间的交互通讯,实时作图产生相应的字符、仪表画面,可在飞行员执行任务过程中,为其显示飞机周围的实景以及飞行姿态、机电系统的状态参数等信息。
目前在机载显示领域,针对图形产生,比较成熟的方案主要有两大类,一类是带有操作系统的方案,如CPU+GPU平台(如FT2000+JM5400)或者专用多媒体SoC(如LS2K1000、i.MX6)等,这类方案因内部含有操作系统(如Linux/ VxWorks等),导致产品成本较高、功耗大、启动时间慢;另一类是不带有操作系统的方案,如采用FPGA+DSP的架构,前者作为协处理器配合主处理器D SP进行数据采集和运算,这类方案系统简单,功耗比较低、启动时间较快,但是完全依靠软件在计算后以打点的方式作图,导致显示器画面显示效率较低,显示元素过多时,严重的会出现画面迟滞,影响飞行员观看体验。
发明内容
有鉴于此,本公开实施例提供一种基于MircoBlaze+FPGA架构的机电参数显示方法,用于机载显示器提高作图效率、加快启动时间、降低功耗与成本。
为了实现上述目的,本发明提供如下技术方案:
一种基于MircoBlaze+FPGA架构的机电参数显示方法,应用于机载座舱显示系统中,该方法包括如下步骤:
(1)接收上位机传输的机电系统状态参数并发送作图指令;
(2)解析作图指令:
嵌入式软核MicroBlaze在每个时钟周期内发送16bit的作图指令至FPGA 逻辑端,FPGA逻辑端将软核连续发送的四组作图指令缓存在FIFO中,构成一组16bit×4的数据,同时与MicroBlaze端软件约定,连续发送的64bit数据中,bit63-bit61表示该组作图指令的作图方式,bit60-bit51表示作图起始点的 x坐标,bit50-bit41表示作图起始点的y坐标;
(4)绘制基本图元:
根据解析后的作图指令,时序产生逻辑产生满足设计要求的时序参数;
静态图层逻辑采用Wu直线反走样算法,完成具有反走样效果的基本图元的绘制;
动态旋转图层逻辑依据MicroBlaze软核实时发送的旋转、移动指令,完成具有旋转、平移要求的图形画面的绘制。
进一步地,步骤(1)中具体包括:嵌入式软核MicroBlaze通过串口接收上位机发送的机电系统状态参数,经计算后,再由AXI4总线将作图指令传输给FPGA图形产生的逻辑单元。
进一步地,步骤(2)中,所述作图方式包括中西文字符产生、直线生成、贴图、图层叠加、图像旋转中的至少一个。
进一步地,步骤(3)中,具有反走样效果的基本图元包括:任意斜率直线、字符、BMP位图贴图。
进一步地,步骤(3)中还包括,静态图层逻辑产生的静态画面在帧存管理逻辑中进行三帧缓存处理。
进一步地,步骤(3)中还包括,通过图层叠加逻辑,将静态画面与动态旋转画面进行叠加,并输出显示。
本发明的一种基于MircoBlaze+PPGA架构的机电参数显示方法,利用 FPGA片上逻辑资源、RAM资源实现了基本的点、线、贴图、字符等基本图元的绘制,以及各基本图元的平移、旋转等动态几何变化,与传统方法相比,本发明具有以下有益效果:
1)FPGA片上逻辑实现中西文字符的产生,以及字符背景的反走样处理;
2)FPGA片上逻辑实现贴图画面的动态平移、窗口截取等画面处理;
3)FPGA片上逻辑实现预设图元的任意角度旋转,并对旋转中的图元实时进行反走样处理;
4)软件作图指令集的设计,单条指令即可实现任意字符、直线、贴图等基本图元的绘制,极大提升了软件的运行效率;
5)经实际测量,相对于传统的DSP+FPGA架构方式,作图性能可以提升 300%;
6)相比于带有操作系统的设计方案,系统功耗可降低75%,启动时间可减少82%。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例的一种基于MircoBlaze+FPGA架构的机电参数显示方法原理框图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本公开的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本公开的基本构想,图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。
本公开实施例提供一种基于MircoBlaze+PPGA架构的机电参数显示方法,应用于机载座舱显示系统中,所述方法采取以下步骤:
1)接收上位机传输的机电系统状态参数并发送作图指令
采用国产K7系列FPGA作为核心处理芯片,其片上MicroBlaze嵌入式软核通过串口接收上位机发送的机电各系统状态参数,经简单计算后,再由AXI4 总线将数据(即作图指令)传输给FPGA图形产生逻辑单元。
2)解析作图指令
嵌入式软核MicroBlaze在每个时钟周期内发送16bit数据,FPGA逻辑端在接收到软核发送的16bit数据后,对该作图指令进行缓存:将软核连续发送的四组16bit的作图指令缓存在FIFO中,构成一组16bit×4的数据,同时与 MicroBlaze端软件约定好,连续发送的64bit数据,其bit63~bit61表示该组作图指令是中西文字符产生、直线生成、贴图、图层叠加还是图像旋转; bit60~bit51表示作图起始点的x坐标;bit50~bit41表示作图起始点的y坐标。
以作图方式为中西文字符产生为例,说明其他数据表示的含义: bit40~bit38表示字符颜色,bit37~bi t35表示背景图像颜色,以便后续进行字符反走样处理,bit34~bit25表示字符标识,以便在一级或二级字库中寻找对应的字符,bit24~bit20表示字符在水平方向上的偏移量,bit19~bit15表示字符在垂直方向上的偏移量,bitl4~bit1表示字符的对比度数据,bit10~bit7表示背景的对比度数据。
3)绘制基本图元
作图指令经解析后,被送往后级“时序产生逻辑”、“静态图层逻辑”和“动态旋转图层逻辑”。“时序产生逻辑”可产生满足设计要求的时序参数,分别提供给“静态图层逻辑”和“动态旋转图层逻辑”;利用FPGA并行处理数据和模块化设计的优势,“静态图层逻辑”采用经典的Wu直线反走样算法,完成具有反走样效果的任意斜率直线、字符、BMIP位图贴图等基本图元的绘制,产生的静态画面在“帧存管理逻辑”中进行三帧缓存处理;“动态旋转图层逻辑”依据MicroBlaze软核实时发送的旋转、移动指令,完成具有旋转、平移要求的图形画面的绘制。“图层叠加逻辑"负责将静态画面与动态旋转画面进行叠加,并输出显示。
本发明的一种基于MircoBlaze+PPGA架构的机电参数显示方法,利用 FPGA片上逻辑资源、RAM资源实现了基本的点、线、贴图、字符等基本图元的绘制,以及各基本图元的平移、旋转等动态几何变化,能够有效提高机载显示器作图效率,加快启动时间,降低功耗与成本。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种基于MircoBlaze+FPGA架构的机电参数显示方法,应用于机载座舱显示系统中,其特征在于,该方法包括如下步骤:
(1)接收上位机传输的机电系统状态参数并发送作图指令;
(2)解析作图指令:
嵌入式软核MicroBlaze在每个时钟周期内发送16bit的作图指令至FPGA逻辑端,FPGA逻辑端将软核连续发送的四组作图指令缓存在FIFO中,构成一组16bit×4的数据,同时与MicroBlaze端软件约定,连续发送的64bit数据中,bit63-bit61表示该组作图指令的作图方式,bit60-bit51表示作图起始点的x坐标,bit50-bit41表示作图起始点的y坐标;
(3)绘制基本图元:
根据解析后的作图指令,时序产生逻辑产生满足设计要求的时序参数;
静态图层逻辑采用Wu直线反走样算法,完成具有反走样效果的基本图元的绘制;
动态旋转图层逻辑依据MicroBlaze软核实时发送的旋转、移动指令,完成具有旋转、平移要求的图形画面的绘制。
2.根据权利要求1所述的基于MircoBlaze+FPGA架构的机电参数显示方法,其特征在于,步骤(1)中具体包括:嵌入式软核MicroBlaze通过串口接收上位机发送的机电系统状态参数,经计算后,再由AXI4总线将作图指令传输给FPGA图形产生的逻辑单元。
3.根据权利要求1所述的基于MircoBlaze+FPGA架构的机电参数显示方法,其特征在于,步骤(2)中,所述作图方式包括中西文字符产生、直线生成、贴图、图层叠加、图像旋转中的至少一个。
4.根据权利要求1所述的基于MircoBlaze+FPGA架构的机电参数显示方法,其特征在于,步骤(3)中,具有反走样效果的基本图元包括:任意斜率直线、字符、BMP位图贴图。
5.根据权利要求1所述的基于MircoBlaze+FPGA架构的机电参数显示方法,其特征在于,步骤(3)中还包括,静态图层逻辑产生的静态画面在帧存管理逻辑中进行三帧缓存处理。
6.根据权利要求1所述的基于MircoBlaze+FPGA架构的机电参数显示方法,其特征在于,步骤(3)中还包括,通过图层叠加逻辑,将静态画面与动态旋转画面进行叠加,并输出显示。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011523404.0A CN112631534B (zh) | 2020-12-21 | 2020-12-21 | 一种基于MircoBlaze+FPGA架构的机电参数显示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011523404.0A CN112631534B (zh) | 2020-12-21 | 2020-12-21 | 一种基于MircoBlaze+FPGA架构的机电参数显示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112631534A CN112631534A (zh) | 2021-04-09 |
CN112631534B true CN112631534B (zh) | 2022-09-20 |
Family
ID=75320510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011523404.0A Active CN112631534B (zh) | 2020-12-21 | 2020-12-21 | 一种基于MircoBlaze+FPGA架构的机电参数显示方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112631534B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110738594B (zh) * | 2019-11-28 | 2022-09-20 | 苏州长风航空电子有限公司 | 基于fpga的机载电子仪表画面产生方法 |
-
2020
- 2020-12-21 CN CN202011523404.0A patent/CN112631534B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112631534A (zh) | 2021-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6678209B2 (ja) | 非正規直交グリッドへのテクスチャマッピングのためのグラデーションの調整 | |
US8704830B2 (en) | System and method for path rendering with multiple stencil samples per color sample | |
TWI618030B (zh) | 藉由追蹤物件及/或基元識別符的圖形處理增強之方法及系統,圖形處理單元及非暫時性電腦可讀媒體 | |
TWI634517B (zh) | 用於高解析度顯示緩衝器之有效構造之方法 | |
US20140292803A1 (en) | System, method, and computer program product for generating mixed video and three-dimensional data to reduce streaming bandwidth | |
KR20160051154A (ko) | 렌더링 방법, 렌더링 장치 및 전자 장치 | |
US5261030A (en) | Real-time digital computer graphics processing method and apparatus | |
US20140125686A1 (en) | Image rendering method and system | |
CN110738594B (zh) | 基于fpga的机载电子仪表画面产生方法 | |
EP4290464A1 (en) | Image rendering method and apparatus, and electronic device and storage medium | |
JPH09212146A (ja) | アドレス発生装置及び画像表示装置 | |
JP2011123603A (ja) | レーダビデオ表示装置 | |
WO2017134452A1 (en) | Method and apparatus for generating an image | |
CN110798632A (zh) | 基于fpga的osd菜单实现方法 | |
CN112631534B (zh) | 一种基于MircoBlaze+FPGA架构的机电参数显示方法 | |
US6567092B1 (en) | Method for interfacing to ultra-high resolution output devices | |
CN112116522A (zh) | 一种基于现代可编程图形管线的雷达数据可视化框架 | |
CN103617594B (zh) | 面向噪声等值面绘制的多gpu渲染并行处理装置及其方法 | |
JP2763481B2 (ja) | 画像合成装置及び画像合成方法 | |
US8711156B1 (en) | Method and system for remapping processing elements in a pipeline of a graphics processing unit | |
CN117453170B (zh) | 一种显示控制方法、装置及存储介质 | |
Ramanathan et al. | Design of graphics processing framework on FPGA | |
JP2001005440A (ja) | 文字データ生成装置 | |
CN112115015A (zh) | 显示像素集的图形处理器和相关方法、相关平台和航空电子系统 | |
CN115690278A (zh) | 一种实时渲染方法、装置及终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |