CN112614807B - 晶圆键合方法及键合晶圆 - Google Patents

晶圆键合方法及键合晶圆 Download PDF

Info

Publication number
CN112614807B
CN112614807B CN202011471584.2A CN202011471584A CN112614807B CN 112614807 B CN112614807 B CN 112614807B CN 202011471584 A CN202011471584 A CN 202011471584A CN 112614807 B CN112614807 B CN 112614807B
Authority
CN
China
Prior art keywords
layer
conductive
forming
filling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011471584.2A
Other languages
English (en)
Other versions
CN112614807A (zh
Inventor
王超
刘婧
黄驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011471584.2A priority Critical patent/CN112614807B/zh
Publication of CN112614807A publication Critical patent/CN112614807A/zh
Priority to US17/644,135 priority patent/US20220189822A1/en
Application granted granted Critical
Publication of CN112614807B publication Critical patent/CN112614807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8234—Bonding interfaces of the connector
    • H01L2224/82359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/82896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例公开了一种晶圆键合方法及键合晶圆，所述方法包括：在第一衬底的表面的第一绝缘层，形成第一导电柱；形成覆盖第一导电柱的导电的第一连接层；其中，第一连接层的晶粒尺寸小于第一导电柱的晶粒尺寸；在第二衬底的表面的第二绝缘层中，形成第二导电柱；形成覆盖第二导电柱的导电的第二连接层；其中，第二连接层的晶粒尺寸小于第二导电柱的晶粒尺寸；键合第一连接层和第二连接层，形成第一晶粒融合层。

Description

晶圆键合方法及键合晶圆
技术领域
本公开实施例涉及集成电路技术领域，特别涉及一种晶圆键合方法及键合晶圆。
背景技术
在三维存储器技术中，为了提高存储器的集成度，提出了通过晶圆与晶圆键合而达到互连的工艺。具体地，可通过第一个晶圆表面的第一金属垫与第二个晶圆表面的第二金属垫进行连接，使得第一晶圆与第二晶圆键合，形成键合晶圆。
键合晶圆的键合界面对于键合晶圆的良率至关重要。然而，相关技术中晶圆键合的效果较差，导致键合界面的力学性能和电学性能的可靠性较低，降低了键合晶圆的可靠性。因此，如何提高晶圆键合的可靠性成为亟待解决的问题。
发明内容
有鉴于此，本公开实施例提供一种晶圆键合方法及键合晶圆。
根据本公开实施例的第一方面，提供一种晶圆键合方法，包括：
在位于第一衬底的表面的第一绝缘层中，形成第一导电柱；
形成覆盖所述第一导电柱的导电的第一连接层；其中，所述第一连接层的晶粒尺寸小于所述第一导电柱的晶粒尺寸；
在位于第二衬底的表面的第二绝缘层中，形成第二导电柱；
形成覆盖所述第二导电柱的导电的第二连接层；其中，所述第二连接层的晶粒尺寸小于所述第二导电柱的晶粒尺寸；
键合所述第一连接层和所述第二连接层，形成第一晶粒融合层。
在一些实施例中，所述第一衬底上形成有控制电路；所述在位于第一衬底的表面的第一绝缘层中，形成第一导电柱，包括：
形成贯穿所述第一绝缘层的第一通孔；填充所述第一通孔，形成高度小于所述第一通孔高度的所述第一导电柱，并基于所述第一通孔的形貌和所述第一导电柱的形貌形成第一凹槽；其中，所述第一导电柱与所述控制电路电连接；
所述形成覆盖所述第一导电柱的导电的第一连接层，包括：
填充所述第一凹槽，以形成所述第一连接层。
在一些实施例中，所述在位于第一衬底的表面的第一绝缘层中，形成第一导电柱，包括：
形成贯穿所述第一绝缘层的第一通孔；向所述第一通孔内和所述第一绝缘层表面沉积第一导电材料，形成第一种子层；在所述第一种子层的表面形成第一电镀层；平坦化处理所述第一电镀层，直至显露所述第一绝缘层；其中，位于所述第一通孔中的所述第一种子层和剩余第一电镀层形成所述第一导电柱，所述第一导电柱的顶部包括朝所述第一衬底的表面凹陷的第二凹槽；
所述形成覆盖所述第一导电柱的导电的第一连接层，包括：
填充所述第二凹槽，以形成所述第一连接层。
在一些实施例中，所述第一连接层的表面具有第一凹陷区域，所述方法还包括：
在所述第一连接层具有所述第一凹陷区域的表面形成第一填充材料；其中，所述第一填充材料突出于所述第一绝缘层表面；
平坦化处理所述第一填充材料，直至显露至少部分所述第一连接层；其中，平坦化处理之后，剩余的第一填充材料形成的第一填充层的晶粒尺寸小于所述第一导电柱的晶粒尺寸；
键合所述第一填充层和所述第二连接层，以形成第二晶粒融合层。
在一些实施例中，所述第二衬底上形成有存储阵列；所述在位于第二衬底的表面的第二绝缘层中，形成第二导电柱，包括：
形成贯穿所述第二绝缘层的第二通孔；填充所述第二通孔，形成高度小于所述第二通孔高度的所述第二导电柱，并基于所述第二通孔的形貌和所述第二导电柱的形貌形成第三凹槽；其中，所述第二导电柱与所述存储阵列电连接；
所述形成覆盖所述第二导电柱的导电的第二连接层，包括：
填充所述第三凹槽，以形成所述第二连接层。
在一些实施例中，所述在位于第二衬底的表面的第二绝缘层中，形成第二导电柱，包括：
形成贯穿所述第二绝缘层的第二通孔；向所述第二通孔内和所述第二绝缘层表面沉积第二导电材料，形成第二种子层；在所述第二种子层的表面形成第二电镀层；平坦化处理所述第二电镀层，直至显露所述第二绝缘层；其中，位于所述第二通孔中的所述第二种子层和剩余第二电镀层形成所述第二导电柱，所述第二导电柱的顶部包括朝所述第二衬底的表面凹陷的第四凹槽；
所述形成覆盖所述第二导电柱的导电的第二连接层，包括：
填充所述第四凹槽，以形成所述第二连接层。
在一些实施例中，所述第二连接层的表面具有第二凹陷区域，所述方法还包括：
在所述第二连接层具有所述第二凹陷区域的表面形成第二填充材料；其中，所述第二填充材料突出于所述第一绝缘层表面；
平坦化处理所述第二填充材料，直至显露至少部分所述第二连接层；其中，平坦化处理之后，剩余的第二填充材料形成的第二填充层的晶粒尺寸小于所述第二导电柱的晶粒尺寸；
键合所述第一连接层和所述第二填充层，以形成第三晶粒融合层。
根据本公开实施例的第二方面，提供一种键合晶圆，包括：
第一半导体结构，包括：第一衬底、位于所述第一衬底的表面的第一绝缘层、以及位于所述第一绝缘层中的第一导电柱；
第二半导体结构，包括：第二衬底、位于所述第二衬底的表面的第二绝缘层、以及位于所述第二绝缘层中的第二导电柱；
第一晶粒融合层，分别与所述第一导电柱和所述第二导电柱电连接，用于键合所述第一衬底和所述第二衬底；
其中，所述第一晶粒融合层，是通过覆盖所述第一导电柱的导电的第一连接层，与覆盖所述第二导电柱的导电的第二连接层键合形成的；所述第一连接层的晶粒尺寸小于所述第一导电柱的晶粒尺寸，所述第二连接层的晶粒尺寸小于所述第二导电柱的晶粒尺寸。
在一些实施例中，所述键合晶圆还包括：第二晶粒融合层；其中，所述第二晶粒融合层，是通过填充在所述第一连接层表面的第一凹陷区域的第一填充层，与所述第二连接层键合形成的；所述第一填充层的晶粒尺寸小于所述第一导电柱的晶粒尺寸。
在一些实施例中，所述键合晶圆还包括：第三晶粒融合层；其中，所述第三晶粒融合层，是通过所述第一连接层，与填充在所述第二连接层表面的第二凹陷区域的第二填充层键合形成的；所述第二填充层的晶粒尺寸小于所述第二导电柱的晶粒尺寸。
由于第一连接层的晶粒尺寸小于第一导电柱的晶粒尺寸，第二连接层的晶粒尺寸小于第二导电柱的晶粒尺寸，因此，第一连接层中晶粒的界面能高于第一导电柱中晶粒的界面能，第二连接层中晶粒的界面能高于第二导电柱中晶粒的界面能，使得在键合界面处第一连接层中晶粒和第二连接层中晶粒的迁移速率，高于通过第一导电柱和第二导电柱键合时键合界面处的晶粒迁移速率。
因此，相较于通过直接键合晶粒尺寸较大的第一导电柱和第二导电柱实现晶圆键合，本公开实施例通过键合晶粒尺寸较小的第一连接层和第二连接层进行晶圆键合，可以提高形成第一晶粒融合层的效率以及第一晶粒融合层的质量，增加键合界面的键合强度，降低键合界面的电阻，提高形成的键合晶圆的可靠性。
并且，相较于通过直接键合晶粒尺寸较大的第一导电柱和第二导电柱以形成键合晶圆，本公开实施例中由于第一连接层与第二连接层之间的晶粒融合效率较高，因此，本公开实施例提供的方法，可在不提高键合晶圆制备过程中热预算的情况下，提高键合界面处第一连接层和第二连接层之间的晶粒融合程度。
附图说明
图1是根据一示例性实施例示出的一种晶圆键合方法的流程图；
图2是根据一示例性实施例示出的一种形成第一晶粒融合层的示意图；
图3是根据一示例性实施例示出的一种键合晶圆的示意图；
图4是根据一示例性实施例示出的另一种键合晶圆的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1是根据一示例性实施例示出的一种晶圆键合方法的流程图。参照图1所示，所述方法包括以下步骤：
S100：在位于第一衬底的表面的第一绝缘层中，形成第一导电柱；
S110：形成覆盖第一导电柱的导电的第一连接层；其中，第一连接层的晶粒尺寸小于第一导电柱的晶粒尺寸；
S120：在位于第二衬底的表面的第二绝缘层中，形成第二导电柱；
S130：形成覆盖第二导电柱的导电的第二连接层；其中，第二连接层的晶粒尺寸小于第二导电柱的晶粒尺寸；
S140：键合第一连接层和第二连接层，形成第一晶粒融合层。
示例性地，可通过相同的方式分别形成第一绝缘层和第二绝缘层。例如，可通过化学气相沉积的方式在第一衬底的表面形成第一绝缘层，并在第二衬底的表面形成第二绝缘层。
第一绝缘层和第二绝缘层的组成材料可相同。例如，第一绝缘层和第二绝缘层的组成材料可包括：氧化硅或者氮掺杂碳化硅(NDC)等。
在一些实施例中，在形成第一绝缘层时，可预留出用于形成第一导电柱的第一中空通道。S100中，可通过填充第一中空通道，形成第一导电柱。
类似地，在形成第二绝缘层时，可预留出用于形成第二导电柱的第二中空通道。S120中，可通过填充第二中空通道，形成第二导电柱。
S100中形成第一导电柱的方式，与S120中形成第二导电柱的方式可相同。例如，可通过物理气相沉积或者化学气相沉积等方式形成第一导电柱和第二导电柱。
第一导电柱和第二导电柱的组成元素可相同。例如，第一导电柱和第二导电柱的组成元素可包括：金属铜等。
S110中形成第一连接层的方式，与S130中形成第二连接层的方式可相同。例如，可通过物理气相沉积的方式分别形成第一连接层和第二连接层。
第一连接层和第二连接层的组成元素可相同。例如，第一连接层和第二连接层的组成元素可包括：金属铜。
需要指出的是，虽然第一连接层与第一导电柱的组成元素可相同，第二连接层与第二导电柱的组成元素可相同，但是，本公开实施例可通过采用不同的工艺形成第一连接层和第一导电柱，以及采用不同的工艺形成第二连接层与第二导电柱，以保证第一导电柱的晶粒尺寸大于第一连接层的晶粒尺寸，且第二导电柱的晶粒尺寸大于第二连接层的晶粒尺寸。
第一连接层的晶粒尺寸与第二连接层的晶粒尺寸可相同。或者，第一连接层的晶粒尺寸可略大于第二连接层的晶粒尺寸。又或者，第一连接层的晶粒尺寸可略小于第二连接层的晶粒尺寸。在此不做限制。
S140中，可通过高温键合、或者高温高压键合的方式键合第一连接层和第二连接层，形成第一晶粒融合层，以实现晶圆键合。
具体地，S140可包括：对准第一连接层和第二连接层，使得第一连接层与第二连接层接触，围绕在第一连接层周围的第一绝缘层与围绕在第二连接层周围的第二绝缘层接触；加热接触的第一连接层及第二连接层，使得在接触界面处第一连接层的晶粒与第二连接层的晶粒融合，形成第一晶粒融合层。
第一晶粒融合层的晶粒尺寸，大于第一连接层的晶粒尺寸。并且，第一晶粒融合层的晶粒尺寸，大于第二连接层的晶粒尺寸。
需要指出的是，在键合第一连接层和第二连接层之前，第一连接层与第二连接层的接触界面，与第一绝缘层与第二绝缘层的接触界面可视为位于同一平面内。在形成第一晶粒融合层之后，第一连接层和第二连接层形成了一体结构，第一连接层和第二连接层之间的界面不再存在。
晶粒融合的过程，是外部环境向晶粒输入能量，以促使相邻经理发生融合和再生长的过程。以高温键合方式为例，可通过提高键合过程中的温度，为第一连接层和第二连接层的晶粒融合提供更多能量，以促进晶粒融合。
相关技术中，利用第一导电柱和第二导电柱直接进行键合，以形成键合晶圆。由于第一导电柱和第二导电柱的晶粒尺寸较大，因此，第一导电柱和第二导电柱接触界面的晶粒融合水平较低，使得键合第一导电柱和第二导电柱形成的键合结构的晶界，与第一导电柱和第二导电柱接触界面基本重合，使得键合结构的力学和电学性能较差，可靠性较差。
由于第一连接层的晶粒尺寸小于第一导电柱的晶粒尺寸，第二连接层的晶粒尺寸小于第二导电柱的晶粒尺寸，因此，第一连接层中晶粒的界面能高于第一导电柱中晶粒的界面能，第二连接层中晶粒的界面能高于第二导电柱中晶粒的界面能，使得在键合界面处第一连接层中晶粒和第二连接层中晶粒的迁移速率，高于通过第一导电柱和第二导电柱键合时键合界面处的晶粒迁移速率，有利于提高键合过程中晶粒跨界面融合的几率，减少了键合区域发生分层的风险。
因此，相较于通过直接键合晶粒尺寸较大的第一导电柱和第二导电柱，以形成键合晶圆，本公开实施例通过键合晶粒尺寸较小的第一连接层和第二连接层，可以提高形成第一晶粒融合层的效率以及第一晶粒融合层的质量，增加键合界面的键合强度，降低键合界面的接触电阻，提高键合晶圆的力学可靠性和电学可靠性。
并且，相较于通过直接键合晶粒尺寸较大的第一导电柱和第二导电柱以形成键合晶圆，本公开实施例中由于第一连接层与第二连接层之间的晶粒融合效率较高，因此，本公开实施例提供的方法，可在不提高键合晶圆制备过程中热预算的情况下，提高键合界面处第一连接层和第二连接层之间的晶粒融合程度。
可以理解的是，通过提高键合温度或者延长键合时间等以提高晶粒融合程度的方式，会增加制作过程的热预算或制作成本，且对于晶粒融合程度的提升也较为有限。本公开实施例提供的方法，在提升晶粒融合程度的同时，对热预算以及制作成本的影响较小。
在一些实施例中，第一衬底上形成有控制电路；S100包括：形成贯穿第一绝缘层的第一通孔；填充第一通孔，形成高度小于第一通孔高度的第一导电柱，并基于第一通孔的形貌和第一导电柱的形貌形成第一凹槽；其中，第一导电柱与控制电路电连接；
S110包括：填充第一凹槽，以形成第一连接层。
示例性地，控制电路可包括：缓存器、稳压器或者放大器等。
示例性地，可通过干法刻蚀的方式，形成贯穿第一绝缘层的第一通孔。
在填充第一通孔的过程中，可通过控制填充时长以控制第一导电柱的高度，保证第一导电柱的高度小于第一通孔的高度，如此，使得形成的第一导电柱的顶部略低于第一通孔的顶部开口，以形成上述第一凹槽。
在一些实施例中，S100包括：形成贯穿第一绝缘层的第一通孔；向第一通孔内和第一绝缘层表面沉积第一导电材料，形成第一种子层；在第一种子层的表面形成第一电镀层；平坦化处理第一电镀层，直至显露第一绝缘层；其中，位于第一通孔中的第一种子层和剩余第一电镀层形成第一导电柱，第一导电柱的顶部包括朝第一衬底的表面凹陷的第二凹槽；
S110包括：填充第二凹槽，以形成第一连接层。
示例性地，第一导电柱的组成材料包括金属铜时，可采用大马士革工艺形成填充在第一通孔中的第一导电柱。
S100中，可通过物理气相沉积的方式形成第一种子层。通常，第一种子层的厚度较薄，例如，第一种子层的厚度范围可为100纳米至200纳米等。第一导电材料可包括金属铜。
S100中，可通过电镀的方式，以第一种子层作为电极制备第一电镀层。需要指出的是，第一电镀层的晶粒尺寸大于第一种子层的晶粒尺寸。
示例性地，当第一种子层和第一电镀层的组成元素均包括铜时，第一种子层的晶粒尺寸范围可包括：20纳米至30纳米；第一电镀层的晶粒尺寸范围可包括：100纳米至200纳米。
S100中，可通过化学机械研磨的方式平坦化处理第一电镀层。
通常，通过平坦化第一电镀层形成的第一导电柱，会在第一导电柱的顶部形成碟形的第二凹槽，使得第一导电柱的顶部低于第一绝缘层的顶部表面。
本公开实施例通过填充第一导电柱形成过程中原本就会产生的第二凹槽，形成第一连接层，在提高键合质量的同时，与现有技术的兼容性强。
在一些实施例中，所述方法还可包括：在形成第一导电柱之前，形成覆盖第一通孔侧壁和和底部的导电的第一阻挡层；其中，所述第一阻挡层用于阻挡所述第一导电柱的组成粒子向所述第一绝缘层中扩散。
示例性地，可通过物理气相沉积的方式形成第一阻挡层。第一阻挡层的组成材料需要根据第一导电柱的组成材料进行选择。
例如，当第一导电柱的组成材料包括铜时，第一阻挡层的组成材料可包括钽。又如，当第一导电柱的组成材料包括铜时，第一阻挡层还可包括钽子层和氮化钽子层组成的双层结构；其中，钽子层位于氮化钽层和第一导电柱之间。
可以理解的是，在形成第一阻挡层之后，再通过物理气相沉积的方式形成覆盖第一阻挡层的第一种子层。
本公开实施例通过形成第一阻挡层，可以阻挡第一导电柱的组成材料向第一绝缘层中扩散，有利于保证键合晶圆的性能较好。
在一些实施例中，第一阻挡层，与第一绝缘层以及第一导电柱均有较好的附着性。因此，通过形成第一阻挡层，还可起到增大第一导电柱和第一绝缘层之间力学附着的作用，进而提高键合晶圆的力学性能和可靠性。
在一些实施例中，第一连接层的表面具有第一凹陷区域，所述方法还包括：
在第一连接层具有第一凹陷区域的表面形成第一填充材料；其中，第一填充材料突出于第一绝缘层表面；
平坦化处理第一填充材料，直至显露至少部分第一连接层；其中，平坦化处理之后，剩余的第一填充材料形成的第一填充层的晶粒尺寸小于第一导电柱的晶粒尺寸；
键合第一填充层和第二连接层，以形成第二晶粒融合层。
当第一导电柱的表面平整度较差，且第一连接层的厚度较薄(例如，第一连接层的厚度为100纳米)时，形成第一连接层之后，第一连接层的顶表面可能存在第一凹陷区域，降低了第一连接层的平整度，使得对准的第一连接层与第二连接层之间存在缝隙，减小了第一连接层和第二连接层的接触面积，进而降低了晶粒融合层的质量。
甚至，当第一连接层的第一凹陷区域低于第一绝缘层的上表面时，可能出现第一连接层和第二连接层的无法接触的情况，导致键合失败。
在第一连接层表面形成第一填充材料时，第一填充材料既会填充第一凹陷区域，也会覆盖第一连接层表面除第一凹陷区域之外的平整区域。因此，在平坦化处理第一填充材料，直至显露至少部分第一连接层时，可使得第一填充层弥补了第一连接层表面的第一凹陷区域。
可以理解的是，由于第一填充层位于第一连接层表面的第一凹陷区域，因此，在键合第一连接层和第二连接层的过程中，第一填充层可与第二连接层直接接触并进行键合。即可同实现与第二连接层直接接触的第一连接层和第二连接层的键合，以及与第二连接层直接接触的第一填充层和第二连接层的键合。
需要指出的是，在平坦化处理第一填充材料的过程中，会破坏第一填充材料表面的晶粒的形貌，使得第一填充材料表面显露的晶粒尺寸小于第一导电柱的晶粒尺寸，即第一填充层的晶粒尺寸也小于第一导电柱的晶粒尺寸，因此，键合第一填充层和第二连接层以形成第二晶粒融合层，可保证形成的键合晶圆的键合强度以及可靠性较好。
由于第一连接层的表面平整度和第二连接层的表面平整度对于晶圆键合的质量具有较大影响，因此，当第一连接层表面具有第一凹陷区域时，本公开实施例通过形成第一填充层，利用第一填充层和第一连接层共同形成的界面与第二连接层进行键合，提高了第一衬底用于进行键合的界面平整度，有利于提高键合质量。
在一些实施例中，第二衬底上形成有存储阵列；S120包括：形成贯穿第二绝缘层的第二通孔；填充第二通孔，形成高度小于第二通孔高度的第二导电柱，并基于第二通孔的形貌和第二导电柱的形貌形成第三凹槽；其中，第二导电柱与存储阵列电连接；
S130包括：填充第三凹槽，以形成第二连接层。
存储阵列可包括：多个存储单元并列排布形成的存储阵列。存储单元可包括非易失性存储单元(例如，三维NAND存储单元或者相变存储器单元等)和/或易失性存储单元。示例性地，可通过干法刻蚀的方式，形成贯穿第二绝缘层的第二通孔。
在填充第二通孔的过程中，可通过控制填充时长以控制第二导电柱的高度，保证第二导电柱的高度小于第二通孔的高度，如此，使得形成的第二导电柱的顶部略低于第二通孔的顶部开口，以形成上述第三凹槽。
在一些实施例中，第一衬底和第二衬底上形成的结构包括但不限于：控制电路和存储阵列。例如，第一衬底或第二衬底上形成的结构还可包括：对位标记(alignment mark)或者切割道(scribe lane)等。
需要指出的是，当需要键合至少两个包括控制电路的第一衬底，或者需要键合至少两个包括存储阵列的第二衬底时，也可通过本公开实施例提供的方法进行键合。
具体地，当键合两个第一衬底时，在第一个第一衬底中形成第一个第一导电柱和第一个第一连接层，并在第二个第一衬底上形成第二个第一导电柱和第二个第一连接层，然后通过键合第一个第一连接层和第二个第一连接层，以键合第一个第一衬底和第二个第一衬底。
在一些实施例中，S120包括：形成贯穿第二绝缘层的第二通孔；向第二通孔内和第二绝缘层表面沉积第二导电材料，形成第二种子层；在第二种子层的表面形成第二电镀层；平坦化处理第二电镀层，直至显露第二绝缘层；其中，位于第二通孔中的第二种子层和剩余第二电镀层形成第二导电柱，第二导电柱的顶部包括朝第二衬底的表面凹陷的第四凹槽；
S130包括：填充第四凹槽，以形成第二连接层。
示例性地，当第二种子层和第二电镀层的组成元素均包括铜时，第二种子层的晶粒尺寸范围可包括：20纳米至30纳米；第二电镀层的晶粒尺寸范围可包括：100纳米至200纳米。
S120中，可通过化学机械研磨的方式平坦化处理第二电镀层。
通常，通过平坦化第二电镀层形成的第二导电柱，会在第二导电柱的顶部形成碟形的第四凹槽，使得第二导电柱的顶部低于第二绝缘层的顶部表面。
本公开实施例通过填充第二导电柱形成过程中原本就会产生的第四凹槽，形成第二连接层，在提高键合质量的同时，与现有技术的兼容性强。
在一些实施例中，所述方法还可包括：在形成第二种子层之前，形成覆盖第二通孔侧壁和和底部的导电的第二阻挡层；其中，所述第二阻挡层用于阻挡第二种子层向第二绝缘层中扩散。
示例性地，可通过物理气相沉积的方式形成第二阻挡层。第二阻挡层的组成材料需要根据第二导电柱的组成材料进行选择。
例如，当第二导电柱的组成材料包括铜时，第二阻挡层的组成材料可包括钽。又如，当第二导电柱的组成材料包括铜时，第二阻挡层还可包括钽子层和氮化钽子层组成的双层结构；其中，钽子层位于氮化钽层和第二导电柱之间。
可以理解的是，在形成第二阻挡层之后，再通过物理气相沉积的方式形成覆盖第二阻挡层的第二种子层。
本公开实施例通过形成第二阻挡层，可以阻挡第二导电柱的组成材料向第二绝缘层中扩散，有利于保证键合晶圆的性能较好。
在一些实施例中，第二阻挡层，与第二绝缘层以及第二导电柱均有较好的附着性。因此，通过形成第二阻挡层，还可起到增大第二导电柱和第二绝缘层之间力学附着的作用，进而提高键合晶圆的力学性能和可靠性。
在一些实施例中，第二连接层的表面具有第二凹陷区域，所述方法还包括：
在第二连接层具有第二凹陷区域的表面形成第二填充材料；其中，第二填充材料突出于第一绝缘层表面；
平坦化处理第二填充材料，直至显露至少部分第二连接层；其中，平坦化处理之后，剩余的第二填充材料形成的第二填充层的晶粒尺寸小于第二导电柱的晶粒尺寸；
键合第一连接层和第二填充层，以形成第三晶粒融合层。
当第二导电柱的表面平整度较差，且第二连接层的厚度较薄(例如，第二连接层的厚度为100纳米)时，形成第二连接层之后，第二连接层的顶表面可能存在第二凹陷区域，降低了第二连接层的平整度，使得对准的第一连接层与第二连接层之间存在缝隙，减小了第一连接层和第二连接层的接触面积，进而降低了晶粒融合层的质量。
甚至，当第二连接层的第二凹陷区域低于第二绝缘层的上表面时，可能出现第一连接层和第二连接层的无法接触的情况，导致键合失败。
在第二连接层表面形成第二填充材料时，第二填充材料既会填充第二凹陷区域，也会覆盖第二连接层表面除第二凹陷区域之外的平整区域。因此，在平坦化处理第二填充材料，直至显露至少部分第二连接层时，可使得第二填充层弥补了第二连接层表面的第二凹陷区域。
需要指出的是，在平坦化处理第二填充材料的过程中，会破坏第二填充材料表面的晶粒的形貌，使得第二填充材料表面显露的晶粒尺寸小于第二导电柱的晶粒尺寸，即第二填充层的晶粒尺寸小于第二导电柱的晶粒尺寸，因此，键合第二填充层和第一连接层以形成第三晶粒融合层，可保证形成的键合晶圆的键合强度以及可靠性较好。
可以理解的是，由于第二填充层位于第二连接层表面的第二凹陷区域，因此，在键合第一连接层和第二连接层的过程中，第二填充层可与第一连接层直接接触并进行键合。即可同实现与第一连接层直接接触的第二连接层和第一连接层的键合，以及与第一连接层直接接触的第二填充层和第一连接层的键合。
由于第一连接层的表面平整度和第二连接层的表面平整度对于晶圆键合的质量具有较大影响，因此，当第二连接层表面具有第二凹陷区域时，本公开实施例通过形成第二填充层，利用第二填充层和第二连接层共同形成的界面与第一连接层进行键合形成第三晶粒融合层，提高了第一衬底用于进行键合的界面平整度，有利于提高键合质量。
在一些实施例中，还可通过对准第一填充层和第一连接层共同形成的第一界面，以及第二填充层和第二连接层共同形成的第二界面，并键合第一界面和第二界面，形成第一晶粒融合层、第二晶粒融合层以及第三晶粒融合层，以形成键合晶圆。
需要指出的是，第一晶粒融合层、第二晶粒融合层以及第三晶粒融合层均为晶粒融合层。三个晶粒融合层的晶粒尺寸可基本相同。
图2是根据一示例性实施例示出的一种键合第一连接层和第二连接层的示意图。参照图2所示，在第一连接层和第二连接层键合的过程中，第一连接层层包括的晶粒与第二连接层包括的晶粒进行融合生长，形成一体的第一晶粒融合层，实现了第一衬底和第二衬底的键合。
图3是根据一示例性实施例示出的一种键合晶圆100的示意图，键合晶圆100可根据本公开实施例提供的方法制作而成。参照图3所示，键合晶圆100包括：
第一半导体结构，包括：第一衬底110、位于第一衬底110的表面的第一绝缘层111、以及位于第一绝缘层111中的第一导电柱112；
第二半导体结构，包括：第二衬底120、位于第二衬底120的表面的第二绝缘层121、以及位于第二绝缘层121中的第二导电柱122；
第一晶粒融合层130，分别与第一导电柱112和第二导电柱122电连接，用于键合第一衬底110和第二衬底120；
其中，第一晶粒融合层，是通过覆盖第一导电柱112的导电的第一连接层，与覆盖第二导电柱122的导电的第二连接层键合形成的；第一连接层的晶粒尺寸小于第一导电柱112的晶粒尺寸，第二连接层的晶粒尺寸小于第二导电柱122的晶粒尺寸。
第一衬底110和第二衬底120的组成材料可包括：硅、锗或者绝缘体上硅等。
存储阵列可包括：多个存储单元并列排布形成的存储阵列。存储单元可包括非易失性存储单元(例如，三维NAND存储单元)和/或易失性存储单元。
第一导电柱112和第二导电柱122的组成材料可相同。例如，第一连接层和第二连接层的组成材料可包括：铜或者铜铝合金等。
导电的第一连接层和导电的第二连接层的组成材料可相同。例如，第一连接层和第二连接层的组成材料可包括：铜或者铜铝合金等。
需要指出的是，虽然第一连接层与第一导电柱112的组成元素可相同，第二连接层与第二导电柱122的组成元素可相同，但是，本公开实施例可通过采用不同的工艺形成第一连接层和第一导电柱112，以及采用不同的工艺形成第二连接层与第二导电柱122，以保证第一导电柱112的晶粒尺寸大于第一连接层的晶粒尺寸，且第二导电柱122的晶粒尺寸大于第二连接层的晶粒尺寸。
由于第一连接层的晶粒尺寸小于第一导电柱112的晶粒尺寸，第二连接层的晶粒尺寸小于第二导电柱122的晶粒尺寸，因此，第一连接层中晶粒的界面能高于第一导电柱112中晶粒的界面能，第二连接层中晶粒的界面能高于第二导电柱122中晶粒的界面能，使得在键合界面处第一连接层中晶粒和第二连接层中晶粒的迁移速率，高于通过第一导电柱112和第二导电柱122键合时键合界面处的晶粒迁移速率，有利于提高键合过程中晶粒跨界面融合的几率，减少了键合区域发生分层的风险。
因此，相较于通过直接键合晶粒尺寸较大的第一导电柱112和第二导电柱122所形成的键合晶圆，本公开实施例通过键合晶粒尺寸较小的第一连接层和第二连接层形成的键合晶圆100，键合界面的键合强度更大，键合界面的接触电阻更低，且键合晶圆100的力学可靠性和电学可靠性更高。
并且，相较于通过直接键合晶粒尺寸较大的第一导电柱112和第二导电柱122形成的键合晶圆，本公开实施例中由于第一连接层与第二连接层之间的晶粒融合效率较高，因此，本公开实施例提供的键合晶圆100，可在不提高键合晶圆100制备过程中热预算的情况下，具有更高的晶粒融合程度。
在一些实施例中，键合晶圆100还包括：第二晶粒融合层；其中，所述第二晶粒融合层，是通过填充在第一连接层表面的第一凹陷区域的第一填充层，与第二连接层键合形成的；第一填充层的晶粒尺寸小于第一导电柱112的晶粒尺寸。
由于第一连接层的表面平整度对于晶圆键合的质量具有较大影响，因此，当第一连接层表面具有第一凹陷区域时，本公开实施例通过形成第一填充层，利用第一填充层和第一连接层共同形成的界面与第二连接层进行键合，提高了第一衬底110用于进行键合的界面平整度，有利于提高键合质量。
在一些实施例中，键合晶圆100还包括：第三晶粒融合层；其中，第三晶粒融合层，是通过第一连接层，与填充在第二连接层表面的第二凹陷区域的第二填充层键合形成的；第二填充层的晶粒尺寸小于第二导电柱122的晶粒尺寸。
由于第二连接层的表面平整度对于晶圆键合的质量具有较大影响，因此，当第二连接层表面具有第二凹陷区域时，本公开实施例通过形成第二填充层，利用第二填充层和第二连接层共同形成的界面与第一连接层进行键合，提高了第一衬底110用于进行键合的界面平整度，有利于提高键合质量。
在一些实施例中，第一导电柱112可包括：第一种子层和第一电镀层；所述第一种子层，位于所述第一电镀层和第一绝缘层111之间；
第二导电柱122可包括：第二种子层和第二电镀层；第二种子层，位于第二电镀层和第二绝缘层121之间。
第一种子层和第一电镀层的组成元素可相同，第二种子层和第二电镀层的组成元素可相同。需要指出的是，当第一种子层和第一电镀层的组成元素相同时，第一种子层的晶粒尺寸与第一电镀层的晶粒尺寸可不同。当第二种子层和第二电镀层的组成元素相同时，第二种子层的晶粒尺寸与第二电镀层的晶粒尺寸可不同
例如，当第一种子层和第一电镀层的组成元素均包括铜时，第一种子层的晶粒尺寸范围可包括：20纳米至30纳米；第一电镀层的晶粒尺寸范围可包括：100纳米至200纳米。
当第二种子层和第二电镀层的组成元素均包括铜时，第二种子层的晶粒尺寸范围可包括：20纳米至30纳米；第二电镀层的晶粒尺寸范围可包括：100纳米至200纳米
在一些实施例中，参照图4所示，键合晶圆100还可包括：第一阻挡层113，位于第一导电柱112和第一绝缘层111之间，用于阻挡第一导电柱112的组成粒子向第一绝缘层111中扩散。
示例性地，当第一导电柱112的组成材料包括铜时，第一阻挡层的组成材料可包括钽。
又如，当第一导电柱112的组成材料包括铜时，第一阻挡层还可包括钽子层和氮化钽子层组成的双层结构；其中，钽子层位于氮化钽层和第一导电柱112之间。
在一些实施例中，第一阻挡层，与第一绝缘层111以及第一导电柱112均有较好的附着性。因此，通过设置第一阻挡层，还可起到增大第一导电柱112和第一绝缘层111之间力学附着的作用，进而提高键合晶圆100的力学性能和可靠性。
在一些实施例中，参照图4所示，键合晶圆100还可包括：第二阻挡层123，位于第二导电柱122和第二绝缘层121之间，用于阻挡第二导电柱122的组成粒子向第二绝缘层121中扩散。
示例性地，当第二导电柱122的组成材料包括铜时，第二阻挡层的组成材料可包括钽。
又如，当第二导电柱122的组成材料包括铜时，第二阻挡层还可包括钽子层和氮化钽子层组成的双层结构；其中，钽子层位于氮化钽层和第一导电柱112之间。
在一些实施例中，第二阻挡层，与第二绝缘层121以及第二导电柱122均有较好的附着性。因此，通过设置第二阻挡层，还可起到增大第二导电柱122和第二绝缘层121之间力学附着的作用，进而提高键合晶圆100的力学性能和可靠性。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种晶圆键合方法，其特征在于，包括：
在位于第一衬底的表面的第一绝缘层中，形成第一导电柱；
形成覆盖所述第一导电柱的导电的第一连接层；其中，所述第一连接层的晶粒尺寸小于所述第一导电柱的晶粒尺寸，所述第一连接层的表面具有第一凹陷区域；
在所述第一凹陷区域中形成第一填充层；其中，所述第一填充层的晶粒尺寸小于所述第一导电柱的晶粒尺寸；
在位于第二衬底的表面的第二绝缘层中，形成第二导电柱；
形成覆盖所述第二导电柱的导电的第二连接层；其中，所述第二连接层的晶粒尺寸小于所述第二导电柱的晶粒尺寸；
键合所述第一连接层和所述第二连接层，形成第一晶粒融合层；
键合所述第一填充层和所述第二连接层，形成第二晶粒融合层。
2.根据权利要求1所述的方法，其特征在于，所述第一衬底上形成有控制电路；
所述在位于第一衬底的表面的第一绝缘层中，形成第一导电柱，包括：
形成贯穿所述第一绝缘层的第一通孔；填充所述第一通孔，形成高度小于所述第一通孔高度的所述第一导电柱，并基于所述第一通孔的形貌和所述第一导电柱的形貌形成第一凹槽；其中，所述第一导电柱与所述控制电路电连接；
所述形成覆盖所述第一导电柱的导电的第一连接层，包括：
填充所述第一凹槽，以形成所述第一连接层。
3.根据权利要求1所述的方法，其特征在于，
所述在位于第一衬底的表面的第一绝缘层中，形成第一导电柱，包括：
形成贯穿所述第一绝缘层的第一通孔；向所述第一通孔内和所述第一绝缘层表面沉积第一导电材料，形成第一种子层；在所述第一种子层的表面形成第一电镀层；平坦化处理所述第一电镀层，直至显露所述第一绝缘层；其中，位于所述第一通孔中的所述第一种子层和剩余第一电镀层形成所述第一导电柱，所述第一导电柱的顶部包括朝所述第一衬底的表面凹陷的第二凹槽；
所述形成覆盖所述第一导电柱的导电的第一连接层，包括：
填充所述第二凹槽，以形成所述第一连接层。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述第一凹陷区域中形成第一填充层，包括：
在所述第一连接层具有所述第一凹陷区域的表面形成第一填充材料；其中，所述第一填充材料突出于所述第一绝缘层表面；
平坦化处理所述第一填充材料，直至显露至少部分所述第一连接层；其中，平坦化处理之后，剩余的第一填充材料形成所述第一填充层。
5.根据权利要求1所述的方法，其特征在于，所述第二衬底上形成有存储阵列；所述在位于第二衬底的表面的第二绝缘层中，形成第二导电柱，包括：
形成贯穿所述第二绝缘层的第二通孔；填充所述第二通孔，形成高度小于所述第二通孔高度的所述第二导电柱，并基于所述第二通孔的形貌和所述第二导电柱的形貌形成第三凹槽；其中，所述第二导电柱与所述存储阵列电连接；
所述形成覆盖所述第二导电柱的导电的第二连接层，包括：
填充所述第三凹槽，以形成所述第二连接层。
6.根据权利要求1所述的方法，其特征在于，
所述在位于第二衬底的表面的第二绝缘层中，形成第二导电柱，包括：
形成贯穿所述第二绝缘层的第二通孔；向所述第二通孔内和所述第二绝缘层表面沉积第二导电材料，形成第二种子层；在所述第二种子的表面形成第二电镀层；平坦化处理所述第二电镀层，直至显露所述第二绝缘层；其中，位于所述第二通孔中的所述第二种子层和剩余第二电镀层形成所述第二导电柱，所述第二导电柱的顶部包括朝所述第二衬底的表面凹陷的第四凹槽；
所述形成覆盖所述第二导电柱的导电的第二连接层，包括：
填充所述第四凹槽，以形成所述第二连接层。
7.根据权利要求1、5或6任一项所述的方法，其特征在于，所述第二连接层的表面具有第二凹陷区域，所述方法还包括：
在所述第二连接层具有所述第二凹陷区域的表面形成第二填充材料；其中，所述第二填充材料突出于所述第一绝缘层表面；
平坦化处理所述第二填充材料，直至显露至少部分所述第二连接层；其中，平坦化处理之后，剩余的第二填充材料形成的第二填充层的晶粒尺寸小于所述第二导电柱的晶粒尺寸；
键合所述第一连接层和所述第二填充层，以形成第三晶粒融合层。
8.一种键合晶圆，其特征在于，包括：
第一半导体结构，包括：第一衬底、位于所述第一衬底的表面的第一绝缘层、以及位于所述第一绝缘层中的第一导电柱；
第二半导体结构，包括：第二衬底、位于所述第二衬底的表面的第二绝缘层、以及位于所述第二绝缘层中的第二导电柱；
第一晶粒融合层，分别与所述第一导电柱和所述第二导电柱电连接，用于键合所述第一衬底和所述第二衬底；其中，所述第一晶粒融合层，是通过覆盖所述第一导电柱的导电的第一连接层，与覆盖所述第二导电柱的导电的第二连接层键合形成的；所述第一连接层的晶粒尺寸小于所述第一导电柱的晶粒尺寸，所述第二连接层的晶粒尺寸小于所述第二导电柱的晶粒尺寸；
第二晶粒融合层；其中，所述第二晶粒融合层，是通过填充在所述第一连接层表面的第一凹陷区域的第一填充层，与所述第二连接层键合形成的；所述第一填充层的晶粒尺寸小于所述第一导电柱的晶粒尺寸。
9.根据权利要求8所述的键合晶圆，其特征在于，所述键合晶圆还包括：
第三晶粒融合层；其中，所述第三晶粒融合层，是通过所述第一连接层，与填充在所述第二连接层表面的第二凹陷区域的第二填充层键合形成的；所述第二填充层的晶粒尺寸小于所述第二导电柱的晶粒尺寸。
CN202011471584.2A 2020-12-14 2020-12-14 晶圆键合方法及键合晶圆 Active CN112614807B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011471584.2A CN112614807B (zh) 2020-12-14 2020-12-14 晶圆键合方法及键合晶圆
US17/644,135 US20220189822A1 (en) 2020-12-14 2021-12-14 Wafer bonding method and bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011471584.2A CN112614807B (zh) 2020-12-14 2020-12-14 晶圆键合方法及键合晶圆

Publications (2)

Publication Number Publication Date
CN112614807A CN112614807A (zh) 2021-04-06
CN112614807B true CN112614807B (zh) 2024-04-02

Family

ID=75234232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011471584.2A Active CN112614807B (zh) 2020-12-14 2020-12-14 晶圆键合方法及键合晶圆

Country Status (2)

Country Link
US (1) US20220189822A1 (zh)
CN (1) CN112614807B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594118A (zh) * 2021-07-14 2021-11-02 芯盟科技有限公司 金属互联结构及金属互联结构的键合方法
CN116469858A (zh) * 2022-01-12 2023-07-21 长鑫存储技术有限公司 一种半导体结构及一种半导体结构的制作方法
CN116072607A (zh) * 2023-03-07 2023-05-05 湖北江城实验室 封装结构及其形成方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201508850A (zh) * 2013-08-29 2015-03-01 Taiwan Semiconductor Mfg 互連結構及其製造方法
CN104637831A (zh) * 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
CN107946280A (zh) * 2016-12-07 2018-04-20 日月光半导体制造股份有限公司 半导体封装
CN110911360A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 封装结构
CN111801793A (zh) * 2018-04-11 2020-10-20 伊文萨思粘合技术公司 低温结合结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014100711A (ja) * 2011-02-28 2014-06-05 Sanyo Electric Co Ltd 金属接合構造および金属接合方法
US10727114B2 (en) * 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201508850A (zh) * 2013-08-29 2015-03-01 Taiwan Semiconductor Mfg 互連結構及其製造方法
CN104637831A (zh) * 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
CN107946280A (zh) * 2016-12-07 2018-04-20 日月光半导体制造股份有限公司 半导体封装
CN111801793A (zh) * 2018-04-11 2020-10-20 伊文萨思粘合技术公司 低温结合结构
CN110911360A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 封装结构

Also Published As

Publication number Publication date
CN112614807A (zh) 2021-04-06
US20220189822A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
CN112614807B (zh) 晶圆键合方法及键合晶圆
US11756880B2 (en) Interconnect structures
US7750488B2 (en) Method for bonding wafers to produce stacked integrated circuits
US10541230B2 (en) Semiconductor device and method for manufacturing same
US6870262B2 (en) Wafer-bonding using solder and method of making the same
US8896121B2 (en) Chip assembly system
CN101924096B (zh) 硅通孔结构及其形成工艺
US7994048B2 (en) Method of manufacturing a through electrode
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
US7423301B2 (en) Semiconductor device including fuse elements and bonding pad
US20090325343A1 (en) Bonded semiconductor structure and method of fabricating the same
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
US20120326309A1 (en) Optimized annular copper tsv
US20140235052A1 (en) Methods for Fabricating Semiconductor Devices Having Through Electrodes
US20080067689A1 (en) Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same
US6828653B1 (en) Method of forming metal fuses in CMOS processes with copper interconnect
US7514340B2 (en) Composite integrated device and methods for forming thereof
CN112563241A (zh) 半导体装置
US11211348B2 (en) First wafer, fabricating method thereof and wafer stack
US11152334B2 (en) Semiconductor device and method of manufacturing the same
US20210043508A1 (en) Method of manufacturing vias crossing a substrate
US20220302055A1 (en) Semiconductor device
JP4110776B2 (ja) 半導体装置および半導体装置の製造方法
KR20230155970A (ko) 패키징된 반도체 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant