CN112614784B - 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法 - Google Patents

一种改善鳍式器件密集和孤立图形形貌线宽差异的方法 Download PDF

Info

Publication number
CN112614784B
CN112614784B CN202011495063.0A CN202011495063A CN112614784B CN 112614784 B CN112614784 B CN 112614784B CN 202011495063 A CN202011495063 A CN 202011495063A CN 112614784 B CN112614784 B CN 112614784B
Authority
CN
China
Prior art keywords
pattern
isolated
patterns
line width
dense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011495063.0A
Other languages
English (en)
Other versions
CN112614784A (zh
Inventor
彭翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202011495063.0A priority Critical patent/CN112614784B/zh
Publication of CN112614784A publication Critical patent/CN112614784A/zh
Application granted granted Critical
Publication of CN112614784B publication Critical patent/CN112614784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种改善鳍式器件密集和孤立图形形貌线宽差异的方法，包括制作第一掩模板在第一孤立图形周围增加同等线宽的可分辨辅助图形，在第二孤立图形周围增加亚分辨率辅助图形，并通过OPC方法结合刻蚀工艺线宽微缩量要求修正使得密集图形、第一、第二孤立图形和可分辨辅助图形的光刻线宽达到各自工艺要求；在鳍式器件衬底上沉积一图形介质层和一刻蚀中间层；通过光刻和刻蚀工艺将第一掩模板图形转移到刻蚀中间层上；制作第二掩模板并进行二次曝光，露出刻蚀中间层上的密集图形、第一和第二孤立图形区域，遮蔽辅助图形区域；最后通过刻蚀中间层将露出的密集图形、第一和第二孤立图形转移到图形介质层上，以此来解决密集和孤立图形形貌和线宽差异的问题。

Description

一种改善鳍式器件密集和孤立图形形貌线宽差异的方法
技术领域
本发明涉及半导体集成电路工艺技术领域，特别是涉及一种改善鳍式器件(鳍式场效应晶体管器件Fin Field-Effect Transistor，FinFET)密集和孤立图形形貌线宽差异的方法。
背景技术
在集成电路(IC)制造过程中，传统的平板晶体管(Planar MOS)设计布图中既包括密集图形也包括孤立图形。在光刻工艺过程中，由于密集图形在光刻过程中接收的光较多，相邻图形之间间距较小，透过掩模板之间的光线存在衍射作用，而孤立图形接收的光较少，衍射作用不明显，从而造成密集图形与孤立图形之间形貌和线宽(关键尺寸，CD)的巨大差异。
通常这种情况可以通过光学邻近效应校正(Optical Proximity Correction，OPC)来解决，其是一种光刻增强技术，OPC主要在半导体器件的光刻过程中使用，目的是为了保证光刻过程中设计的图形的边缘得到完整的曝光，即在孤立图形周围加入一些亚分辨率的辅助图形(SRAF)来增强衍射作用。
此外，在刻蚀过程中，由于图形密度不均匀还会出现刻蚀负载效应，刻蚀剂的浓度和刻蚀速率成正比，和所需刻蚀面积大小成反比。密集图形区域需刻蚀的面积较大，刻蚀剂的浓度下降，导致刻蚀速率下降，从而使得密集图形刻蚀速率小于孤立图形，造成两者之间形貌和线宽的差异。
在现有技术中，这种情况可以通过调整刻蚀腔体的温度，压力和刻蚀气体的流速等等来解决。随着IC技术的发展晶体管也由平板器件转化到鳍式场效应晶体管(FinField-Effect Transistor，FinFET)，以下可以为简称鳍式器件，其图形线宽越做越小，越来越接近光刻分辨率的极限，而且工艺要求密集图形和孤立图形的线宽同时都要做到版图设计要求的最小线宽，这样使用OPC方法来解决密集和孤立图形线宽差异需要添加的亚分辨率辅助图形(SRAF)也越来越复杂，对掩模板的制作要求也越高；同时，在刻蚀过程中，由于从光刻图形到刻蚀图形之间的线宽微缩量(Etch bias)很大，造成传统的调整刻蚀参数也不能弥补密集和孤立图形的差异。
因此，基于以上所述，需引入新的方法来解决鳍式器件密集和孤立图形形貌和线宽差异问题。
发明内容
本发明的目的在于克服上述问题，提供一种改善鳍式器件密集和孤立图形形貌线宽差异的方法。首先，根据版图设计要求的最小线宽和最小周期以及密集图形与孤立图形的定义筛选出第一孤立图形和第二孤立图形；然后通过在第一孤立图形周围增加同等线宽大小的可分辨辅助图形，并且所述孤立图形加辅助图形的图形密集度与版图设计要求中最小线宽和最小周期组成的密集图形密集度保持一致，在第二孤立图形周围增加亚分辨的辅助图形，通过光学邻近效应校正方法结合刻蚀工艺线宽微缩量要求修正使得所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求的线宽。接着在光刻与刻蚀工艺中引入刻蚀中间层并进行二次曝光显影的方法来解决鳍式器件密集和孤立图形形貌和线宽差异的问题。
为实现上述目的，本发明的技术方案如下：一种改善鳍式器件密集和孤立图形形貌线宽差异的方法，其包括如下步骤：
步骤S1：制作用于对鳍式器件进行光刻的第一掩模板；其中，所述鳍式器件衬底上的不同位置分布有由线图形或沟槽图形或孔图形组成的密集图形和孤立图形，所述孤立图形包括第一孤立图形和第二孤立图形，所述第一孤立图形线宽大于等于最小线宽，小于等于最小周期，所述第二孤立图形线宽大于最小周期；其具体包括：
步骤S11：根据版图设计要求的最小线宽和最小周期以及密集图形与孤立图形的定义区分筛选出第一孤立图形和第二孤立图形；
步骤S12：在第一孤立图形的周围增加与第一孤立图形同等线宽大小的可分辨的辅助图形；并且所述第一孤立图形加辅助图形的图形密集度与版图设计要求的最小线宽和最小周期组成的密集图形密集度保持一致；
步骤S2：提供所述鳍式器件衬底，在所述鳍式器件衬底上沉积一图形介质层和一刻蚀中间层；
步骤S3：在所述刻蚀中间层上从下到上依次沉积光刻抗反射层和光刻胶层，并使用所述第一掩模板进行光刻和刻蚀工艺，将所述第一掩模板图形转移到所述刻蚀中间层上；其中，所述刻蚀中间层上包括所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形；
步骤S4：制作第二掩模板，在第二掩模板上对应于上述第一掩模板密集图形、第一孤立图形、第二孤立图形区域为打开状态，而辅助图形区域都是遮蔽状态；
步骤S5：去除所述刻蚀中间层上的抗反射层和光刻胶，在所述刻蚀中间层上从下到上依次沉积新的光刻抗反射层和光刻胶层，并使用所述第二掩模板进行二次曝光显影，露出所述刻蚀中间层上的所述密集图形、第一孤立图形和第二孤立图形；
步骤S6：对所述刻蚀中间层进行刻蚀工艺，将露出的所述密集图形、第一孤立图形和第二孤立图形转移到所述图形介质层上；
步骤S7：去除所述鳍式场效应晶体管器件衬底上和所述图形介质层上的所述光刻胶、所述抗反射层及所述刻蚀中间层。
进一步地，所述步骤S11中的密集图形与孤立图形的定义为：
根据所述鳍式器件版图设计要求得到线图形或沟槽图形或孔图形最小线宽和最小周期，计算版图上每个单一图形与它周边相邻的图形之间的间距是否超过这层光刻图形设计的最小周期的M倍，如果超过为孤立图形，反之，则为密集图形中的一个图形，其中，M为大于等于2的正整数。
进一步地，所述步骤S12中所述密集图形密集度的计算方法具体包括如下步骤：
根据所述鳍式器件版图设计要求得到线图形或沟槽图形或孔图形最小线宽和最小周期；
计算由最小线宽和最小周期组成的密集图形密集度，其中，所述密集图形中每个单一图形都有相同的长度；所述密集度计算方法为密集图形单个周期中露光面积与不露光面积的比值，或者，所以密集度计算方法为单个周期内露光区线宽与不露光区线宽的比值。
进一步地，所述步骤S1还包括步骤S13：
在所述第二孤立图形周围使用光学临近效应校正方法增加亚分辨的辅助图形，所述亚分辨的辅助图形线宽由光学临近效应校正模型计算得出；
进一步地，所述步骤S1还包括步骤S14：
当所有辅助图形添加完成后，通过光学邻近效应校正方法结合刻蚀工艺线宽微缩量要求修正使得所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求的线宽。
进一步地，所述刻蚀中间层包括非定型碳材料层。
进一步地，所述图形介质层包括单晶硅层。
从上述技术方案可以看出，本发明提供的一种改善鳍式器件密集和孤立图形形貌线宽差异的方法，其通过在孤立图形周围增加同等线宽大小的辅助图形，光刻与刻蚀工艺中引入刻蚀中间层并进行二次曝光显影的方法来解决鳍式器件密集和孤立图形形貌和线宽差异的问题。
附图说明
图1所示为本发明实施例中改善鳍式场效应晶体管器件(简称鳍式器件)密集图形和孤立图形形貌线宽差异的方法流程示意图
图2所示为本发明实施例中线图形、沟槽图形、孔图形组成的密集和孤立图形示意图
图3所示为本发明实施例中密集图形和孤立图形的区分示意图
图4所示为本发明实施例中图形密集度定义示意图
图5所示为本发明实施例中鳍式器件在光刻曝光显影之后密集图形、孤立图形和辅助图形的示意图
图6所示为本发明实施例中鳍式器件在光刻和刻蚀之后密集图形、孤立图形和辅助图形转移到刻蚀中间层APF上的示意图
图7所示为本发明实施例中在使用第二块掩模板进行二次曝光显影将密集图形和孤立图形露出，和辅助图形遮蔽的示意图
图8所示为本发明实施例中将刻蚀中间层APF密集和孤立图形转移到图形介质层上，并去除APF、抗反射层及光刻胶后示意图
具体实施方式
下面结合附图1-8，对本发明的具体实施方式作进一步的详细说明。
在本发明的实施例中，根据版图设计要求的最小线宽和最小周期以及密集图形与孤立图形的定义筛选出大于等于最小线宽，小于等于最小周期的第一孤立图形和大于最小周期的第二孤立图形；然后在第一孤立图形周围增加同等线宽大小的可分辨辅助图形，并且所述孤立图形加辅助图形的图形密集度与版图设计要求中最小线宽和最小周期组成的密集图形密集度保持一致；在第二孤立图形周围增加亚分辨的辅助图形，并且通过OPC方法结合刻蚀工艺微缩量要求修正使得所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求的线宽；接着光刻与刻蚀工艺中引入刻蚀中间层并进行二次曝光显影的方法来解决鳍式器件密集和孤立图形形貌和线宽差异的问题。
请参阅图1，图1所示为本发明实施例中改善鳍式场效应晶体管器件(简称鳍式器件)密集图形和孤立图形形貌线宽差异的方法流程示意图。如图1所示，改善鳍式器件(鳍式场效应晶体管器件Fin Field-Effect Transistor，FinFET)密集和孤立图形形貌线宽差异的方法具体包括如下步骤：
步骤S1：制作用于对鳍式场效应晶体管器件进行光刻的第一掩模板；其中，所述鳍式场效应晶体管器件衬底上的不同位置分布有由线图形(Line)或沟槽图形(Trench)或孔图形(Hole)组成的密集图形和孤立图形。所述孤立图形包括第一孤立图形和第二孤立图形，所述第一孤立图形线宽大于等于最小线宽，小于等于最小周期，所述第二孤立图形线宽大于最小周期；
在所述第一掩模板的制作过程中，根据版图设计要求的最小线宽和最小周期(pitch)以及密集图形与孤立图形的区分定义筛选出大于等于最小线宽，小于等于最小周期的第一孤立图形，然后在所述第一孤立图形周围增加与第一孤立图形同等线宽大小的辅助图形，并且所述第一孤立图形加辅助图形的图形密集度与版图设计要求中最小线宽和最小周期组成的密集图形密集度保持一致；在所述第二孤立图形周围使用传统光学临近效应校正方法增加亚分辨的辅助图形，所述亚分辨的辅助图形线宽由光学临近效应校正模型计算得出；当所有对第一孤立图形添加的可分辨的辅助图形以及对第二孤立图形添加的亚分辨率辅助图形添加完成后，通过OPC方法结合刻蚀工艺微缩量要求修正使得所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求的线宽；
一般地，由线图形(Line)或沟槽图形(Trench)或孔图形(Hole)组成的密集图形和孤立图形如图2所示；由于光刻工艺要求，在同一层光刻版图中只会出现上述三种图形之中的一种，不会出现两种或三种混合的情况。
具体地，密集图形与孤立图形定义区分：首先，根据所述鳍式器件版图设计要求得到线图形(Line)或沟槽图形(Trench)或孔图形(Hole)最小的图形线宽和最小的图形周期(pitch)，计算版图上每个单一图形与它周边相邻的图形之间的间距是否超过这层光刻图形设计的最小周期(pitch)的M倍，如果超过为孤立图形，反之，则为密集图形。以图3线图形举例：图中2、3、4图形左右两边都有小于M倍间距的图形，所以为密集图形；图形1相对左边是孤立图形，辅助图形加在左边，相对右边是密集图形；图形5相对左边是密集图形，相对右边是孤立图形，辅助图形加在右边；图形6和7为双边孤立图形，那么辅助图形两边都加；另外，在设计空间允许下尽量多增加辅助图形的个数，一般每边增加个数大于等于2个；沟槽图形和孔图形同理。
具体地，图形密集度计算方法如图4所示，为密集区域内单个周期内露光面积与不露光面积的比值；所述密集区域为由具有相同线宽，相同周期的密集图形组成的连续区域。一般情况下，一个密集区域中每个单一图形都有相同的长度L，所以密集度可以定义为单个周期内露光区线宽Y与不露光区线宽X的比值。
在本发明的实施例中，对于鳍式器件中孤立图形，在第一掩模板的制作过程中，先筛选出大于等于最小线宽，小于等于最小周期的第一孤立图形，然后在其周围增加与第一孤立图形同等线宽大小的辅助图形(可被曝光分辨)，并且所述孤立图形加辅助图形的图形密集度与版图设计要求中最小线宽和最小周期组成的密集图形密集度保持一致，然后通过OPC方法结合刻蚀微缩量要求修正使得密集图形、第一孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求；这样设计的原因如下：
①、在光刻方面让孤立图形和密集图形具有等同的衍射效应，方便OPC进行修正；
②、如果孤立图形加上辅助图形和设计最紧的密集图形的密集度保持一致，就可以有效解决后续刻蚀的负载效应；
③、选择大于等于最小线宽，小于等于最小周期的第一孤立图形是因为其工艺难度大，线宽大于最小周期的第二孤立图形由于线宽很大用传统的OPC方法修正即可；
步骤S2：提供所述鳍式场效应晶体管器件衬底，在所述鳍式场效应晶体管器件衬底(Silicon substrate)上沉积一图形介质层(Pattern Film)和一刻蚀中间层。较佳地，所述图形介质层可以为单晶硅层。
步骤S3：在所述刻蚀中间层上从下到上依次沉积光刻抗反射层(BARC)和光刻胶层(Resist)，并使用所述第一掩模板进行光刻和刻蚀工艺，将所述第一掩模板图形转移到所述刻蚀中间层上；其中，所述刻蚀中间层上包括所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形。
请参阅图5，图5所示为本发明实施例中鳍式器件在光刻曝光显影之后密集图形(Dense)、第一孤立图形(Isolation)和可分辨的辅助图形
(Assistent)的示意图。如图5所示，该刻蚀中间层采用非定型碳材料(Amorphouscarbon film，APF)形成；APF这种材料优点是硬度高，抗刻蚀能力强，能够将其上的图形形貌和线宽大小非常准确的转移到鳍式器件衬底上。
请参阅图6，图6所示为本发明实施例中鳍式器件在光刻和刻蚀之后密集图形、第一、第二孤立图形和可分辨的辅助图形转移到刻蚀中间层APF上的示意图。此时，APF层上包括密集图形、孤立图形(包括第一孤立图形和/或第二孤立图形)和可分辨的辅助图形，这三种图形由于光刻衍射和刻蚀负载效应一样，所以生成的图形形貌和线宽能够保持一致。
步骤S4：制作第二掩模板，所述第二掩模板上的所述密集图形和所述孤立图形区域为打开状态，所述可分辨和亚分辨的辅助图形区域都是遮蔽状态。
步骤S5：去除所述刻蚀中间层上由步骤3刻蚀后剩余的抗反射层和光刻胶，在所述刻蚀中间层上从下到上依次沉积新的光刻抗反射层和光刻胶层，并使用所述第二掩膜板进行二次曝光显影，露出所述刻蚀中间层上的所述密集图形和孤立图形区域。
请参阅图7，图7所示为本发明实施例中在使用第二块掩模板进行二次曝光显影将密集图形和孤立图形露出，可分辨的辅助图形遮蔽的示意图。如图7所示，由于是将密集图形和孤立图形整个区域打开，所以第二掩模板的线宽大小要比第一掩模膜板线宽大很多，这样，对于光刻工艺也更好控制。
步骤S6：对所述刻蚀中间层进行刻蚀工艺，将露出的所述密集图形和孤立图形转移到所述图形介质层上。
步骤S7：去除所述鳍式场效应晶体管器件衬底上和所述图形介质层上的所述光刻胶、所述抗反射层及所述刻蚀中间层。
请参阅图8，图8所示为本发明实施例中将刻蚀中间层APF密集和孤立图形转移到图形介质层上，并去除APF、抗反射层及光刻胶后示意图。由于APF层良好的抗刻蚀特性，能够很好的将密集图形和孤立图形的形貌和线宽传递到图形介质层。这样，可以有效解决鳍式器件上密集和孤立图形的形貌和线宽差异问题。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (7)

1.一种改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，包括如下步骤：
步骤S1：制作用于对鳍式器件进行光刻的第一掩模板；其中，所述鳍式器件衬底上的不同位置分布有由线图形或沟槽图形或孔图形组成的密集图形和孤立图形，所述孤立图形包括第一孤立图形和第二孤立图形，所述第一孤立图形线宽大于等于最小线宽，小于等于最小周期，所述第二孤立图形线宽大于最小周期；其具体包括：
步骤S11：根据版图设计要求的最小线宽和最小周期以及密集图形与孤立图形的定义区分筛选出第一孤立图形和第二孤立图形；
步骤S12：在第一孤立图形的周围增加与第一孤立图形同等线宽大小的可分辨的辅助图形；并且所述第一孤立图形加辅助图形的图形密集度与版图设计要求的最小线宽和最小周期组成的密集图形密集度保持一致；
步骤S2：提供所述鳍式器件衬底，在所述鳍式器件衬底上沉积一图形介质层和一刻蚀中间层；
步骤S3：在所述刻蚀中间层上从下到上依次沉积光刻抗反射层和光刻胶层，并使用所述第一掩模板进行光刻和刻蚀工艺，将所述第一掩模板图形转移到所述刻蚀中间层上；其中，所述刻蚀中间层上包括所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形；
步骤S4：制作第二掩模板，在第二掩模板上对应于上述第一掩模板密集图形、第一孤立图形、第二孤立图形区域为打开状态，而辅助图形区域都是遮蔽状态；
步骤S5：去除所述刻蚀中间层上的抗反射层和光刻胶，在所述刻蚀中间层上从下到上依次沉积新的光刻抗反射层和光刻胶层，并使用所述第二掩模板进行二次曝光显影，露出所述刻蚀中间层上的所述密集图形、第一孤立图形和第二孤立图形；
步骤S6：对所述刻蚀中间层进行刻蚀工艺，将露出的所述密集图形、第一孤立图形和第二孤立图形转移到所述图形介质层上；
步骤S7：去除所述鳍式场效应晶体管器件衬底上和所述图形介质层上的所述光刻胶、所述抗反射层及所述刻蚀中间层。
2.如权利要求1所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述步骤S11中的密集图形与孤立图形的定义为：
根据所述鳍式器件版图设计要求得到线图形或沟槽图形或孔图形最小线宽和最小周期，计算版图上每个单一图形与它周边相邻的图形之间的间距是否超过这层光刻图形设计的最小周期的M倍，如果超过为孤立图形，反之，则为密集图形中的一个图形，其中，M为大于等于2的正整数。
3.如权利要求1所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述步骤S12中所述密集图形密集度的计算方法具体包括如下步骤：
根据所述鳍式器件版图设计要求得到线图形或沟槽图形或孔图形最小线宽和最小周期；
计算由最小线宽和最小周期组成的密集图形密集度，其中，所述密集图形中每个单一图形都有相同的长度；所述密集度计算方法为密集图形单个周期中露光面积与不露光面积的比值，或者，所以密集度计算方法为单个周期内露光区线宽与不露光区线宽的比值。
4.如权利要求1所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述步骤S1还包括步骤S13：
在所述第二孤立图形周围使用光学临近效应校正方法增加亚分辨的辅助图形，所述亚分辨的辅助图形线宽由光学临近效应校正模型计算得出。
5.如权利要求4所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述步骤S1还包括步骤S14：
当所有辅助图形添加完成后，通过光学邻近效应校正方法结合刻蚀工艺线宽微缩量要求修正使得所述密集图形、第一孤立图形、第二孤立图形和可分辨的辅助图形的光刻线宽达到各自工艺要求的线宽。
6.如权利要求1-4任意一个所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述刻蚀中间层包括非定型碳材料层。
7.如权利要求1-4任意一个所述的改善鳍式器件密集和孤立图形形貌线宽差异的方法，其特征在于，所述图形介质层包括单晶硅层。
CN202011495063.0A 2020-12-17 2020-12-17 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法 Active CN112614784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011495063.0A CN112614784B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011495063.0A CN112614784B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法

Publications (2)

Publication Number Publication Date
CN112614784A CN112614784A (zh) 2021-04-06
CN112614784B true CN112614784B (zh) 2022-10-14

Family

ID=75240135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011495063.0A Active CN112614784B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法

Country Status (1)

Country Link
CN (1) CN112614784B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582057B (en) * 2003-03-05 2004-04-01 Taiwan Semiconductor Mfg A method of improving the non-uniformity of critical dimensions
KR100816194B1 (ko) * 2006-08-24 2008-03-21 동부일렉트로닉스 주식회사 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크
KR20090000868A (ko) * 2007-06-28 2009-01-08 주식회사 하이닉스반도체 광 근접효과 보정방법
CN103839781B (zh) * 2012-11-21 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
US10083833B1 (en) * 2017-06-21 2018-09-25 Arm Limited Integration fill technique
CN107799402A (zh) * 2017-10-24 2018-03-13 德淮半导体有限公司 二次图形的形成方法

Also Published As

Publication number Publication date
CN112614784A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN100536091C (zh) 形成平面场效应晶体管和在集成电路中形成层的方法
US7674563B2 (en) Pattern forming method and phase shift mask manufacturing method
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
US9202710B2 (en) Method for defining a separating structure within a semiconductor device
CN110119062B (zh) 光学邻近修正方法、掩膜版制作方法及图形化工艺
US7859645B2 (en) Masks and methods of manufacture thereof
JP2001060003A (ja) フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
US5631112A (en) Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
CN112614784B (zh) 一种改善鳍式器件密集和孤立图形形貌线宽差异的方法
JP2003077797A (ja) 半導体集積回路装置の製造方法
US7316872B2 (en) Etching bias reduction
CN113093469A (zh) 目标图形修正、掩膜版制作及半导体结构形成的方法
TWI436157B (zh) 利用狹縫型半色調圖案的光掩膜製造方法及其製造出的光掩膜
KR20030056499A (ko) 미세 패턴 형성용 마스크
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
US8765612B2 (en) Double patterning process
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US20030180629A1 (en) Masks and method for contact hole exposure
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
US20230068888A1 (en) Method for making gates of different sizes with double patterning technology
US7226707B2 (en) Methods of printing structures
Cheng et al. Alternating phase shift mask architecture scalability, implementations, and applications for 90-nm and 65-nm technology nodes and beyond
JPH04291345A (ja) パターン形成方法
US20120252199A1 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
TW515007B (en) Method for producing dense pattern by spacer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant