CN112601995A - 耦合光的光学芯片及其制造方法 - Google Patents
耦合光的光学芯片及其制造方法 Download PDFInfo
- Publication number
- CN112601995A CN112601995A CN201980006591.4A CN201980006591A CN112601995A CN 112601995 A CN112601995 A CN 112601995A CN 201980006591 A CN201980006591 A CN 201980006591A CN 112601995 A CN112601995 A CN 112601995A
- Authority
- CN
- China
- Prior art keywords
- optical
- substrate
- chip
- wafer
- optical chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明提供一种用于在光学芯片(100)与另一光学器件(500)之间耦合光的光学芯片(100),包括:基板(101);包层(102),设置在所述基板上;光学面(103),由所述包层(102)的侧壁形成,其中所述基板的侧壁(104)由与所述光学面相邻且与所述光学面成一条直线的第一截面(105)和与所述光学面成一条直线或从所述光学面凹入的第二截面(106)构成。还提供了一种用于制造光学芯片的方法,其中,蚀刻所述基板形成由第一截面构成的侧壁,所述第一截面与所述光学面成一条直线且相邻。从所述基板的背面去除所述基板的一部分以对晶圆进行切割,使得所述光学芯片的第二截面与所述光学面成一条直线或从所述光学面凹入。
Description
技术领域
本发明涉及一种用于在光学芯片与另一光学器件之间耦合光的光学芯片。具体而言,光学芯片可使用改进的方式黏贴到其它光学器件,例如光纤或光纤阵列单元(fiberarray unit,FAU)。为此,光学芯片具有边缘耦合器结构。本发明还涉及一种制造光学芯片的方法。
背景技术
为了在光纤和光学芯片(例如,包括高指数反差硅或氮化硅波导的芯片)之间耦合光,由于模场直径(mode field diameter,MFD)之差,需要专用的耦合结构。边缘耦合器实现的水平耦合结构的性能通常比光栅耦合器实现的垂直耦合结构的性能(插损、带宽、偏振依赖性)更好。边缘耦合器主要是基于嵌入在氧化硅顶部包层中的倒锥形波导。
传统的边缘耦合器依靠抛光来制造平滑的垂直光学面。抛光是一次一个模具的工艺,非常耗费人力、时间和成本。为了避免抛光,提出了利用干法蚀刻和切屑分离的方法制造具有光学面的边缘耦合器。然而,这些方法本质上导致光学芯片底部的基板的一部分伸出光学面上。因此,边缘耦合器的光学面与其它光学器件(例如,使用边缘耦合器粘贴到光学芯片边缘的FAU光纤)之间会产生间隙,并且将产生插损代价。
总之,传统边缘耦合器的缺点是需要抛光和/或在其它光学器件与光学芯片的光学面之间产生间隙。
发明内容
鉴于上述缺点,本发明的目的是改进传统光学芯片,特别是其边缘耦合器,及其制造方法。本发明的目的是提供一种具有边缘耦合器的光学芯片,其中所述光学芯片的光学面可以耦合到另一光学器件而不会形成间隙。具体而言,无论其它光学器件的高度如何,应有可能使其它光学器件靠近所述光学芯片的所述光学面。此外,所述光学芯片应该可以有效地将光从所述光学芯片耦合到另一光学器件中。此外,所述光学芯片的制造不应需要任何抛光步骤。
本发明的目的是通过所附独立权利要求中提供的方案实现的。从属权利要求中进一步定义了本发明的有利实现方式。
具体而言,本发明提出通过以下方式形成光学芯片的边缘耦合器:蚀刻晶圆的包层形成光学芯片,从而产生平滑的光学面,然后,将垂直深入到所述晶圆的基板的蚀刻操作和所述晶圆的切割操作相结合,以获得所述光学芯片。
本发明的第一方面提供一种光学芯片,用于在所述光学芯片与另一光学器件之间耦合光,所述光学芯片包括:基板;包层,设置在所述基板上;光学面,由所述包层的侧壁形成,其中所述基板的侧壁由与所述光学面相邻且与所述光学面成一条直线的第一截面和与所述光学面成一条直线或从所述光学面凹入的第二截面构成。
所述光学芯片的所述光学面和所述基板侧壁可以形成一个边缘耦合器,用于耦合光进入和离开所述光学芯片。有利地,所述基板突出到所述光学面之外(即伸出所述光学面之上)的一部分不属于所述光学芯片。相应地,当所述光学芯片耦合到光纤或FAU等另一光学器件时,所述光学器件与所述光学面之间不会产生间隙。其它光学器件可以粘贴到所述光学芯片上,从而建立所述光学芯片和所述光学器件之间的光高效和机械稳固耦合。具体而言,无论其它光学器件的高度如何,都可以使其它光学器件靠近所述光学面。
在所述第一方面的一种实现方式中,所述完整基板侧壁与所述光学面成一条直线。
根据本发明,无需任何抛光步骤即可实现该实现方式。当然,当所述光学芯片耦合到另一光学器件时,不会产生间隙。所述基板侧壁的物理表面结构与抛光侧壁的物理表面结构不同,所述物理表面结构是光学芯片制造方法的特征。
在所述第一方面的另一实现方式中,所述光学芯片的厚度为100-500μm,具体为250-350μm。
上述厚度为所述光学芯片制造方法的特征,无需抛光。用包括抛光的传统制造方法获得的光学芯片要厚得多。
在所述第一方面的另一实现方式中,所述基板侧壁的所述第二截面从所述光学面凹入0-100μm,具体凹入0-50μm。
第二基板侧壁截面的凹槽是所述光学芯片制造方法的特征,无需抛光。由于所述凹槽,所述光学面与另一光学器件之间不形成间隙,而其它光学器件可以稳固地黏贴到所述光学芯片,例如,通过使用胶水填充所述凹槽产生的空间。所述凹槽还使所述光学芯片制造方法不会发生工艺变化。
在所述第一方面的另一实现方式中,所述光学芯片的厚度为600-800μm,和/或所述基板侧壁的所述第一截面的高度为100-500μm,例如250-350μm。
上述厚度为所述光学芯片制造方法的另一特征,无需抛光。
本发明的第二方面提供了一种光学芯片,用于在所述光学芯片与另一光学器件之间耦合光,其中所述光学芯片由根据本发明第三方面或其任一实现方式所述的方法获得。
相应地,无需任何抛光步骤,即可获得所述第二方面的所述光学芯片。然而,当所述芯片黏贴到另一光学器件时,产生的光学芯片具有光学面和基板侧壁结构,所述基板侧壁结构不会产生间隙。所述制造方法在所述光学芯片中留下清晰的特征,例如,在所述侧壁的物理表面结构中,不同于通过抛光获得的侧壁、所述光学芯片的厚度或所述基板从所述光学面的凹槽。
本发明的第三方面提供了一种用于制造用于在光学芯片与另一光学器件之间耦合光的光学芯片的方法,所述方法包括:提供晶圆,所述晶圆包括基板和设置在所述基板上的包层;蚀刻所述包层,以在所述蚀刻包层的至少一个侧壁上形成光学面;蚀刻所述基板,以形成至少一个基板侧壁,所述基板侧壁由与所述光学面成一条直线且相邻的第一截面构成;从所述基板的背面去除所述基板的至少一部分,以将晶圆进行切割,使所述光学芯片的第二截面与所述光学面成一条直线或从所述光学面凹入,其中所述晶圆的所述背面是所述晶圆与所述包层相对的一侧。
在本文档中,将晶圆进行“切割”是指将所述晶圆分离成单个芯片。例如,如下文详述,晶圆的切割可以通过直接从晶圆背面对基板进行刀片切割来实现。或者,如下文详述,晶圆的切割也可以通过从所述晶圆背面削薄所述基板之后,从晶圆正面蚀刻穿所述晶圆来实现,也可以通过从晶圆的背面用已经蚀刻过的基板将晶圆削薄。
所述第三方面的所述方法能够制造光学芯片,例如上文结合所述第一方面所描述,无需进行抛光步骤。所述光学芯片将具有可以耦合到另一光学器件的光学面,光学面和光学器件之间不会形成任何间隙。所述制造方法还相对简单,并且工艺变化不大。因此,所述制造方法提高了所述光学芯片的成品率和高效率边缘耦合器。
在所述第三方面的一种实现方式中,在单个光刻步骤中蚀刻所述包层和所述基板,和/或所述蚀刻包层用作用于蚀刻所述基板的掩模。
通过使用所述蚀刻包层作为掩模,单个光刻步骤对于两种蚀刻过程都很容易实现。单个光刻步骤使得所述光学面和第一基板侧壁截面之间平滑地,无需任何步骤进行相互转换。
在所述第三方面的另一实现方式中,通过蚀刻深度为100-500μm,具体为250-350μm,和宽度为10-40μm的沟槽来蚀刻所述基板。
这种蚀刻深度可以通过高蚀刻质量来获得,特别是可以产生平滑的光学面和第一侧壁截面。此外,所述蚀刻深度允许在下一个制造步骤中轻易将所述晶圆分离成光学芯片。
在所述第三方面的另一实现方式中,在蚀刻所述基板之后,所述方法还包括:将所述晶圆从其背面进行刀片切割以形成至少一个光学芯片,所述光学芯片具有光学面和基板侧壁,所述基板侧壁的第二截面从所述光学面凹入。
相应地,所述晶圆的切割是通过刀片切割来实现的。因为所述刀片切割是从所述晶圆的背面完成的,所以可以对准切割槽产生凹陷的第二基板侧壁截面。例如,可以配置所述刀片切割不切割整个基板,而是在基板蚀刻到达底部即停止。进入基板的刀片宽度可以比蚀刻宽度更宽,从而形成基板侧壁的凹陷的第二截面。所述刀片的宽度较大,允许补偿所述刀片切割和所述基板蚀刻之间的对准公差,从而达到更高的整体成品率。
在所述第三方面的另一实现方式中,对所述晶圆进行切割,使所述基板侧壁的所述第二截面从所述光学面凹入0-100μm,具体凹入0-50μm。
以上给出的值产生了一个光学芯片,该光学芯片允许其光学面到另一光学器件的有效和无间隙耦合。
在所述第三方面的另一实现方式中,在蚀刻所述包层和所述基板之前,所述方法还包括:将所述晶圆从其背面削薄,对所述基板的蚀刻包括将整个削薄晶圆蚀刻穿,以形成具有光学面和基板侧壁的至少一个光学芯片,所述基板侧壁与所述光学面完全成一条直线。
相应地,所述晶圆的切割是通过先削薄再蚀刻来实现的。从背面削薄可以通过研磨进行。该实现方式提供了通过刀片切割进行切割的替代方案,并且同样产生能够高效且无间隙地耦合到另一光学器件的光学芯片。
在所述第三方面的另一实现方式中,在蚀刻所述包层之后,蚀刻所述基板之前,所述方法还包括:将所述晶圆从其背面削薄,对所述基板的蚀刻包括将整个削薄晶圆蚀刻穿,以形成具有光学面和基板侧壁的至少一个光学芯片,所述基板侧壁与所述光学面完全成一条直线。
在所述第三方面的另一实现方式中,所述方法还包括:在蚀刻所述包层和所述基板之后,将所述晶圆从其背面削薄,以对所述晶圆进行切割,形成具有光学面和基板侧壁的至少一个光学芯片,所述基板侧壁与所述光学面完全成一条直线。
相应地,所述晶圆的切割是通过先蚀刻再削薄来实现的。所述从背面削薄可以再次通过研磨进行。该实现方式提供了通过刀片切割进行切割的另一种替代方案,并且同样产生能够高效且无间隙地耦合到另一光学器件的光学芯片。
在所述第三方面的另一实现方式中,将所述晶圆的厚度削薄为100-500μm,具体为250-350μm。
这允许通过后续的蚀刻步骤对晶圆进行切割。得到所述光学面和所述基板侧壁的光滑表面,即高蚀刻质量。
在所述第三方面的另一实现方式中,所述方法还包括将光纤或光纤阵列单元等另一光学器件黏贴到至少所述光学芯片的所述光学面和所述基板侧壁的所述第一截面。
例如,其它光学器件可以粘贴到所述光学面和所述基板侧壁上。由此,所述器件之间有效耦合,且没有任何间隙。
在所述第三方面的另一实现方式中,所述基板上的所述包层包括或设置有锥形截面,蚀刻所述锥形截面以向所述光学面逐渐变小。
因此,可以增加通过所述光学芯片在所述包层中行进的光的模态大小,以便将其与耦合到所述光学面的另一光学器件的模态大小相匹配。相应地,实现了有效的边缘耦合。
应注意,本申请所描述的所有设备、元件、单元和装置可以在软件或硬件元件或其任何组合中实施。本申请中描述的各种实体所执行的步骤以及所描述的各种实体要执行的功能均意在指各个实体用于执行各个步骤和功能。即使在以下具体实施例的描述中,外部实体要执行的特定功能或步骤未反映在执行该特定步骤或功能的实体的特定详细元件的描述中,技术人员应清楚,这些方法和功能可以在相应的软件或硬件元件中实现,或以此类元件的任何种组合实现。
附图说明
结合所附附图,下面具体实施例的描述将阐述上述各方面及其实现方式,其中:
图1示出了几个实施例提供的光学芯片;
图2示出了一个实施例提供的方法;
图3示出了一个实施例提供的方法的步骤;
图4示出了一个实施例提供的方法的步骤;
图5示出了一个实施例提供的方法的步骤;
图6示出了一个实施例提供的方法的步骤;
图7示出了一个实施例提供的方法的步骤;
图8示出了一个实施例提供的方法的步骤;
图9示出了一个实施例提供的方法的步骤。
具体实施方式
图1示出了本发明不同实施例提供的(a)和(b)两个光学芯片100。两个光学芯片100都设计成在光学芯片100和另一光学器件之间耦合光。为此,光学芯片100设置有边缘耦合器,因此,两个光学芯片100均包括基板101、设置在基板101上的包层102、由包层102的侧壁形成的光学面103和基板101的侧壁104。
包层102充当波导,光可以通过光学芯片100从光子元件或光学芯片100提供的功能传输到光子元件或光学芯片100提供的功能。光学面103用于耦合光进入和离开所述光学芯片100,因此可以与光纤或FAU等其它光学器件耦合。
图1所示的光学芯片100相对于基板侧壁104而言是不同的。图1(a)所示的光学芯片100具有基板101的侧壁104,侧壁104由与光学面103相邻且成一条直线的第一截面105和从(相对于)光学面103凹入的第二截面106构成。图1(b)所示的光学芯片100具有基板101的侧壁104,侧壁104由与光学面103相邻且成一条直线的第一截面105和与光学面103成一条直线的第二截面106构成。也就是说,完整基板侧壁104与光学面103成一条直线。设计两个光学芯片100的基板侧壁104使得相应的光学芯片100可以有效地耦合到其它光学器件,而不会在其它光学器件与芯片100的光学面103之间形成间隙。
具体而言,图1的光学芯片100可具有干蚀刻(例如,RIE)的光学面103。这避免了昂贵且工作量大的抛光步骤。此外,光学芯片100的第一基板侧壁截面105可以通过深反应离子蚀刻(deep reactive ion etching,DRIE)工艺制造。例如,可以使用波希法来获得一个(几乎)垂直的侧壁截面105。如果单个光刻步骤用于产生光学面103和第一基板侧壁截面105,则光学芯片100在光学面103和该截面105之间不用进行步骤即可转换。光学芯片100均不具有突出光学面103之外的部分,因此允许无间隙耦合。两个光学芯片100的第一侧壁截面105的深度比传统芯片的侧壁截面更深,因此支持光学芯片100和另一光学器件之间的均匀胶线覆盖大部分芯片厚度,从而黏贴更稳固。
图2示出了本发明实施例提供的方法200。具体而言,方法200用于制造光学芯片100,例如,图1中示出的光学芯片100。
方法200包括:步骤201,提供包括基板101和设置在基板101上的包层102的晶圆;步骤202,蚀刻包层102以在蚀刻包层102的至少一个侧壁上形成光学面103。此外,方法200包括:步骤203,蚀刻基板101以形成至少一个基板侧壁104,所述基板侧壁104由与光学面103成一条直线且相邻的第一截面105构成;步骤204,从基板101的背面400去除基板101的至少一部分以对晶圆进行切割,使得光学芯片100的基板侧壁104具有与光学面103成一条直线或从光学面103凹入的第二截面106,其中,晶圆的背面400是晶圆与包层102相对的一侧。值得注意的是,步骤201至204并不限于特定顺序,具体而言,在包层蚀刻步骤202和基板蚀刻步骤203之前,可以执行基板去除步骤204。
图3和图4示出了本发明实施例提供的详细方法200,所述方法是基于图2所示的方法200,并且结合本发明实施例提供的光学芯片100(及其初步结构)进行说明,所述光学芯片是基于图1(a)所示的光学芯片100。图3和图4以及图1和图2中的相同元件和步骤具有相同的附图标记和功能。
图3(a)示出在第一方法步骤201中提供了晶圆,包括基板101和设置在基板101上的包层102。例如,起始材料可以是包含基于硅或氮化硅波导的光子芯片的硅晶圆。倒锥形可用于顶部包层102中,以增加模态大小,使其与最终光学芯片100使用的光纤等另一光学器件的模态大小相匹配。光主要被限制在包层102中,这是由于包层102、基板101和空气各自的折射率造成的。
图3(b)示出了下一个方法步骤202,其中通过蚀刻包层102形成光学面103。具体而言,光学面103产生于蚀刻包层102的至少一个侧壁上。通过一个蚀刻步骤202,可以产生不同(最终)光学芯片100的两个或多个光学面103。例如,可以使用干蚀刻工艺(反应离子蚀刻)在氧化硅顶部包层102中产生光学面103。
图3(c)示出了第三方法步骤203,其中,蚀刻基板101形成至少一个基板侧壁104(图3(c)中未示出),具有与光学面103成一条直线且相邻的第一截面105。例如,可以通过使用DRIE等工艺将深沟槽300(深度为100-500μm,具体为250-350μm,宽度为10-40μm)蚀刻到基板101中。具体而言,在将单个光刻步骤用于蚀刻步骤202和蚀刻步骤203时,该深沟槽300可以刚好与光学面103对齐。因此,蚀刻包层102可在蚀刻步骤203中充当掩模。
图4示出了在第四方法步骤204中,可以通过刀片切割404从晶圆背面400去除基板101的一部分(虚线框),以便切割晶圆,产生至少一个光学芯片100。光学芯片100具有基板侧壁104的第二截面106,所述第二截面106从光学面103凹入。从晶圆的背面400的刀片切割可以与深沟槽300对齐。在有利的配置中,刀片切割不会在整个芯片厚度范围内发生,而是在到达沟槽300的底部时停止。刀片的宽度可以大于沟槽300的宽度(例如73um阔刀刃及20um阔沟槽300)。这在光学芯片106的底部产生凹陷的第二侧壁截面106。
凹槽允许刀片切割与沟槽300之间的对准公差。如果瞄准直基板侧壁104(例如,通过将沟槽300的边缘与由刀片切割过程产生的边缘对齐),则会出现由于工艺变化导致所产生的第二基板侧壁截面106的底部有凸起的情况。然而,为了不引起光耦合损耗,基板的任何部分都不应突出。例如,假设对准精度为+/–10μm,则光学芯片100可以获得0-20μm的小凹槽。在一种可能的实现方式中,凹槽的高度可以高达光学芯片100总厚度的50%。这允许在光学芯片100和另一光学器件之间的薄且均匀的胶线覆盖芯片厚度的大部分(即沿侧壁104的第一截面105)。凹槽的高度为所述凹槽沿芯片100的厚度方向的尺寸。
图5示出了在图4所示的步骤204/604之后将光学芯片100黏贴到另一光学器件500的另一方法步骤。这里,另一光学器件500以FAU为例。可以将FAU 500黏贴到(例如,粘贴,在图5中用点表示)光学芯片100的边缘耦合器,特别是黏贴到至少光学面103和第一基板侧壁截面105。由于垂直深沟槽300和由刀片切割产生的凹陷的第二基板侧壁截面106,光学器件500可以与光学面103紧密接触。然后,光学面103可以与FAU中的一个或多个V型槽501有效耦合。即无需抛光即可实现低插损。
可选的,如图5所示,可以采用附加安装块502,分别与FAU 500和光学芯片100的包层102粘接,用于支持FAU 500稳固地黏贴到光学芯片100等机械目的。附加安装块502可以是玻璃块。
图6示出了本发明实施例提供的方法200的步骤,所述方法是基于图2所示的方法200,并且结合本发明实施例提供的光学芯片100(及其初步结构)进行说明,所述光学芯片是基于图1(b)所示的光学芯片100。图6以及图1和图2中的相同元件和步骤具有相同的附图标记和功能。
图6特别示出了第四方法步骤204的另一种可能性,所述步骤204在图3所示的蚀刻步骤203之后。具体而言,该方法步骤204包括从晶圆背面400削薄604晶圆,以切割晶圆并形成至少一个光学芯片100的步骤。具体而言,可以通过背面研磨去除(晶圆的)基板101的底部(虚线框)来分离至少一个芯片100。这导致光学芯片100具有光学面103,并且基板侧壁104完全与光学面103成一条直线。
由此产生的光学芯片100明显比起始材料薄得多。例如,典型的硅晶圆厚度为700μm。由于蚀刻硅沟槽300的深度为100-500μm,需要从背面去除大约200-600μm的基板材料,以产生分离(晶圆切割)。使用此方法获得的光学芯片100的基板侧壁104的底部没有凹槽或凸起。同样在这种情况下,光纤或FAU等其它光学器件500可以与光学芯片100的光学面103紧密接触。
图7以与图5类似的方式示出。可以将具有与光学面103成一条直线的完整基板侧壁104的光学芯片100黏贴(例如,粘贴,图7中的点所示)到FAU 500,以与FAU的一个或多个V型槽501进行有效且无间隙耦合。
图8和图9示出了本发明实施例提供的另一详细方法200,所述方法是基于图2所示的方法200,并且结合本发明实施例提供的光学芯片100(及其初步结构)进行说明,所述光学芯片是基于图1(b)所示的光学芯片100。图8和图9以及图1和图2中的相同元件和步骤具有相同的附图标记和功能。具体而言,与图3和图4中所示的方法200相比,蚀刻步骤202和203在基板去除步骤204之后执行。
具体而言,方法200在图8(a)中示出了步骤201,即在基板101的顶部为晶圆提供包层102,在图8(b)中示出了步骤204,即通过从基板101的背面400削薄904的方式去除基板101的一部分。步骤204在图9(a)所示对包层102进行蚀刻的步骤202之前进行,且在图9(b)所示对基板101进行蚀刻的步骤203之前进行。然而,也可以在这些蚀刻步骤202和203之间执行步骤204。
例如,为了将晶圆进行切割,对包层102的蚀刻202和对基板101的蚀刻203包括:在一个光刻步骤中,将整个削薄的晶圆蚀刻穿,形成如图9(a)和(b)所示的至少一个光学芯片100。光学芯片100在包层侧壁处具有光学面103,并且具有与光学面103完全成一条直线的基板侧壁104。
综上所述,本发明实施例描述了一种光学芯片100的结构及这种光学芯片100的制造方法200,允许在光学芯片100的边缘黏贴另一光学器件500,光学面103与光学器件1500之间不会产生间隙。方法200不需要进一步抛光。
已经结合作为实例的各种实施例以及实现方式描述了本发明。但本领域技术人员通过实践本发明,研究附图、本发明以及所附的权利要求书,能够理解并获得其它变体。在权利要求书以及说明书中,词语“包括”不排除其它元件或步骤,“一”不排除多个元件或步骤。单个元件或其它单元可满足权利要求中描述的若干实体或项目的功能。在仅凭某些措施被记载在相互不同的从属权利要求书中这个单纯的事实并不意味着这些措施的结合不能被有效地使用。
Claims (16)
1.一种用于在光学芯片(100)与另一光学器件(500)之间耦合光的光学芯片(100),其特征在于,所述光学芯片(100)包括:
基板(101);
包层(102),设置在所述基板(101)上;
光学面(103),由所述包层(102)的侧壁(104)形成,其中
所述基板(101)的侧壁(104)由与所述光学面(103)相邻且与所述光学面(103)成一条直线的第一截面(105)和与所述光学面(103)成一条直线或从所述光学面(103)凹入的第二截面(106)构成。
2.根据权利要求1所述的光学芯片(100),其特征在于,
所述完整基板(101)侧壁(104)与所述光学面(103)成一条直线。
3.根据权利要求2所述的光学芯片(100),其特征在于,
所述光学芯片(100)的厚度为100-500μm,具体为250-350μm。
4.根据权利要求1所述的光学芯片(100),其特征在于,
所述基板(101)侧壁(104)的所述第二截面(106)从所述光学面(103)凹入0-100μm,具体凹入0-50μm。
5.根据权利要求4所述的光学芯片(100),其特征在于,
所述光学芯片(100)的厚度为600-800μm,和/或
所述基板(101)侧壁(104)的所述第一截面(105)的高度为100-500μm,优选地为250-350μm。
6.一种用于在光学芯片(100)与另一光学器件(500)之间耦合光的光学芯片(100),其特征在于,所述光学芯片(100)通过权利要求7至15中任一项所述的方法获得。
7.一种制造用于在光学芯片(100)与另一光学器件(500)之间耦合光的光学芯片(100)的方法(200),其特征在于,所述方法(200)包括:
提供(201)晶圆,所述晶圆包括基板(101)和设置在所述基板(101)上的包层(102);
蚀刻(202)所述包层(102),以在所述蚀刻包层(102)的至少一个侧壁(104)上形成光学面(103);
蚀刻(203)所述基板(101),以形成至少一个基板(101)侧壁(104),所述基板(101)侧壁(104)由与所述光学面(103)成一条直线且相邻的第一截面(105)构成;
从所述基板(101)的背面(400)去除(204)所述基板(101)的至少一部分,以将晶圆进行切割,使所述光学芯片(100)的所述基板(101)侧壁(104)具有与所述光学面(103)成一条直线或从所述光学面(103)凹入的第二截面(106),其中所述晶圆的所述背面(400)是所述晶圆与所述包层(102)相对的一侧。
8.根据权利要求7所述的方法(200),其特征在于,
在单个光刻步骤中蚀刻(202、203)所述包层(102)和所述基板(101),和/或
所述蚀刻包层(102)用作用于蚀刻(203)所述基板(101)的掩模。
9.根据权利要求7或8所述的方法(200),其特征在于,
通过蚀刻深度为100-500μm,具体为250-350μm,和宽度为10-40μm的沟槽来蚀刻所述基板(101)。
10.根据权利要求7至9中任一项所述的方法(200),其特征在于,在蚀刻所述基板(101)之后,所述方法(200)还包括:
将所述晶圆从其背面(400)进行刀片切割,形成至少一个光学芯片(100),所述光学芯片(100)具有光学面(103)和基板(101)侧壁(104),所述基板(101)侧壁(104)的所述第二截面(106)从所述光学面(103)凹入。
11.根据权利要求10所述的方法(200),其特征在于,
将所述晶圆进行切割,使所述基板(101)侧壁(104)的所述第二截面(106)从所述光学面(103)凹入0-100μm,具体凹入0-50μm。
12.根据权利要求7至9中任一项所述的方法(200),其特征在于,在蚀刻所述包层(102)和所述基板(101)之前,所述方法(200)还包括:
将所述晶圆从其背面(400)削薄,其中
对所述基板(101)的蚀刻包括将整个削薄晶圆蚀刻穿,以形成具有光学面(103)和基板(101)侧壁(104)的至少一个光学芯片(100),所述基板(101)侧壁(104)与所述光学面(103)完全成一条直线。
13.根据权利要求7至9中任一项所述的方法(200),其特征在于,所述方法(200)还包括:在蚀刻(202、203)所述包层(102)和所述基板(101)之后,
将所述晶圆从其背面(400)削薄,从而将所述晶圆进行切割,形成至少一个光学芯片(100),所述光学芯片(100)具有光学面(103)和基板(101)侧壁(104),所述基板(101)侧壁(104)与所述光学面(103)完全成一条直线。
14.根据权利要求12或13所述的方法(200),其特征在于,
将所述晶圆的厚度削薄(204、604)为100-500μm,具体为250-350μm。
15.根据权利要求10至14中任一项所述的方法(200),其特征在于,还包括:
将另一光学器件(500),优选为光纤或光纤阵列单元,黏贴到至少所述光学芯片(100)的所述基板(101)侧壁(104)的所述光学面(103)和所述第一截面(105)。
16.根据权利要求7至15中任一项所述的方法(200),其特征在于,
所述基板(101)上的所述包层(102)包括或设置有锥形截面,
蚀刻(202)所述锥形截面,以向所述光学面(103)逐渐变小。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP18157761.0A EP3531177A1 (en) | 2018-02-21 | 2018-02-21 | Optical chip for coupling light and fabrication method |
EP18157761.0 | 2018-02-21 | ||
PCT/EP2019/052508 WO2019162062A1 (en) | 2018-02-21 | 2019-02-01 | Optical chip for coupling light and fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112601995A true CN112601995A (zh) | 2021-04-02 |
CN112601995B CN112601995B (zh) | 2022-04-29 |
Family
ID=61256634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980006591.4A Active CN112601995B (zh) | 2018-02-21 | 2019-02-01 | 耦合光的光学芯片及其制造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3531177A1 (zh) |
CN (1) | CN112601995B (zh) |
WO (1) | WO2019162062A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020001435A1 (en) * | 2000-06-28 | 2002-01-03 | Steinberg Dan A. | Method for cleaving integrated optic waveguides to provide a smooth waveguide endface |
US6526204B1 (en) * | 2000-07-11 | 2003-02-25 | Shipley Company Llc | Optical fiber array for preventing flow of glue between fibers and waveguide |
CN101398512A (zh) * | 2007-09-28 | 2009-04-01 | 日本电气株式会社 | 平面光波线路及其制作方法和光波导装置 |
US20150071585A1 (en) * | 2013-09-11 | 2015-03-12 | Oracle International Corporation | Back-side etching and cleaving of substrates |
US20160133476A1 (en) * | 2014-11-06 | 2016-05-12 | Fuji Xerox Co., Ltd. | Fabrication method of semiconductor piece |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2373063A (en) * | 2001-03-09 | 2002-09-11 | Bookham Technology Plc | Optical coupling for mounting an optical fibre on a substrate |
US10120133B2 (en) * | 2015-12-18 | 2018-11-06 | Mellanox Technologies Silicon Photonics Inc. | Edge construction on optical devices |
-
2018
- 2018-02-21 EP EP18157761.0A patent/EP3531177A1/en active Pending
-
2019
- 2019-02-01 CN CN201980006591.4A patent/CN112601995B/zh active Active
- 2019-02-01 WO PCT/EP2019/052508 patent/WO2019162062A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020001435A1 (en) * | 2000-06-28 | 2002-01-03 | Steinberg Dan A. | Method for cleaving integrated optic waveguides to provide a smooth waveguide endface |
US6526204B1 (en) * | 2000-07-11 | 2003-02-25 | Shipley Company Llc | Optical fiber array for preventing flow of glue between fibers and waveguide |
CN101398512A (zh) * | 2007-09-28 | 2009-04-01 | 日本电气株式会社 | 平面光波线路及其制作方法和光波导装置 |
US20150071585A1 (en) * | 2013-09-11 | 2015-03-12 | Oracle International Corporation | Back-side etching and cleaving of substrates |
US20160133476A1 (en) * | 2014-11-06 | 2016-05-12 | Fuji Xerox Co., Ltd. | Fabrication method of semiconductor piece |
Also Published As
Publication number | Publication date |
---|---|
WO2019162062A1 (en) | 2019-08-29 |
EP3531177A1 (en) | 2019-08-28 |
CN112601995B (zh) | 2022-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319237B2 (en) | Integrated optical receiver architecture for high speed optical I/O applications | |
CN109642985B (zh) | 模式转换器及其制造方法 | |
US9122037B2 (en) | Coupling system for optical fibers and optical waveguides | |
US9810846B2 (en) | Coupling methods and systems using a taper | |
US9658414B2 (en) | Arrangement of photonic chip and optical adaptor for coupling optical signals | |
US20100166361A1 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
US10330864B2 (en) | Construction of integrated mode transformers | |
US20060060564A1 (en) | Micromachined structures made by combined wet and dry etching | |
US9835801B1 (en) | Edge construction on optical devices | |
EP1579254B1 (en) | Vertical taper waveguide | |
CN112601995B (zh) | 耦合光的光学芯片及其制造方法 | |
US20030123833A1 (en) | Embedded waveguide with alignment grooves and method for making same | |
WO2002073269A2 (en) | Optical coupling for mounting an optical fibre on a substrate | |
US10120133B2 (en) | Edge construction on optical devices | |
GB2374155A (en) | A tapered optical waveguide formed with two substrates | |
TW200403460A (en) | Self-aligned optical waveguide to optical fiber connection system | |
KR100396252B1 (ko) | 광소자 및 그 제조방법 | |
CN117148493A (zh) | 光芯片及其制造方法 | |
JP2004047961A (ja) | 光接続装置及びその製造方法 | |
JP2005202426A (ja) | 波長分割デバイス | |
WO2004059358A1 (en) | Optical device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20210819 Address after: Bantian HUAWEI headquarters office building, Longgang District, Shenzhen, Guangdong Applicant after: HUAWEI TECHNOLOGIES Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Applicant before: HUAWEI TECHNOLOGIES Co.,Ltd. Applicant before: Jost Brocardt |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |