CN112600679A - 一种智能网卡 - Google Patents

Abstract

本发明提供了一种智能网卡，由于本发明通过PCIe Switch分别连接主机服务器与FPGA的PCIe接口，在FPGA在下电重启的过程中，由于PCIe Switch是一个开关，PCIe Switch的运行程序是不变的，其不存在下电重启的问题，因此能够保证主机服务器端显示的PCIe设备永远在线，在FPGA下电重启的过程中，主机不会重启，从而避免了主机服务器的重启造成的业务中断，减少了对业务的影响。

Description

一种智能网卡

技术领域

本申请涉及通信技术领域，尤其涉及一种智能网卡。

背景技术

伴随着虚拟化技术的快速发展，对端系统协议栈提出了更高的要求，因此传统的网卡已经不满足当今时代的需要，智能网卡应运而生，智能网卡一般包括基于现场可编程门阵列(Field-Programmable Gate Array，FPGA)的智能网卡和基于FPGA的异构型智能网卡，其中，基于FPGA的异构型智能网卡不仅包括FPGA，还包括CPU。

为了减轻主机服务器的工作负担，可以将主机服务器的部分功能转移到智能网卡的FPGA或者CPU中，但需要对智能网卡的FPGA和CPU配置新的功能，实现新的业务需求；又或者当FPGA的配置出现问题时，则需要对FPGA重新进行配置。对FPGA进行配置一般情况下是通过将配置文件写入到FPGA中的方式，实现对与FPGA的配置。

图1为本发明实施例提供的一种现有技术中对FPGA和CPU进行配置的电路结构示意图。在现有技术中，一般通过智能网卡的高速串行计算机扩展总线标准(PeripheralComponent Interconnect express，PCIe)接口，将主机服务器的配置文件下发给FPGA，再通过FPGA的串行外设接口(Serial Peripheral Interface，SPI)接口，将配置文件发送给闪存(Flash)进行存储，FPGA下电重启后，FPGA主动从Flash中读取存储在里面的配置文件，从而实现对于FPGA的配置。

但是由于FPGA直接通过PCIe接口与主机服务器相连，因此当FPGA下电重启，会导致FPGA与主机服务器的PCIe通信接口失效，主机服务器通常也要跟着重启，才能识别配置后的PCIe设备，主机服务器重启导致主机服务器业务中断，造成严重损失。

发明内容

本发明提供了一种智能网卡，用以解决主机服务器对FPGA进行配置时，主机服务器重启导致主机服务器业务中断的问题。

一种智能网卡，所述智能网卡包括：高速串行计算机扩展总线标准开关PCIeSwitch模块、现场可编程门阵列FPGA及第一Flash，其中，

所述PCIe Switch模块与所述FPGA的PCIe接口连接，并用于连接主机服务器，接收所述主机服务器发送的第一配置文件，并将所述第一配置文件发送给所述FPGA；

所述FPGA与所述第一Flash连接，用于将所述第一配置文件发送给所述第一Flash，并在下电重启后，获取所述第一Flash中储存的所述第一配置文件，根据所述第一配置文件进行配置。

进一步地，所述智能网卡还包括：高速串行计算机扩展总线标准接口转串行外设接口PCIe-to-SPI模块、串行外设接口开关SPI Switch模块，其中，

所述PCIe Switch模块与所述PCIe-to-SPI模块的PCIe接口连接，用于若接收到所述主机服务器发送的第二开关控制指令，则与所述PCIe-to-SPI模块连通，将所述第二开关控制指令与所述第一配置文件发送给所述PCIe-to-SPI模块；

所述PCIe-to-SPI模块的SPI接口与所述SPI Switch模块连接，用于将所述第二开关控制指令与所述第一配置文件发送给所述SPI Switch模块，其中，所述第二开关控制指令是根据接收到的所述第一开关控制指令转换得到；

所述SPI Switch模块与所述第一Flash连接，用于若接收到所述第二开关控制指令，则与所述第一Flash连通，将所述第一配置文件发送给所述第一Flash。

进一步地，所述FPGA的SPI接口与所述第一Flash连接。

进一步地，所述智能网卡还包括：CPU和第二Flash，其中，

SPI Switch模块与所述第二Flash连接，还用于若接收第三开关控制指令，与所述第二Flash连通，将接收到的所述主机服务器发送的第二配置文件发送给所述第二Flash；

所述CPU与所述SPI Switch模块连接，用于在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

进一步地，所述CPU的SPI接口与所述SPI Switch模块连接。

进一步地，所述智能网卡还包括：串行外设接口转局部总线接口PCIe-to-LocalBus模块、局部总线开关Local Bus Switch模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-Local Bus模块连接，还用于若接收所述主机服务器发送的第四开关控制指令，则与所述PCIe-to-Local Bus模块连通，将所述第四开关控制指令与所述主机服务器发送的第二配置文件发送给所述PCIe-to-Local Bus模块；

所述PCIe-to-Local Bus模块与所述Local Bus Switch模块连接，用于将所述第四开关控制指令与所述第二配置文件发送给所述Local Bus Switch模块；

所述Local Bus Switch模块与所述第二Flash连接，用于若接收所述第四开关控制指令，则与所述第二Flash连通，将所述第二配置文件发送给所述第二Flash；

所述CPU与所述Local Bus Switch模块连接，用于在下电重启后，获取所述第二Flash中存储的所述第二配置文件，根据所述第二配置文件进行配置。

进一步地，所述PCIe Switch模块的PCIe接口与所述PCIe-to-Local Bus模块的PCIe接口连接；

所述PCIe-to-Local Bus模块的Local Bus接口与所述Local Bus Switch模块的Local Bus接口连接；

所述CPU的Local Bus接口与所述Local Bus Switch模块的Local Bus接口连接。

进一步地，所述智能网卡还包括：串行外设接口转联合测试工作组接口/通用异步收发传输器接口PCIe-to-JTAG/UART模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-JTAG/UART模块连接，还用于若接收所述主机服务器发送的第五开关控制指令，则与所述PCIe-to-JTAG/UART模块连通，将所述主机服务器发送的第二配置文件发送给所述PCIe-to-JTAG/UART模块；

所述PCIe-to-JTAG/UART模块与所述CPU连接，用于将所述第二配置文件发送给所述CPU；

所述CPU与所述第二Flash连接，用于将所述第二配置文件发送给所述第二Flash，并在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

进一步地，所述PCIe Switch模块的PCIe接口与所述PCIe-to-JTAG/UART模块的PCIe接口连接；

所述PCIe-to-JTAG/UART模块的JTAG/UART接口与所述CPU的JTAG/UART接口连接；

所述CPU的Local Bus接口与所述第二Flash的Local Bus接口连接。

在本发明实施例中，该智能网卡包括PCIe Switch模块、第一Flash及现场可编程门阵列FPGA，其中，PCIe Switch模块与该FPGA的PCIe接口连接，并用于连接主机服务器，接收该主机服务器发送的第一配置文件，并将该第一配置文件发送给该FPGA；该FPGA与该第一Flash连接，用于将该第一配置文件发送给该第一Flash，并在下电重启后，获取该第一Flash中储存的该第一配置文件，根据该第一配置文件进行配置。由于本发明实施例中通过PCIe Switch分别连接主机服务器与FPGA的PCIe接口，在FPGA在下电重启的过程中，由于PCIe Switch是一个开关，PCIe Switch的运行程序是不变的，其不存在下电重启的过程，因此能够保证主机服务器端显示的PCIe设备永远在线，在FPGA下电重启的过程中，主机不会重启，从而避免了主机服务器的重启造成的业务中断，减少了对业务的影响。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种现有技术中对FPGA和CPU进行配置的电路结构示意图；

图2为本发明实施例提供的一种智能网卡结构示意图；

图3为本发明实施例提供的一种智能网卡电路结构示意图；

图4为本发明实施例提供的一种基于CPU的SPI接口的异构型智能网卡电路图；

图5为本发明实施例提供的一种基于CPU的Local Bus接口的异构型智能网卡电路图；

图6为本发明实施例提供的一种基于CPU的JTAG/UART接口的异构型智能网卡电路图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

为了避免对FPGA进行配置时，主机服务器重启导致主机服务器业务中断，本发明实施例提供了一种智能网卡。

实施例1：

图2为本发明实施例提供的一种智能网卡结构示意图，所述智能网卡包括：PCIe开关(Switch)模块201、FPGA202及第一Flash 203：

所述PCIe Switch模块201与所述FPGA 202的PCIe接口连接，所述PCIe Switch模块201用于连接主机服务器，接收所述主机服务器发送的第一配置文件，并将所述第一配置文件发送给所述FPGA 202；

所述FPGA 202与所述第一Flash 203连接，用于将所述第一配置文件发送给所述第一Flash 203，并在下电重启后，获取所述第一Flash 203中储存的所述第一配置文件，根据所述第一配置文件进行配置。

本发明实施例提供的该智能网卡包括：PCIe Switch模块、第一Flash及FPGA，该智能网卡应用于电子设备，该电子设备可以是PC或者服务器等。

主机服务器的操作系统中保留了驱动PCIe设备的驱动程序，且在智能网卡的PCIe设备上也预先保存了与该驱动程序对应的运行程序，只有主机服务器中的驱动程序与智能网卡中的运行程序匹配时，才会实现主机服务器识别该PCIe设备。但是在对FPGA进行配置过程中，FPGA进行下电重启操作后，FPGA获取到第一配置文件，并根据该第一配置文件对自身进行配置，由于PCIe接口的运行程序由FPGA的内部逻辑提供，因此在对FPGA进行配置过程中会导致PCIe接口的运行程序失效，最终导致主机服务器与智能网卡中的PCIe设备失联。

为了避免主机服务器和PCIe设备的失联，在本发明实施例中，在智能网卡中包括PCIe Switch模块，该PCIe Switch模块连接FPGA的PCIe接口，并用于和主机服务器连接。由于PCIe Switch模块的运行程序是固定的，因此在主机服务器与PCIe Switch模块连接后，主机服务器的驱动程序与PCIe Switch模块的固定程序是一直匹配的，因此在主机服务器端显示PCIe设备一直在线，有效的避免了FPGA下电重启过程中，主机服务器重启导致业务中断。

该PCIe Switch模块在正常情况下，与FPGA保持连接，此时，PCIe Switch模块的开关处于闭合状态，为了实现将配置文件发送给FPGA，主机服务器向PCIe Switch模块发送第一配置文件，PCIe Switch模块接收到的主机服务器发送的第一配置文件后，将该第一配置文件发送给FPGA。

为了使得FPGA下电重启后，能够根据第一配置文件进行配置，本发明实施例中该智能网卡包括第一Flash，用于存储第一配置文件，因此当FPGA接收到第一配置文件后，FPGA将该第一配置文件发送给第一Flash，第一Flash在本地存储该第一配置文件，FPGA在下电重启后，因为FPGA与第一Flash连接，因此FPGA可以获取该第一Flash中存储的第一配置文件，并根据该第一配置文件进行配置，从而实现相应的功能。

由于本发明实施例中，通过PCIe Switch分别连接主机服务器与FPGA的PCIe接口，在FPGA在下电重启的过程中，由于PCIe Switch是一个开关，PCIe Switch的运行程序是不变的，其不存在下电重启的过程，因此能够保证主机服务器端显示的PCIe设备永远在线，在FPGA下电重启的过程中，主机不会重启，从而避免了主机服务器的重启造成的业务中断，减少了对业务的影响。

实施例2：

为了实现对于FPGA的配置，在上述实施例的基础上，在本发明实施例中，所述智能网卡还包括：高速串行计算机扩展总线标准接口转串行外设接口(Peripheral PomponentPnterconnect express–to-Serial Peripheral Interface，PCIe-to-SPI)模块、SPISwitch模块，其中，

所述PCIe Switch模块与所述PCIe-to-SPI模块的PCIe接口连接，用于若接收到所述主机服务器发送的第一开关控制指令，则与所述PCIe-to-SPI模块连通，将所述第一开关控制指令与所述第一配置文件发送给所述PCIe-to-SPI模块；

所述PCIe-to-SPI模块的SPI接口与所述SPI Switch模块连接，用于将所述第二开关控制指令与所述第一配置文件发送给所述SPI Switch模块，其中，所述第二开关控制指令是根据接收到的所述第一开关控制指令转换得到；

所述SPI Switch模块与所述第一Flash连接，用于若接收到所述第二开关控制指令，则与所述第一Flash连通，将所述第一配置文件发送给所述第一Flash。

若FPGA逻辑异常，则将第一配置文件发送给FPGA，FPGA可能无法将该第一配置文件发送给第一Flash，使第一Flash存储该第一配置文件，因此FPGA下电重启后，也就不能够读取到储存在第一Flash里面的第一配置文件，也就不能保证FPGA配置成功。

即使FPGA逻辑异常，但为了保证在FPGA下电重启后，也能够读取到存储在第一Flash里面的第一配置文件进而根据该第一配置文件进行配置，在本发明实施例中，可以通过其他路径来将第一配置文件发送给第一Flash，具体的，该智能网卡还包括：PCIe-to-SPI模块、SPI Switch模块，其中，该PCIe Switch模块的PCIe接口连接PCIe-to-SPI的PCIe接口，该PCIe-to-SPI的SPI接口连接SPI Switch模块的SPI接口，该SPI Switch模块连接第一Flash的SPI接口。

此外，若在智能网卡中不存在SPI Switch模块，则需要第一Flash的SPI接口与PCIe-to-SPI的SPI接口连接，也需要第一Flash的SPI接口与FPGA的SPI接口连接，由于第一Flash只有一个SPI接口，因此，在智能网卡中预先设置了SPI Switch模块。

图3为本发明实施例提供的一种智能网卡电路结构示意图，现针对图3进行说明。

由于主机服务器可以通过PCIe接口与智能网卡通信，因此可以确定该智能网卡中的FPGA的逻辑是否异常，其中，确定智能网卡中的FPGA的逻辑是否异常的过程为现有技术，在此不做赘述。若异常，主机服务器向该PCIe Switch模块发送第一开关控制指令，控制PCIe Switch模块开关闭合，使得PCIe Switch模块与PCIe-to-SPI模块连通，主机服务器向PCIe Switch模块发送第一配置文件，PCIe Switch模块接收到的主机服务器发送的第一配置文件后，将该第一配置文件发送给PCIe-to-SPI模块，此外，PCIe Switch模块在接收第一开关控制指令后，向PCIe-to-SPI模块发送第二开关控制指令，其中，该第一开关控制指令是控制PCIe Switch模块的与PCIe-to-SPI模块连通的指令，第二开关控制指令是控制SPISwitch模块与第一Flash连通联通的指令，具体的，为了实现FPGA的配置，需要SPI Switch模块的开关闭合，实现PCIe-to-SPI模块与第一Flash连通，才能将第一配置文件发送给第一Flash，因此需要一个控制指令使得SPI Switch模块的开关闭合，在本发明实施例中，PCIe Switch模块在接收到第一开关控制指令后，接收到的该第一开关控制指令会自动转换为能够使得SPI Switch模块识别，并能够使得SPI Switch模块的开关闭合的第二开关控制指令，因此PCIe Switch模块在接收第一开关控制指令后，向PCIe-to-SPI模块发送第二开关控制指令。

该PCIe-to-SPI模块与SPI Switch模块连接，PCIe-to-SPI模块在接收到第二开关控制指令和第一配置文件后，将该第二开关控制指令发送给SPI Switch模块，控制SPISwitch模块开关闭合，使得SPI Switch模块和第一Flash连通，并且向该SPI Switch模块发送第一配置文件，SPI Switch模块接收到主机服务器发送的第一配置文件后，将该第一配置文件发送给第一Flash，使得第一Flash对该第一配置文件进行存储。FPGA在下电重启后，因为FPGA与第一Flash连接，因此FPGA可以获取该第一Flash中存储的第一配置文件，并根据该第一配置文件进行配置，从而实现相应的功能。

若FPGA的逻辑正常，主机服务器可以通过两条路径向智能网卡发送第一配置文件，其中一条路径为：PCIe Switch模块在正常情况下，与FPGA保持连接，此时，PCIe Switch模块的开关处于闭合状态，主机服务器向PCIe Switch模块发送第一配置文件，PCIeSwitch模块接收到该第一配置文件后，将该第一配置文件发送给FPGA，再发送给第一Flash，最终实现在FPGA下电重启后，获取第一Flash中储存的该第一配置文件，根据该第一配置文件进行配置。

另一条路径为：主机服务器可以向智能网卡发送第一开关控制指令和第一配置文件，使得第一开关控制指令控制PCIe Switch模块的开关闭合，使得PCIe Switch模块与PCIe-to-SPI模块连通，将该第一配置文件和第一开关控制指令发送给PCIe-to-SPI模块，PCIe-to-SPI模块将该第一配置文件和第二开关控制指令发送给SPI Switch模块，使得第二开关控制指令控制SPI Switch模块的开关闭合，使得SPI Switch模块与第一Flash连通，SPI Switch模块将该第一配置文件发送给第一Flash，最终实现在FPGA下电重启后，获取第一Flash中存储的该第一配置文件，根据该第一配置文件进行配置。

为了实现对于FPGA的配置，在上述各实施例的基础上，在本发明实施例中，所述FPGA的SPI接口与所述第一Flash连接。

为了保证数据传输的可行性，必须保证进行数据传输的两个接口之间是相同类型的接口，由于第一Flash中有SPI接口，因此可以利用第一Flash中的SPI接口传输第一配置文件，在本发明实施例中，通过FPGA的SPI接口与第一Flash连接，具体的FPGA的SPI接口与第一Flash的SPI接口连接。

实施例3：

为了实现对CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述智能网卡还包括：CPU和第二Flash，其中，

SPI Switch模块与所述第二Flash连接，还用于若接收到第三开关控制指令，与所述第二Flash连通，将接收到的所述主机服务器发送的第二配置文件发送给所述第二Flash；

所述CPU与所述SPI Switch模块连接，用于在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

智能网卡中除了包含FPGA以外，还可以包括CPU，从而构成异构形智能网卡，其中，CPU也能够通过配置实现新增功能，在本发明实施例中，智能网卡中预先配置了第二Flash，用来存储对于对CPU进行配置的配置文件。

SPI Switch模块与该第二Flash连接，SPI Switch模块在接收到主机服务器发送的第三开关控制指令后，SPI Switch模块开关闭合，从而使得SPI Switch模块与该第二Flash连通，SPI Switch模块将接收到的第二配置文件发送给第二Flash。具体的，SPISwitch模块与PCIe-to-SPI模块连接，SPI Switch模块也与FPGA连接，因此该SPI Switch模块接收到的第二配置文件既可以是接收的PCIe-to-SPI模块发送给的第二配置文件，也可以是FPGA发送的第二配置文件。

CPU与SPI Switch模块连接，在CPU下电重启后，直接获取该第二Flash中存储的第二配置文件，并根据该第二配置文件进行配置。具体的，CPU和SPI Switch模块连接，SPISwitch模块与第二Flash连接，该存储在第二Flash中的第二配置文件经过SPI Switch模块后，再被CPU获取。

为了实现对于CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述CPU的SPI接口与所述SPI Switch模块连接。

为了实现数据传输的可行性，必须保证进行数据传输的两个接口之间是相同类型的接口，由于CPU中有SPI接口，因此可以利用CPU的SPI接口传输第二配置文件，在本发明实施例中，通过CPU的SPI接口与第二Flash连接。

由于第二Flash只有一个SPI接口，为了获取主机服务器发送的第二配置文件，第二Flash的SPI接口与SPI Switch模块的SPI接口连接，也就是说第二Flash的SPI接口已经被占用，没有多余的SPI接口连接CPU的SPI接口，因此，可以将CPU的SPI接口与SPI Switch模块的SPI接口连接。具体的，CPU的SPI接口与SPI Switch模块的SPI接口连接，且SPISwitch模块的SPI接口与第二Flash的SPI接口连接，当CPU下电重启后，该第二配置文件先经过SPI Switch模块，再被CPU所获取。

图4为本发明实施例提供的一种基于CPU的SPI接口的异构型智能网卡电路图，现针对图4进行说明。

预先在主机服务器中保存有配置文件，将智能网卡插在主机服务器的主板PCIe插槽里，通过主机服务器的PCIe接口与智能网卡的PCIe Switch模块的PCIe接口通信。

主机服务器可以将配置文件发送给智能网卡，分别对智能网卡中的FPGA和CPU进行配置，在对智能网卡的FPGA进行配置时，可以通过两条路径将配置文件发送给FPGA，其中，在路径1中，主机服务器的PCIe接口与PCIe Switch模块的PCIe接口连接，PCIe Switch模块的PCIe接口与PCIe-to-SPI模块的PCIe接口连接，PCIe-to-SPI模块的SPI接口与SPISwitch模块的SPI接口连接，SPI Switch模块的SPI接口与第一Flash的SPI接口连接。

通过路径1实现对于FPGA的配置的具体过程如下：主机服务器向该PCIe Switch模块发送第一开关控制指令，控制PCIe Switch模块开关闭合，从而使得PCIe Switch模块与PCIe-to-SPI模块连通，并向PCIe Switch模块发送第一配置文件，PCIe Switch模块接收到的主机服务器发送的第一配置文件后，PCIe Switch模块将该第一配置文件发送给PCIe-to-SPI模块，此外，PCIe Switch模块在接收第一开关控制指令后，该第一开关控制指令在控制PCIe Switch模块开关闭合后，会自动转换为能够被SPI Switch模块识别的第二开关控制指令，并将第二开关控制指令也发送给PCIe-to-SPI模块的。其中，该PCIe-to-SPI模块与SPI Switch模块连接，PCIe-to-SPI模块在接收到第一开关控制指令和第一配置文件后，将该第二开关控制指令发送给SPI Switch模块，控制SPI Switch模块开关闭合，使得SPISwitch模块和第一Flash连通，并且该SPI Switch模块发送第一配置文件，SPI Switch模块接收到主机服务器发送的第一配置文件后，将该第一配置文件发送给第一Flash，使得第一Flash对该第一配置文件进行存储。FPGA在下电重启后，因为FPGA与第一Flash通过SPISwitch模块连接，因此FPGA可以获取该第一Flash中存储的第一配置文件，并根据该第一配置文件进行配置，从而实现相应的功能。

在路径2中，主机服务器的PCIe接口与PCIe Switch模块的PCIe接口连接，PCIeSwitch模块的PCIe接口与FPGA的PCIe接口连接，FPGA的SPI接口与SPI Switch模块的SPI接口连接，SPI Switch模块的SPI接口与第一Flash的SPI接口连接。

通过路径2实现对于FPGA的配置的具体过程如下：PCIe Switch模块在正常情况下，与FPGA保持连接，此时，PCIe Switch模块的开关处于闭合状态，主机服务器向PCIeSwitch模块发送第一配置文件，PCIe Switch模块接收到的主机服务器发送的第一配置文件后，将该第一配置文件发送给FPGA。当FPGA接收到第一配置文件后，FPGA将第二开关控制指令发送给SPI Switch模块，控制SPI Switch模块开关闭合，使得SPI Switch模块和第一Flash连通，并且向该SPI Switch模块发送第一配置文件，SPI Switch模块接收到主机服务器发送的第一配置文件后，将该第一配置文件发送给第一Flash，使得第一Flash对该第一配置文件进行存储。FPGA在下电重启后，因为FPGA与第一Flash通过SPI Switch模块连接，因此FPGA可以获取该第一Flash中存储的第一配置文件，并根据该第一配置文件进行配置，从而实现相应的功能。

在对智能网卡的CPU进行配置时，可以通过路径3将第二配置文件发送给第二Flash进行存储，其中将第二配置文件发送给第二Flash进行存储的过程与通过路径1或者路径2将第一配置文件发送给第一Flash进行存储的过程的类似，只是控制SPI Switch模块和第二Flash连通，并将第二配置文件存储到第二Flash中，在此不再赘述。

在路径3中，CPU的SPI接口与SPI Switch模块的SPI接口，SPI Switch模块的SPI接口与第二Flash的SPI接口连接。

在第二Flash接收到主机服务器发送的第二配置文件并进行存储后，通过路径3实现对于CPU的配置的具体过程如下：由于CPU与SPI Switch模块连接，在CPU下电重启后，直接获取该第二Flash中存储的第二配置文件，并根据该第二配置文件对该CPU进行配置。具体的，CPU和SPI Switch模块连接，SPI Switch模块与第二Flash连接，该存储在第二Flash中的第二配置文件经过SPI Switch模块后，再被CPU所获取。

实施例4：

为了实现对于CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述智能网卡还包括：串行外设接口转局部总线接口(PeripheralComponent Interconnect express–to-Local Bus，PCIe-to-Local Bus)模块、局部总线开关(Local Bus Switch)模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-Local Bus模块连接，还用于若接收到所述主机服务器发送的第四开关控制指令，则与所述PCIe-to-Local Bus模块连通，将所述第四开关控制指令与所述主机服务器发送的第二配置文件发送给所述PCIe-to-Local Bus模块；

所述PCIe-to-Local Bus模块与所述Local Bus Switch模块连接，用于将所述第四开关控制指令与所述第二配置文件发送给所述Local Bus Switch模块；

所述Local Bus Switch模块与所述第二Flash连接，用于若接收所述第四开关控制指令，则与所述第二Flash连通，将所述第二配置文件发送给所述第二Flash；

所述CPU与所述Local Bus Switch模块连接，用于在下电重启后，获取所述第二Flash中存储的所述第二配置文件，根据所述第二配置文件进行配置。

为了实现对于CPU的配置，在本发明实施例中，将PCIe Switch模块与PCIe-to-Local Bus模块连接，主机服务器将第四开关控制指令发送给PCIe Switch模块，控制PCIeSwitch模块开关闭合，使得PCIe Switch模块与PCIe-to-Local Bus模块连通，并向PCIeSwitch模块发送第二配置文件，PCIe Switch模块接收到主机服务器发送的第二配置文件后，将第二配置文件发送给PCIe-to-Local Bus模块。

该PCIe-to-Local Bus模块与Local Bus Switch模块连接，PCIe-to-Local Bus模块将第四开关控制指令发送给Local Bus Switch模块，控制Local Bus Switch开关闭合，使得Local Bus Switch模块和第二Flash连通，并将第二配置文件发送给Local BusSwitch模块，Local Bus Switch模块与第二Flash连接，Local Bus Switch模块在接收到第二配置文件后，将该第二配置文件发送给第二Flash进行存储。

该CPU在下电重启后，获取该第二Flash中存储的第二配置文件，并根据该第二配置文件对该CPU进行配置，具体的，CPU与该Local Bus Switch模块连接，Local Bus Switch模块与第二Flash连接，因此该第二配置文件首先经过Local Bus Switch模块后，再被CPU所获取。

为了实现对于CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述PCIe Switch模块的PCIe接口与所述PCIe-to-Local Bus模块的PCIe接口连接；

所述PCIe-to-Local Bus模块的Local Bus接口与所述Local Bus Switch模块的Local Bus接口连接；

所述CPU的Local Bus接口与所述Local Bus Switch模块的Local Bus接口连接。

为了保证数据传输的可行性，必须保证进行数据传输的两个接口之间是相同类型的接口，该PCIe Switch模块与该PCIe-to-Local Bus模块的PCIe接口连接，该PCIe-to-Local Bus模块的Local Bus接口与该Local Bus Switch模块连接，且由于CPU中有LocalBus接口，因此可以利用CPU中的Local Bus接口传输第二配置文件，在本发明实施例中，由于第二Flash只有一个Local Bus接口，若在该智能网卡中不设置Local Bus Switch模块，也就是PCIe-to-Local Bus模块与CPU中的Local Bus接口连接，第二Flash的一个接口与CPU中对应的一个接口进行连接，其中，该第二Flash的一个接口与CPU中对应的一个接口的接口类型是相同的，会导致占用了CPU的两个接口，因此，可以在该智能网卡中设置一个Local Bus Switch模块，将该Local Bus Switch模块分别与第二Flash以及CPU连接，具体的，通过CPU的Local Bus接口与Local Bus Switch模块的Local Bus接口连接，且LocalBus Switch模块的Local Bus接口与第二Flash的Local Bus接口连接。

图5为本发明实施例提供的一种基于CPU的Local Bus接口的异构型智能网卡电路图，现针对图5进行说明。

在对智能网卡的FPGA进行配置的过程与图4中对于智能网卡的FPGA进行配置的过程相同，在此不做赘述。

在对该智能网卡的CPU进行配置时，可以通过路径4将配置文件发送给CPU，实现对于CPU的配置。其中，在路径4中，主机服务器的PCIe接口与PCIe Switch模块的PCIe接口连接，PCIe Switch模块的PCIe接口与PCIe-to-Local Bus模块的PCIe接口连接，PCIe-to-Local Bus模块的Local Bus接口与Local Bus Switch模块的Local Bus接口连接，LocalBus Switch模块的Local Bus接口与第二Flash的Local Bus接口连接，且Local BusSwitch模块的Local Bus接口与CPU的Local Bus接口连接。

通过路径4实现对于FPGA的配置的具体过程如下：主机服务器向PCIe Switch模块发送第四开关控制指令，控制PCIe Switch模块开关闭合，使得PCIe Switch模块与PCIe-to-Local Bus模块连通，并向PCIe Switch模块发送第二配置文件，PCIe Switch模块接收到主机服务器发送的第二配置文件后，将第二配置文件发送给PCIe-to-Local Bus模块，此外，PCIe Switch模块在接收第四开关控制指令后，将该第四开关控制指令也发送给PCIe-to-Local Bus模块。PCIe-to-Local Bus模块将第四开关控制指令发送给Local BusSwitch模块，控制Local Bus Switch开关闭合，使得Local Bus Switch模块和第二Flash连通，并将第二配置文件发送给Local Bus Switch模块，Local Bus Switch模块与第二Flash连接，在接收到第二配置文件后，将该第二配置文件发送给第二Flash进行存储。该CPU在下电重启后，直接获取该第二Flash中存储的第二配置文件，并根据该第二配置文件对该CPU进行配置，具体的，CPU与该Local Bus Switch模块连接，Local Bus Switch模块与第二Flash连接，因此该第二配置文件首先经过Local Bus Switch模块后，再被CPU所获取。

实施例5：

为了实现对于CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述智能网卡还包括：串行外设接口转联合测试工作组接口/通用异步收发传输器接口(Peripheral Component Interconnect express–to-Joint Test ActionGroup/Universal Asynchronous Receiver/Transmitter，PCIe-to-JTAG/UART)模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-JTAG/UART模块连接，还用于若接收所述主机服务器发送的第五开关控制指令，则与所述PCIe-to-JTAG/UART模块连通，将所述主机服务器发送的第二配置文件发送给所述PCIe-to-JTAG/UART模块；

所述PCIe-to-JTAG/UART模块与所述CPU连接，用于将所述第二配置文件发送给所述CPU；

所述CPU与所述第二Flash连接，用于将所述第二配置文件发送给所述第二Flash，并在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

为了实现对于CPU的配置，在本发明实施例中，将PCIe Switch模块与PCIe-to-JTAG/UART模块连接，主机服务器向PCIe Switch模块发送第五开关控制指令，控制PCIeSwitch模块的开关闭合，使得PCIe Switch模块与PCIe-to-JTAG/UART模块连通，并将第二配置文件发送给PCIe Switch模块，PCIe Switch模块接收到主机服务器发送的第二配置文件后，将第二配置文件发送给PCIe-to-JTAG/UART模块。

该PCIe-to-JTAG/UART模块与CPU连接，PCIe-to-JTAG/UART模块将第二配置文件发送给CPU。该CPU与该第二Flash连接，在下电重启后，直接获取该第二Flash中存储的第二配置文件，并根据该第二配置文件对该CPU进行配置。

为了实现对于CPU的配置，使得CPU能够实现新增功能，在上述各实施例的基础上，在本发明实施例中，所述PCIe Switch模块的PCIe接口与所述PCIe-to-JTAG/UART模块的PCIe接口连接；

所述PCIe-to-JTAG/UART模块的JTAG/UART接口与所述CPU的JTAG/UART接口连接；

所述CPU的Local Bus接口与所述第二Flash的Local Bus接口连接。

为了保证数据传输的可行性，必须保证进行数据传输的两个接口之间是相同类型的接口，该PCIe Switch模块的PCIe接口与该PCIe-to-JTAG/UART模块的PCIe接口连接，且由于CPU中有JTAG/UART接口和Local Bus接口，因此可以利用CPU中的JTAG/UART接口和Local Bus接口传输第二配置文件，在本发明实施例中，可以通过CPU的JTAG/UART接口和PCIe-to-JTAG/UART模块的JTAG/UART接口连接，将CPU的Local Bus接口与第二Flash的Local Bus接口连接。

图6为本发明实施例提供的一种基于CPU的JTAG/UART接口的异构型智能网卡电路图，现针对图6进行说明。

在对智能网卡的FPGA进行配置的过程与图4中对于智能网卡的FPGA进行配置的过程相同，在此不做赘述。

在对该智能网卡的CPU进行配置时，可以通过路径5将配置文件发送给CPU，实现对于CPU的配置。其中，在路径5中，主机服务器的PCIe接口与PCIe Switch模块的PCIe接口连接，PCIe Switch模块的PCIe接口与PCIe-to-JTAG/UART模块的PCIe接口连接，PCIe-to-JTAG/UART模块的JTAG/UART接口与CPU的JTAG/UART接口连接，CPU的Local Bus接口与第二Flash的Local Bus接口连接。

通过路径5实现对于FPGA的配置的具体过程如下：主机服务器向PCIe Switch模块发送第五开关控制指令，控制PCIe Switch模块的开关闭合，使得PCIe Switch模块与PCIe-to-JTAG/UART模块连通，并将第二配置文件发送给PCIe Switch模块，PCIe Switch模块接收到主机服务器发送的第二配置文件后，将第二配置文件发送给PCIe-to-JTAG/UART模块。该PCIe-to-JTAG/UART模块与CPU连接，PCIe-to-JTAG/UART模块将第二配置文件发送给CPU，该CPU与该第二Flash连接，在下电重启后，直接获取该第二Flash中存储的第二配置文件，并根据该第二配置文件对该CPU进行配置。

由于本发明实施例中，通过PCIe Switch分别连接主机服务器与FPGA的PCIe接口，在FPGA在下电重启的过程中，由于PCIe Switch是一个开关，其不存在下电重启的过程，因此PCIe Switch的运行程序是不变的，其不存在下电重启的问题，因此能够保证主机服务器端显示的PCIe设备永远在线，在FPGA下电重启的过程中，主机不会重启，从而避免了主机服务器的重启造成的业务中断，减少了对业务的影响。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种智能网卡，其特征在于，所述智能网卡包括：高速串行计算机扩展总线标准开关PCIe Switch模块、现场可编程门阵列FPGA及第一Flash，其中，

所述PCIe Switch模块与所述FPGA的PCIe接口连接，并用于连接主机服务器，接收所述主机服务器发送的第一配置文件，并将所述第一配置文件发送给所述FPGA；

所述FPGA与所述第一Flash连接，用于将所述第一配置文件发送给所述第一Flash，并在下电重启后，获取所述第一Flash中储存的所述第一配置文件，根据所述第一配置文件进行配置。

2.根据权利要求1所述的智能网卡，其特征在于，所述智能网卡还包括：高速串行计算机扩展总线标准接口转串行外设接口PCIe-to-SPI模块、串行外设接口开关SPI Switch模块，其中，

所述PCIe Switch模块与所述PCIe-to-SPI模块的PCIe接口连接，用于若接收到所述主机服务器发送的第一开关控制指令，则与所述PCIe-to-SPI模块连通，将所述第一开关控制指令与所述第一配置文件发送给所述PCIe-to-SPI模块；

所述PCIe-to-SPI模块的SPI接口与所述SPI Switch模块连接，用于将第二开关控制指令与所述第一配置文件发送给所述SPI Switch模块，其中，所述第二开关控制指令是根据接收到的所述第一开关控制指令转换得到；

所述SPI Switch模块与所述第一Flash连接，用于若接收到所述第二开关控制指令，则与所述第一Flash连通，将所述第一配置文件发送给所述第一Flash。

3.根据权利要求1所述的智能网卡，其特征在于，所述FPGA的SPI接口与所述第一Flash连接。

4.根据权利要求1所述的智能网卡，其特征在于，所述智能网卡还包括：CPU、第二Flash和SPI Switch模块，其中，

所述SPI Switch模块与所述第二Flash连接，还用于若接收第三开关控制指令，与所述第二Flash连通，将接收到的所述主机服务器发送的第二配置文件发送给所述第二Flash；

所述CPU与所述SPI Switch模块连接，用于在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

5.根据权利要求4所述的智能网卡，其特征在于，所述CPU的SPI接口与所述SPI Switch模块连接。

6.根据权利要求1或2所述的智能网卡，其特征在于，所述智能网卡还包括：串行外设接口转局部总线接口PCIe-to-Local Bus模块、局部总线开关Local Bus Switch模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-Local Bus模块连接，还用于若接收所述主机服务器发送的第四开关控制指令，则与所述PCIe-to-Local Bus模块连通，将所述第四开关控制指令与所述主机服务器发送的第二配置文件发送给所述PCIe-to-Local Bus模块；

所述PCIe-to-Local Bus模块与所述Local Bus Switch模块连接，用于将所述第四开关控制指令与所述第二配置文件发送给所述Local Bus Switch模块；

所述Local Bus Switch模块与所述第二Flash连接，用于若接收所述第四开关控制指令，则与所述第二Flash连通，将所述第二配置文件发送给所述第二Flash；

所述CPU与所述Local Bus Switch模块连接，用于在下电重启后，获取所述第二Flash中存储的所述第二配置文件，根据所述第二配置文件进行配置。

7.根据权利要求6所述的智能网卡，其特征在于，所述PCIe Switch模块的PCIe接口与所述PCIe-to-Local Bus模块的PCIe接口连接；

所述PCIe-to-Local Bus模块的Local Bus接口与所述Local Bus Switch模块的LocalBus接口连接；

所述CPU的Local Bus接口与所述Local Bus Switch模块的Local Bus接口连接。

8.根据权利要求1或2所述的智能网卡，其特征在于，所述智能网卡还包括：串行外设接口转联合测试工作组接口/通用异步收发传输器接口PCIe-to-JTAG/UART模块、CPU和第二Flash，其中，

所述PCIe Switch模块与所述PCIe-to-JTAG/UART模块连接，还用于若接收所述主机服务器发送的第五开关控制指令，则与所述PCIe-to-JTAG/UART模块连通，将所述主机服务器发送的第二配置文件发送给所述PCIe-to-JTAG/UART模块；

所述PCIe-to-JTAG/UART模块与所述CPU连接，用于将所述第二配置文件发送给所述CPU；

所述CPU与所述第二Flash连接，用于将所述第二配置文件发送给所述第二Flash，并在下电重启后，获取所述第二Flash中储存的所述第二配置文件，根据所述第二配置文件进行配置。

9.根据权利要求8所述的智能网卡，其特征在于，所述PCIe Switch模块的PCIe接口与所述PCIe-to-JTAG/UART模块的PCIe接口连接；

所述PCIe-to-JTAG/UART模块的JTAG/UART接口与所述CPU的JTAG/UART接口连接；

所述CPU的Local Bus接口与所述第二Flash的Local Bus接口连接。

Images