CN112596869B - 延时模型的构建方法及装置、电子设备及存储介质 - Google Patents

延时模型的构建方法及装置、电子设备及存储介质 Download PDF

Info

Publication number
CN112596869B
CN112596869B CN202011442829.9A CN202011442829A CN112596869B CN 112596869 B CN112596869 B CN 112596869B CN 202011442829 A CN202011442829 A CN 202011442829A CN 112596869 B CN112596869 B CN 112596869B
Authority
CN
China
Prior art keywords
delay
delay information
test unit
constructing
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011442829.9A
Other languages
English (en)
Other versions
CN112596869A (zh
Inventor
王斌
陈俊
鄢传钦
张剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN202011442829.9A priority Critical patent/CN112596869B/zh
Publication of CN112596869A publication Critical patent/CN112596869A/zh
Application granted granted Critical
Publication of CN112596869B publication Critical patent/CN112596869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485Task life-cycle, e.g. stopping, restarting, resuming execution

Abstract

一种延时模型的构建方法及装置、电子设备及存储介质,该延时模型的构建方法包括:获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,运行环境包括测试单元和多个执行单元,测试单元配置为向至少一个执行单元发送第一激励信号,并接收至少一个执行单元响应于第一激励信号反馈的第二激励信号作为反馈信号;以及基于获取的多个延时信息建立测试单元的延时模型。通过该构建方法建立的延时模型可以被应用到针对测试单元的各种性能测试中,从而提升获得的性能测试结果的准确性和可靠性。

Description

延时模型的构建方法及装置、电子设备及存储介质
技术领域
本公开的实施例涉及一种延时模型的构建方法及装置、电子设备及存储介质。
背景技术
图形处理器(Graphics Processing Unit,GPU)是用于图像和图形相关运算工作的微处理器。图形处理器内部例如包括队列管理模块、任务仲裁模块、指令分发模块、任务运行模块、缓存模块等多种多样的子模块,每个子模块需要与位于其上游和下游的子模块之间相互配合,以传输相应的信息和数据信号等。
发明内容
本公开至少一个实施例提供一种延时模型的构建方法,包括:获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,所述运行环境包括测试单元和多个执行单元,所述测试单元配置为向至少一个执行单元发送第一激励信号,并接收所述至少一个执行单元响应于所述第一激励信号反馈的第二激励信号作为所述反馈信号;以及基于获取的所述多个延时信息建立所述测试单元的延时模型。
例如,在本公开一实施例提供的延时模型的构建方法中,所述运行环境包括第一运行环境和第二运行环境,所述第二运行环境中包括的执行单元的数量少于所述第一运行环境中包括的执行单元的数量,获取所述测试单元在所述运行环境中针对所述至少一个操作过程获取反馈信号时的所述多个延时信息,包括:获取所述测试单元在所述第一运行环境中针对一个或多个操作过程获取反馈信号时的多个第一延时信息,所述多个延时信息包括所述多个第一延时信息;以及获取所述测试单元在所述第二运行环境中针对一个或多个操作过程获取反馈信号时的多个第二延时信息,所述多个延时信息包括所述多个第二延时信息。
例如,在本公开一实施例提供的延时模型的构建方法中,所述第一运行环境包括系统级芯片,所述第二运行环境包括知识产权核。
例如,在本公开一实施例提供的延时模型的构建方法中,所述多个延时信息中的每个延时信息包括从所述测试单元发送所述第一激励信号开始直至所述测试单元接收所述第二激励信号为止的延迟时间。
例如,在本公开一实施例提供的延时模型的构建方法中,基于获取的所述多个延时信息建立所述测试单元的延时模型,包括:基于获取的所述多个延时信息,建立延时分布图,所述延时分布图用于表示所述多个延时信息中的不同延迟时间的发生次数;以及对所述延时分布图进行拟合处理生成延时模拟函数,所述延时模型包括所述延时模拟函数。
例如,在本公开一实施例提供的延时模型的构建方法中,所述至少一个操作过程包括多个操作过程,所述多个操作过程包括至少一个功能类型,基于获取的所述多个延时信息,建立所述延时分布图,包括:根据所述至少一个功能类型,对获取的所述多个延时信息进行分组处理,得到与所述至少一个功能类型对应的至少一个延时信息组,每个延时信息组包括对应于一个功能类型的全部操作过程的延时信息;以及基于所述每个延时信息组分别建立所述延时分布图。
例如,在本公开一实施例提供的延时模型的构建方法中,基于所述每个延时信息组分别建立所述延时分布图,包括:针对所述每个延时信息组,根据该延时信息组中的每个延时信息对应的反馈信号在一个操作过程中的获取顺序,将该延时信息组中包括的延时信息划分为至少一个时间组,并基于每个时间组分别建立所述延时分布图。
例如,在本公开一实施例提供的延时模型的构建方法中,所述至少一个操作过程包括目标操作过程,所述多个延时信息包括所述测试单元在所述运行环境中针对所述目标操作过程获取反馈信号时的多个目标操作过程延时信息,所述延时模型的构建方法还包括:基于所述多个目标操作过程延时信息,优化所述延时模型。
例如,在本公开一实施例提供的延时模型的构建方法中,基于所述多个目标操作过程延时信息,优化所述延时模型,包括:基于所述延时模型,确定所述测试单元在测试环境中针对所述目标操作过程获取反馈信号时的多个测试延时信息,所述反馈信号为响应于所述测试单元发出的激励信号随机产生的虚拟信号;将所述多个测试延时信息分别与所述多个目标操作过程延时信息进行比较,以确定所述多个测试延时信息与所述多个目标操作过程延时信息之间的差值是否在参考值范围内;以及响应于所述差值超过所述参考值范围,调整所述延时分布图。
例如,在本公开一实施例提供的延时模型的构建方法中,调整所述延时分布图,包括:确定与所述目标操作过程的功能类型对应的延时信息组;改变该延时信息组中的时间组的划分方式,以重新建立对应于该延时信息组的延时分布图。
例如,在本公开一实施例提供的延时模型的构建方法中,将所述多个测试延时信息分别与所述多个目标操作过程延时信息进行比较,以确定所述多个测试延时信息与所述多个目标操作过程延时信息之间的差值是否在所述参考值范围内,包括:计算所述多个测试延时信息与所述多个目标操作过程延时信息之间的均方差,所述参考值范围为所述均方差的预设范围。
例如,本公开一实施例提供的延时模型的构建方法还包括:基于所述延时模型,确定所述测试单元在应用环境中针对任一操作过程获取反馈信号时的延时信息,以测试所述测试单元的性能,所述应用环境包括所述测试环境。
本公开至少一个实施例还提供一种延时模型构建装置,该延时模型构建装置包括延时信息获取单元和模型生成单元;延时信息获取单元配置为获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,所述运行环境包括测试单元和多个执行单元,所述测试单元配置为向至少一个执行单元发送第一激励信号,并接收所述至少一个执行单元响应于所述第一激励信号反馈的第二激励信号作为所述反馈信号;模型生成单元配置为基于获取的所述多个延时信息建立所述测试单元的延时模型。
本公开至少一个实施例还提供一种电子设备,该电子设备包括处理器、存储器和一个或多个计算机程序模块;所述一个或多个计算机程序模块被存储在所述存储器中并被配置为由所述处理器执行,所述一个或多个计算机程序模块包括用于执行本公开任一实施例所述的延时模型的构建方法的指令。
本公开至少一个实施例还提供一种存储介质,非暂时性地存储计算机可读指令,当所述计算机可读指令由计算机执行时可以执行根据本公开任一实施例所述的延时模型的构建方法。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1为一种图形处理器中的子模块的运行过程的示意图;
图2为本公开一些实施例提供的一种延时模型的构建方法的流程示意图;
图3为本公开一些实施例提供的一种运行环境的示意图;
图4为图2所示的延时模型的构建方法中的步骤S10的流程示意图;
图5为图2所示的构建方法中的步骤S20的流程示意图;
图6为图5所示的延时模型的构建方法中的步骤S210的流程示意图;
图7A-7C为本公开一些实施例提供的一种针对读写操作过程的延时分布图;
图8A-8C为本公开一些实施例提供的一种针对读写操作过程的延时模拟函数;
图9为本公开一些实施例提供的一种针对事件操作过程的延时模拟函数;
图10为本公开一些实施例提供的另一种延时模型的构建方法的流程示意图;
图11为图10所示的延时模型的构建方法中的步骤S30的流程示意图;
图12为本公开一些实施例提供的再一种延时模型的构建方法的流程示意图;
图13为本公开一些实施例提供的一种延时模型构建装置的示意框图;
图14为本公开一些实施例提供的一种电子设备的示意框图;
图15为本公开一些实施例提供的另一种电子设备的示意框图;以及
图16为本公开一些实施例提供的一种存储介质的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在图形处理器的运行过程中,当子模块接收到其他子模块发出的激励信号时,子模块响应施加的激励信号以执行相应的操作。例如,如图1所示,子模块11可以接收上游子模块12发出的激励信号ES1,并在响应于该激励信号ES1执行相应的操作后向上游子模块12发送反馈信号FS1;下游子模块13可以接收子模块11发出的激励信号ES2,并在响应于该激励信号ES2执行相应的操作后向子模块11发送反馈信号FS2。
由于子模块内部在执行操作时会消耗一定的时间,因此在响应施加的激励信号时会出现延时反馈的情况。例如,以图1中所示的子模块11获取下游子模块13的反馈信号FS2为例,当子模块11向下游子模块13发出激励信号ES2后,下游子模块13响应于该激励信号ES2并在延迟一段时间后产生相应的反馈信号FS2,因此子模块11在获取下游子模块13的反馈信号FS2时在时间上会出现延迟。
目前,在对图形处理器内的各子模块进行性能测试时,需要考虑子模块在获取反馈信号时的延迟时间,以保证获得的性能测试结果准确、可靠。子模块的性能测试例如可以在系统级芯片(System-on-a-chip,SOC)、知识产权核(也即,知识产权模块,例如包括多个子模块的合集的测试环境)或者子模块级环境(例如仅包括单独一个子模块的测试环境)中进行。由于在子模块级环境下可以较为快速地得到测试结果且测试成本较低,因此目前对于基于子模块级环境的测试需求相对较多。
但是,当在子模块级环境中进行性能测试时,由于子模块级环境中仅包括单独一个用于测试的子模块,因此相应的反馈信号需要虚构产生,子模块在获取该反馈信号时的延迟时间通常为随机选取的经验值,而基于该经验值得到的性能测试结果的准确性往往较低,难以满足实际测试需求。
本公开至少一个实施例提供一种延时模型的构建方法及装置、电子设备及存储介质。该延时模型的构建方法包括:获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,运行环境包括测试单元和多个执行单元,测试单元配置为向至少一个执行单元发送第一激励信号,并接收至少一个执行单元响应于第一激励信号反馈的第二激励信号作为反馈信号;以及基于获取的多个延时信息建立测试单元的延时模型。
本公开实施例提供的上述延时模型的构建方法基于获取的包括多个执行单元的运行环境中的延时信息建立延时模型,由此可以将构建的该延时模型应用到针对测试单元的各种性能测试中,例如可以将构建的该延时模型应用到基于子模块级环境的性能测试中,从而提升获得的性能测试结果的准确性和可靠性,有利于满足不同的实际测试需求。
下面,将参考附图详细地说明本公开的实施例。应当注意的是,不同的附图中相同的附图标记将用于指代已描述的相同的元件。
图2为本公开一些实施例提供的一种延时模型的构建方法的流程示意图。如图2所示,该延时模型的构建方法包括步骤S10至步骤S20。
步骤S10:获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息。
步骤S20:基于获取的多个延时信息建立测试单元的延时模型。
例如,运行环境包括测试单元和多个执行单元,测试单元配置为向至少一个执行单元发送第一激励信号,并接收至少一个执行单元响应于第一激励信号反馈的第二激励信号作为反馈信号。
例如,以图3所示的包括测试单元110和多个执行单元120的运行环境为例,测试单元110可以向位于其下游的执行单元120发送第一激励信号S1,以获取该执行单元120响应于该第一激励信号S1反馈的第二激励信号S2,由此根据测试单元110从发送第一激励信号S1到接收第二激励信号S2之间的延迟过程可以得到所需的延时信息。
需要说明的是,图3中所示的运行环境只是示例性说明,本公开的实施例对运行环境中包括的执行单元的数量、测试单元与多个执行单元之间的信号连接关系等均不作限制,只要满足多个执行单元彼此之间信号连接且包括至少一个响应于测试单元发送的第一激励信号并向测试单元反馈第二激励信号的执行单元即可。
对于步骤S10,测试单元和执行单元可以为芯片中的各种子模块,例如队列管理模块、任务仲裁模块、指令分发模块、任务运行模块、缓存模块等,例如该子模块可以包括行为级模型(Behavior Model,简称为BFM)。
相应的,运行环境可以为包括多个子模块的系统级芯片(System-on-a-chip,简称为SOC)。例如,系统级芯片也可以称为片上系统,该系统级芯片是一个有专用目标的集成电路,其中包含有完整系统并有嵌入软件的全部内容,因此基于系统级芯片获取的延时信息较为真实可靠,与实际情况较为接近。或者,运行环境也可以为包括多个子模块的知识产权核(Intellectual Property Core,IP核)。例如,知识产权核也可以称为知识产权模块,该知识产权核可以为包括多个子模块的电路模块。该电路模块是实现单片系统的基本构件,并且具有例如功能明确、接口规范、易于验证、便于重用、具有开发者自主知识产权等特点,可以被移植到适用的芯片中。通常情况下,知识产权核中不包含完整的系统,也即,不包含芯片或集成电路中的全部子模块,其规模小于系统级芯片的规模。基于知识产权核可以较为快速且大量地获取延时信息,进而降低延时信息的获取成本,提高延时信息的获取效率。并且,由于知识产权核中包括多个子模块,因此相比于仅包括单独一个子模块的测试环境,基于知识产权核可以获取较为准确、可靠的延时信息。或者,运行环境也可以为包括多个子模块的其他级别适合的运行环境等,本公开的实施例对此不作限制。
例如,上述操作过程可以包括例如仲裁操作过程、计算操作过程、事件操作过程等不同功能类型的操作过程,本公开的实施例对此不作限制。
例如,在步骤S10中,获取的多个延时信息既可以包括在某一运行环境下获取的针对不同功能类型的多个操作过程的延时信息,也可以包括在不同运行环境下获取的针对某个功能类型的一个或多个操作过程的延时信息,由此提升获取的多个延时信息的全面性和多样性。
例如,上述延时信息可以通过实际搭建的运行环境中获取,也可以通过硬件仿真加速器模拟的运行环境中获取,本公开的实施例对此不作限制。
例如,上述延时信息可以包括操作过程的类型、反馈信号的获取时间等信息,这些信息可以被存储为例如散列函数(hash)数据结构等形式,以用于后续步骤中。
对于步骤S20,基于步骤S10中获取的例如在相同或者不同的运行环境中针对一个或多个操作过程的多个延时信息建立延时模型,由此可以提升基于获取的延时信息构建的延时模型的准确性和可靠性。
因此,本公开实施例提供的上述延时模型的构建方法通过获取的测试单元在一个或多个运行环境中针对一个或多个操作过程获取反馈信号时的多个延时信息,可以提升获取的延时信息的多样性和全面性,从而提升基于获取的延时信息构建的延时模型的准确性和可靠性。由此,在将构建的延时模型应用到针对测试单元的各种性能测试中时,例如可以将构建的该延时模型应用到针对测试单元在子模块级环境或知识产权核的性能测试中时,可以基于较为准确的延时数据得到测试单元的性能测试结果,从而提升获得的性能测试结果的准确性和可靠性,有助于满足不同的实际测试需求。
例如,在本公开的一些实施例中,上述运行环境可以包括多个不同的运行环境,从而提升获取的延时信息的全面性和多样性。
图4为本公开一些实施例提供的一种延时模型的构建方法中的步骤S10的流程示意图。
如图4所示,上述步骤S10可以包括步骤S110-步骤S120。
步骤S110:获取测试单元在第一运行环境中针对一个或多个操作过程获取反馈信号时的多个第一延时信息。
步骤S120:获取测试单元在第二运行环境中针对一个或多个操作过程获取反馈信号时的多个第二延时信息。
例如,步骤S10中的多个延时信息包括步骤S110中的多个第一延时信息和步骤S120中的多个第二延时信息。步骤S10中的运行环境包括步骤S110中的第一运行环境和步骤S120中的第二运行环境,第二运行环境中包括的执行单元的数量少于第一运行环境中包括的执行单元的数量。
对于步骤S110和S120,由于第二运行环境中包括的执行单元的数量少于第一运行环境中包括的执行单元的数量,例如,第二运行环境的规模小于第一运行环境的规模,因此在第二运行环境中获取第二延时信息的成本相对低于在第一运行环境中获取第一延时信息的成本,例如在第二运行环境中获取第二延时信息的效率较高于在第一运行环境中获取第一延时信息的效率。进而,通过同时获取第一运行环境中的第一延时信息和第二运行环境中的第二延时信息,不仅可以提升获取的延时信息的多样性和全面性,还可以提高获取延时信息的效率,降低延时信息的获取成本,从而提升延时模型的构建效率,降低延时模型的构建成本。
例如,第一运行环境可以包括系统级芯片,第二运行环境可以包括知识产权核。由此,通过本公开实施例提供的延时模型的构建方法,既可以通过包括完整系统并有嵌入软件的全部内容的系统级芯片提升获取的延时信息的准确性和可靠性,又可以通过规模相对较小于系统级芯片的知识产权核提升延时信息的获取效率,降低获取延时信息的成本。
例如,在本公开的一些实施例中,上述运行环境也可以仅包括例如系统级芯片,从而进一步提升获取的延时信息的准确性和可靠性,使建立的延时模型的准确性和可靠性进一步提升。
例如,多个延时信息中的每个延时信息可以包括从测试单元发送第一激励信号开始直至测试单元接收第二激励信号为止的延迟时间。
例如,延迟时间可以包括第一激励信号从测试单元传输至响应该第一激励信号的执行单元的传输时间、该执行单元响应于该第一激励信号执行相应操作所需消耗的处理时间、以及第二激励信号从该执行单元传输至测试单元的传输时间,由此使建立的延时模型可以灵活地应用于不同的性能测试条件下,提升获得的性能测试结果的准确性和可靠性。
图5为本公开一些实施例提供的一种延时模型的构建方法中的步骤S20的流程示意图。
例如,如图5所示,上述步骤S20可以包括步骤S210-步骤S220。
步骤S210:基于获取的多个延时信息,建立延时分布图。
对于步骤S210,例如,延时分布图用于表示多个延时信息中的不同延迟时间的发生次数。
步骤S220:对延时分布图进行拟合处理生成延时模拟函数。例如,延时模型包括延时模拟函数。
对于步骤S220,例如,延时分布图中的横坐标可以用于表示不同的延迟时间,延时分布图中的纵坐标可以用于表示延迟时间的发生次数,由此通过延时分布图可以表示测试单元在运行环境下获取反馈信号时的延迟时间的分布情况。进而,在对延时分布图进行拟合处理后可以得到体现测试单元在运行环境下获取反馈信号时的延迟时间的分布的延时模拟函数。例如,可以将该延时模拟函数应用到针对测试单元的各种性能测试中,进而可以基于较为准确的延时数据得到测试单元的性能测试结果,提升获得的性能测试结果的准确性和可靠性。
在本公开的一些实施例中,上述步骤S10中的至少一个操作过程可以包括多个操作过程,该多个操作过程包括至少一个功能类型。例如,如图6所示,上述步骤S210可以包括步骤S211-步骤S212。
步骤S211:根据至少一个功能类型,对获取的多个延时信息进行分组处理,得到与至少一个功能类型对应的至少一个延时信息组。
对于步骤S211,例如,每个延时信息组包括对应于一个功能类型的全部操作过程的延时信息。
步骤S212:基于每个延时信息组分别建立延时分布图。
对于步骤S212,例如,由于测试单元在针对不同功能类型的操作过程获取反馈信号时可能出现不同的延时情况,因此可以针对每个功能类型对应的操作过程分别建立相应的延时分布图,从而得到与不同功能类型的操作过程对应的多个不同的延时模拟函数,由此进一步提升建立的延时模型的准确性和可靠性。
例如,分别以不同功能类型的读写(read,write)操作过程和事件(event)操作过程为例。
在事件操作过程中,测试单元针对操作过程中的每个操作获取反馈信号时的延迟时间基本相同,也即,在事件操作过程中,多个操作对应的多个延迟时间的数值基本相同,与操作在事件操作过程中的执行顺序无太大关联,因此基于对应事件操作过程的延时信息组建立的延时分布图中,延迟时间的分布相对较为均匀。
而在读写操作过程中,通常情况下,测试单元针对读写操作过程中的每个操作获取反馈信号时的延迟时间可能与该操作的执行顺序或执行时间相关。例如,假设将一个读写操作过程分为前、中、后三个时间段,则在读写操作过程的前期时间段中,操作的延迟时间相对较长,例如在前期时间段中,较长延迟时间的发生次数相对较多;在读写操作过程的中期时间段中,操作的延迟时间相对较短,例如在中期时间段中,较短延迟时间的发生次数相对较多;在读写操作过程的后期时间段中,较长延迟时间和较短延迟时间的发生次数相对较为平均。因此,在读写操作过程的不同时间段中的延迟时间的分布之间存在较大差异,因而读写操作过程中的延迟时间的整体分布情况与事件操作过程中的延迟时间的整体分布情况之间可能存在较大差异。由此,根据操作过程的不同功能类型,分别建立不同的延时分布图可以得到针对不同功能类型的操作过程的不同延时模拟函数,从而可以进一步提升建立的延时模型的准确性和可靠性。
例如,在本公开的一些实施例中,上述步骤S212包括:针对每个延时信息组,根据该延时信息组中的每个延时信息对应的反馈信号在一个操作过程中的获取顺序,将该延时信息组中包括的延时信息划分为至少一个时间组,并基于每个时间组分别建立延时分布图。
例如,分别以上文中的读写操作过程和事件操作过程为例。
例如,针对读写操作过程,由于读写操作过程中的各项操作对应的延迟时间与操作的执行顺序或执行时间之间有一定关联,因此可以将对应读写操作过程的延时信息组中包括的延时信息按照操作的执行顺序划分为例如三个时间组。例如,第一时间组可以对应读写操作过程的前期时间段,第二时间组可以对应读写操作过程的中期时间段,第三时间组可以对应读写操作过程的后期时间段。例如,以一个读写操作过程中包括8000个操作为例,第一时间组中可以包括对应于第1~400个操作的延时信息,第二时间组中可以包括对应于第401~1200个操作的延时信息,第三时间组中可以包括对应于第1201~8000个操作的延时信息。基于上述三个时间组分别建立三个延时分布图,例如得到的三个延时分布图可以分别参考如图7A-7C中所示。例如,图7A所示的延时分布图对应第一时间组中的延时信息的分布情况,图7B所示的延时分布图对应第二时间组中的延时信息的分布情况,图7C所示的延时分布图对应第三时间组中的延时信息的分布情况。例如,图7A-7C所示的延时分布图中,横坐标用于表示不同的延迟时间且坐标单位例如为10ns(纳秒),纵坐标用于表示延迟时间的发生次数。进而,在对上述三个延时分布图分别进行拟合处理后,可以分别生成如图8A-8C中所示的对应读写操作过程的不同时间段的三个延时模拟函数。
例如,针对事件操作过程,由于事件操作过程中的各项操作对应的延迟时间与操作的执行顺序或执行时间之间没有较大关联,,因此可以将对应事件操作过程的延时信息组中包括的延时信息划分为一个时间组,并基于该时间组建立相应的延时分布图。进而,再对该延时分布图进行拟合处理后可以生成例如如图9所示的对应事件操作过程的延时模拟函数。
需要说明的是,上述时间组的划分方式可以根据延时信息组对应的操作过程的功能类型确定,也可以基于经验值确定,或者也可以随机确定,本公开的实施例对此不作限制。
在本公开的一些实施例中,上述步骤S10中的至少一个操作过程包括目标操作过程,多个延时信息包括测试单元在运行环境中针对目标操作过程获取反馈信号时的多个目标操作过程延时信息,该延时模型的构建方法还包括:基于多个目标操作过程延时信息,优化延时模型。
图10为本公开一些实施例提供的另一种延时模型的构建方法的流程示意图。例如,如图10所示,在图2所示的示例的基础上,该延时模型的构建方法还包括步骤S30。
需要说明的是除步骤S30以外,图10中所示的步骤S10和S20分别与图2中所示的步骤S10和S20基本相同或相似,重复之处不再赘述。
例如,如图10所示,该延时模型的构建方法还包括如下操作。
步骤S30:基于多个目标操作过程延时信息,优化延时模型。
例如,步骤S10中的至少一个操作过程包括目标操作过程,由此基于测试单元在运行环境中针对目标操作过程获取反馈信号时的多个目标操作过程延时信息,可以对延时模型进行验证、校准或修改,以实现对延时模型的优化。
图11为本公开一些实施例提供的一种延时模型的构建方法中的步骤S30的流程示意图。
例如,如图11所示,上述步骤S30包括步骤S301-步骤S303。
步骤S301:基于延时模型,确定测试单元在测试环境中针对目标操作过程获取反馈信号时的多个测试延时信息。例如,反馈信号为响应于测试单元发出的激励信号随机产生的虚拟信号。
步骤S302:将多个测试延时信息分别与多个目标操作过程延时信息进行比较,以确定多个测试延时信息与多个目标操作过程延时信息之间的差值是否在参考值范围内。
步骤S303:响应于差值超过参考值范围,调整延时分布图。
例如,对于步骤S301,测试环境可以包括实际需求中对测试单元进行性能测试的实际环境,例如可以包括子模块级环境或者知识产权核等。
对于步骤S302,通过比较在测试环境中利用建立的延时模型获取的测试单元针对目标操作过程的测试延时信息与目标操作过程延时信息之间的差值,可以验证建立的延时模型是否准确。
对于步骤S303,在根据参考值范围确定建立的延时模型可能存在误差的情况下,对延时分布图进行调整,以重新建立相应的延时模拟函数,进而实现对延时模型的优化。
例如,在本公开的一些实施例中,上述步骤S302包括:计算多个测试延时信息与多个目标操作过程延时信息之间的均方差。例如,参考值范围为均方差的预设范围。
由此,可以基于多个测试延时信息的分布和多个目标操作过程延时信息的分布进行均方差处理,以确定得到的均方差是否在预设范围内,从而实现对建立的延时模型的验证。
例如,上述目标操作过程可以为任意操作过程,例如可以为任意功能类型的操作过程。例如,通过上述步骤S301~S303可以针对不同功能类型的不同操作过程对应的延时分布图分别进行验证或调整,从而优化该延时模型,提升相应的延时模拟函数的准确性和可靠性,进而提升构建的延时模型的准确性和可靠性。
例如,在本公开的一些实施例中,上述步骤S303包括:确定与目标操作过程的功能类型对应的延时信息组,以及改变该延时信息组中的时间组的划分方式,以重新建立对应于该延时信息组的延时分布图。
例如,以图8A-8C所示的对应读写操作过程建立的延时模拟函数为例,当目标操作过程为一项读写操作过程时,利用图8A-8C所示的延时模拟函数得到测试单元在测试环境下针对该项读写操作过程的测试延时信息。在测试延时信息与目标操作过程延时信息之间的差值超过参考值范围的情况下,改变对应读写操作过程的延时信息组中的时间组的划分方式。例如,可以将第一时间组改为包括对应于第1~200个操作的延时信息,第二时间组改为包括对应于第201~1000个操作的延时信息,第三时间组改为包括对应于第1001~8000个操作的延时信息,并基于改变后的时间组分别重新建立相应的延时分布图以生成新的延时模拟函数,从而实现对延时模型的优化。
需要说明的是,在改变上述对应读写操作过程的延时信息组中的时间组的划分方式时,也可以将该延时信息组采用其他划分方式,以改变每个时间组的区间,例如可以将该延时信息组中的延时信息划分为2组、4组、5组或更多组,本公开的实施例对此不作限制。
图12为本公开一些实施例提供的再一种延时模型的构建方法的流程示意图。例如,如图12所示,在图2所示的示例的基础上,该延时模型的构建方法还包括步骤S40。
需要说明的是除步骤S40以外,图12中所示的步骤S10和S20分别与图2中所示的步骤S10和S20基本相同或相似,重复之处不再赘述。
例如,如图12所示,该延时模型的构建方法还包括如下操作。
步骤S40:基于延时模型,确定测试单元在应用环境中针对任一操作过程获取反馈信号时的延时信息,以测试测试单元的性能。
例如,应用环境包括针对不同应用需求,对测试单元进行性能测试的实际运行环境,例如可以包括上文中所述的测试环境,例如可以是仅包括单独一个子模块的子模块级环境,或者是包括多个子模块的合集的知识产权核,或者也可以是其他适合的实际运行环境。由此,通过在各种应用环境中应用构建的延时模型,可以基于较为准确的延时信息得到测试单元在实际应用环境中的性能测试结果,从而提升获得的测试单元的性能测试结果的准确性和可靠性,有利于满足不同的实际测试需求。
需要说明的是,在本公开的实施例中,本公开上述各个实施例提供的构建方法的流程可以包括更多或更少的操作,这些操作可以顺序执行或并行执行。虽然上文描述的构建方法的流程包括特定顺序出现的多个操作,但是应该清楚地了解,多个操作的顺序并不受限制。上文描述的构建方法可以执行一次,也可以按照预定条件执行多次。
本公开至少一个实施例还提供一种延时模型构建装置。图13为本公开一些实施例提供的一种延时模型构建装置的示意框图。例如,如图13所示,在一些示例中,延时模型构建装置200包括延时信息获取单元210和模型生成单元220。
延时信息获取单元210配置为获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息。例如,运行环境包括测试单元和多个执行单元,测试单元配置为向至少一个执行单元发送第一激励信号,并接收至少一个执行单元响应于第一激励信号反馈的第二激励信号作为反馈信号。例如,延时信息获取单元210可以执行图2、图10或图12中所示的延时模型的构建方法中的步骤S10。
模型生成单元220配置为基于获取的多个延时信息建立测试单元的延时模型。例如,模型生成单元220可以执行图2、图10或图12中所示的延时模型的构建方法中的步骤S20。
例如,延时信息获取单元210和模型生成单元220可以为硬件、软件、固件以及它们的任意可行的组合。例如,延时信息获取单元210和模型生成单元220可以为专用或通用的电路、芯片或装置等,也可以为处理器和存储器的结合。关于上述各个单元的具体实现形式,本公开的实施例对此不作限制。
需要说明的是,本公开的实施例中,延时模型构建装置200的各个单元与前述的延时模型的构建方法的各个步骤对应,关于延时模型构建装置200的具体功能可以参考关于延时模型的构建方法的相关描述,此处不再赘述。图13所示的延时模型构建装置200的组件和结构只是示例性的,而非限制性的,根据需要,该延时模型构建装置200还可以包括其他组件和结构。
本公开至少一个实施例还提供一种电子设备,该电子设备包括处理器、存储器和一个或多个计算机程序模块。一个或多个计算机程序模块被存储在存储器中并被配置为由处理器执行,一个或多个计算机程序模块包括用于执行本公开任一实施例提供的延时模型的构建方法的指令。
图14为本公开一些实施例提供的一种电子设备的示意框图。如图14所示,该电子设备300包括处理器310和存储器320。存储器320用于存储非暂时性计算机可读指令(例如一个或多个计算机程序模块)。处理器310用于运行非暂时性计算机可读指令,非暂时性计算机可读指令被处理器310运行时可以执行上文所述的延时模型的构建方法中的一个或多个步骤。存储器320和处理器310可以通过总线系统和/或其它形式的连接机构(未示出)互连。
例如,处理器310可以是中央处理单元(CPU)、图形处理单元(GPU)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元。例如,中央处理单元(CPU)可以为X86或ARM架构等。处理器310可以为通用处理器或专用处理器,可以控制电子设备300中的其它组件以执行期望的功能。
例如,存储器320可以包括一个或多个计算机程序产品的任意组合,计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块,处理器310可以运行一个或多个计算机程序模块,以实现电子设备300的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。
需要说明的是,本公开的实施例中,电子设备300的具体功能和技术效果可以参考上文中关于延时模型的构建方法以及延时模型构建装置的描述,此处不再赘述。
图15为本公开一些实施例提供的另一种电子设备的示意框图。该电子设备400例如适于用来实施本公开实施例提供的延时模型的构建方法。电子设备400可以是终端设备等。需要注意的是,图15示出的电子设备400仅仅是一个示例,其不会对本公开实施例的功能和使用范围带来任何限制。
如图15所示,电子设备400可以包括处理装置(例如中央处理器、图形处理器等)410,其可以根据存储在只读存储器(ROM)420中的程序或者从存储装置480加载到随机访问存储器(RAM)430中的程序而执行各种适当的动作和处理。在RAM 430中,还存储有电子设备400操作所需的各种程序和数据。处理装置410、ROM 420以及RAM 430通过总线440彼此相连。输入/输出(I/O)接口450也连接至总线440。
通常,以下装置可以连接至I/O接口450:包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置460;包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置470;包括例如磁带、硬盘等的存储装置480;以及通信装置490。通信装置490可以允许电子设备400与其他电子设备进行无线或有线通信以交换数据。虽然图15示出了具有各种装置的电子设备400,但应理解的是,并不要求实施或具备所有示出的装置,电子设备400可以替代地实施或具备更多或更少的装置。
例如,根据本公开的实施例,上述延时模型的构建方法可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在非暂态计算机可读介质上的计算机程序,该计算机程序包括用于执行上述延时模型的构建方法的程序代码。在这样的实施例中,该计算机程序可以通过通信装置490从网络上被下载和安装,或者从存储装置480安装,或者从ROM 420安装。在该计算机程序被处理装置410执行时,可以实现本公开实施例提供的延时模型的构建方法中限定的功能。
图16为本公开一些实施例提供的一种存储介质的示意图。例如,如图16所示,存储介质500可以为非瞬时性计算机可读存储介质,在存储介质500上可以非暂时性地存储一个或多个计算机可读指令501。例如,当计算机可读指令501由处理器执行时可以执行根据上文所述的延时模型的构建方法中的一个或多个步骤。
例如,该存储介质500可以应用于上述电子设备中,例如,该存储介质500可以包括电子设备中的存储器。
例如,存储介质可以包括智能电话的存储卡、平板电脑的存储部件、个人计算机的硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、闪存、或者上述存储介质的任意组合,也可以为其他适用的存储介质。
例如,关于存储介质500的说明可以参考电子设备的实施例中对于存储器的描述,重复之处不再赘述。存储介质500的具体功能和技术效果可以参考上文中关于延时模型的构建方法以及延时模型构建装置的描述,此处不再赘述。
有以下几点需要说明:
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种用于芯片的延时模型的构建方法,包括:
获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,其中,所述运行环境包括测试单元和多个执行单元,所述测试单元配置为向至少一个执行单元发送第一激励信号,并接收所述至少一个执行单元响应于所述第一激励信号反馈的第二激励信号作为所述反馈信号;以及
基于获取的所述多个延时信息建立所述测试单元的延时模型,
其中,所述测试单元和所述执行单元分别为所述芯片中的子模块。
2.根据权利要求1所述的延时模型的构建方法,其中,所述运行环境包括第一运行环境和第二运行环境,所述第二运行环境中包括的执行单元的数量少于所述第一运行环境中包括的执行单元的数量,
获取所述测试单元在所述运行环境中针对所述至少一个操作过程获取反馈信号时的所述多个延时信息,包括:
获取所述测试单元在所述第一运行环境中针对一个或多个操作过程获取反馈信号时的多个第一延时信息,其中,所述多个延时信息包括所述多个第一延时信息;以及
获取所述测试单元在所述第二运行环境中针对一个或多个操作过程获取反馈信号时的多个第二延时信息,其中,所述多个延时信息包括所述多个第二延时信息。
3.根据权利要求2所述的延时模型的构建方法,其中,所述第一运行环境包括系统级芯片,所述第二运行环境包括知识产权核。
4.根据权利要求1-3任一所述的延时模型的构建方法,其中,所述多个延时信息中的每个延时信息包括从所述测试单元发送所述第一激励信号开始直至所述测试单元接收所述第二激励信号为止的延迟时间。
5.根据权利要求4所述的延时模型的构建方法,其中,基于获取的所述多个延时信息建立所述测试单元的延时模型,包括:
基于获取的所述多个延时信息,建立延时分布图,其中,所述延时分布图用于表示所述多个延时信息中的不同延迟时间的发生次数;以及
对所述延时分布图进行拟合处理生成延时模拟函数,其中,所述延时模型包括所述延时模拟函数。
6.根据权利要求5所述的延时模型的构建方法,其中,所述至少一个操作过程包括多个操作过程,所述多个操作过程包括至少一个功能类型,
基于获取的所述多个延时信息,建立所述延时分布图,包括:
根据所述至少一个功能类型,对获取的所述多个延时信息进行分组处理,得到与所述至少一个功能类型对应的至少一个延时信息组,其中,每个延时信息组包括对应于一个功能类型的全部操作过程的延时信息;以及
基于所述每个延时信息组分别建立所述延时分布图。
7.根据权利要求6所述的延时模型的构建方法,其中,基于所述每个延时信息组分别建立所述延时分布图,包括:
针对所述每个延时信息组,根据该延时信息组中的每个延时信息对应的反馈信号在一个操作过程中的获取顺序,将该延时信息组中包括的延时信息划分为至少一个时间组,并基于每个时间组分别建立所述延时分布图。
8.根据权利要求7所述的延时模型的构建方法,其中,所述至少一个操作过程包括目标操作过程,所述多个延时信息包括所述测试单元在所述运行环境中针对所述目标操作过程获取反馈信号时的多个目标操作过程延时信息,
所述延时模型的构建方法还包括:
基于所述多个目标操作过程延时信息,优化所述延时模型。
9.根据权利要求8所述的延时模型的构建方法,其中,基于所述多个目标操作过程延时信息,优化所述延时模型,包括:
基于所述延时模型,确定所述测试单元在测试环境中针对所述目标操作过程获取反馈信号时的多个测试延时信息,其中,所述反馈信号为响应于所述测试单元发出的激励信号随机产生的虚拟信号;
将所述多个测试延时信息分别与所述多个目标操作过程延时信息进行比较,以确定所述多个测试延时信息与所述多个目标操作过程延时信息之间的差值是否在参考值范围内;以及
响应于所述差值超过所述参考值范围,调整所述延时分布图。
10.根据权利要求9所述的延时模型的构建方法,其中,调整所述延时分布图,包括:
确定与所述目标操作过程的功能类型对应的延时信息组;
改变该延时信息组中的时间组的划分方式,以重新建立对应于该延时信息组的延时分布图。
11.根据权利要求9所述的延时模型的构建方法,其中,将所述多个测试延时信息分别与所述多个目标操作过程延时信息进行比较,以确定所述多个测试延时信息与所述多个目标操作过程延时信息之间的差值是否在所述参考值范围内,包括:
计算所述多个测试延时信息与所述多个目标操作过程延时信息之间的均方差,其中,所述参考值范围为所述均方差的预设范围。
12.根据权利要求9所述的延时模型的构建方法,还包括:
基于所述延时模型,确定所述测试单元在应用环境中针对任一操作过程获取反馈信号时的延时信息,以测试所述测试单元的性能,其中,所述应用环境包括所述测试环境。
13.一种用于芯片的延时模型构建装置,包括:
延时信息获取单元,配置为获取测试单元在运行环境中针对至少一个操作过程获取反馈信号时的多个延时信息,其中,所述运行环境包括测试单元和多个执行单元,所述测试单元配置为向至少一个执行单元发送第一激励信号,并接收所述至少一个执行单元响应于所述第一激励信号反馈的第二激励信号作为所述反馈信号;
模型生成单元,配置为基于获取的所述多个延时信息建立所述测试单元的延时模型,
其中,所述测试单元和所述执行单元分别为所述芯片中的子模块。
14.一种电子设备,包括:
处理器;
存储器;
一个或多个计算机程序单元,其中,所述一个或多个计算机程序单元被存储在所述存储器中并被配置为由所述处理器执行,所述一个或多个计算机程序单元包括用于执行权利要求1-12任一所述的延时模型的构建方法的指令。
15.一种存储介质,非暂时性地存储计算机可读指令,当所述计算机可读指令由计算机执行时可以执行根据权利要求1-12任一所述的延时模型的构建方法。
CN202011442829.9A 2020-12-08 2020-12-08 延时模型的构建方法及装置、电子设备及存储介质 Active CN112596869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011442829.9A CN112596869B (zh) 2020-12-08 2020-12-08 延时模型的构建方法及装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011442829.9A CN112596869B (zh) 2020-12-08 2020-12-08 延时模型的构建方法及装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN112596869A CN112596869A (zh) 2021-04-02
CN112596869B true CN112596869B (zh) 2023-05-26

Family

ID=75192065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011442829.9A Active CN112596869B (zh) 2020-12-08 2020-12-08 延时模型的构建方法及装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN112596869B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405270A (zh) * 2016-08-22 2017-02-15 中国电子科技集团公司第四十研究所 支持多t/r组件测试的收发切换控制信号产生方法及装置
CN108536066A (zh) * 2018-04-24 2018-09-14 华东理工大学 一种面向实验室安全的智能终端控制系统
CN109766672A (zh) * 2019-01-14 2019-05-17 湖南大学 一种芯核版权匿名认证方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646009B (zh) * 2006-04-12 2016-08-17 索夫特机械公司 对载明并行和依赖运算的指令矩阵进行处理的装置和方法
US11129660B2 (en) * 2015-08-13 2021-09-28 Covidien Ag Electrosurgical generator and methods
US10551838B2 (en) * 2017-08-08 2020-02-04 Nio Usa, Inc. Method and system for multiple sensor correlation diagnostic and sensor fusion/DNN monitor for autonomous driving application
US11301686B2 (en) * 2018-05-25 2022-04-12 Intel Corporation Visual anomaly detection without reference in graphics computing environments
CN110290262B (zh) * 2019-06-14 2020-12-01 华为技术有限公司 一种通话方法及终端设备
CN111353601A (zh) * 2020-02-25 2020-06-30 北京百度网讯科技有限公司 用于预测模型结构的延时的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405270A (zh) * 2016-08-22 2017-02-15 中国电子科技集团公司第四十研究所 支持多t/r组件测试的收发切换控制信号产生方法及装置
CN108536066A (zh) * 2018-04-24 2018-09-14 华东理工大学 一种面向实验室安全的智能终端控制系统
CN109766672A (zh) * 2019-01-14 2019-05-17 湖南大学 一种芯核版权匿名认证方法

Also Published As

Publication number Publication date
CN112596869A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US10409632B2 (en) Emulation of hardware components based on interrupt design
CN113076227A (zh) Mcu验证方法、系统和终端设备
CN112732499A (zh) 一种基于微服务架构的测试方法、装置及计算机系统
CN110750312A (zh) 硬件资源配置方法、装置、云侧设备和存储介质
CN105589928A (zh) 用于分布式数据处理系统的模拟测试方法
CN113342671B (zh) 对运算模块进行验证的方法、装置、电子设备和介质
CN117076330B (zh) 一种访存验证方法、系统、电子设备及可读存储介质
CN113191114B (zh) 用于验证系统的方法和装置
CN114330176A (zh) 芯片验证方法、装置、电子设备及存储介质
CN114548027A (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
CN112596869B (zh) 延时模型的构建方法及装置、电子设备及存储介质
CN112133357A (zh) 一种eMMC的测试方法及装置
CN115656788B (zh) 一种芯片测试系统、方法、设备及存储介质
US20110161716A1 (en) Systems, methods, and apparatuses for providing access to real time information
CN115935870A (zh) 功耗分析方法、装置、电子设备、存储介质
US8966483B2 (en) Method and device for optimizing execution of software applications in a multiprocessor architecture comprising several input/output controllers and secondary computing units
US11734475B2 (en) Performance measurement methodology for co-simulation
CN114398214A (zh) 性能验证方法、装置、存储介质及计算机设备
CN113098730B (zh) 一种服务器的测试方法及设备
CN113627107A (zh) 确定电源电压数据的方法、装置、电子设备和介质
US11275875B2 (en) Co-simulation repeater with former trace data
CN114139479A (zh) 仿真验证方法、装置及计算设备
CN113792522A (zh) 仿真验证方法、装置及计算设备
CN112149213A (zh) 核岛结构有限元模型网格数据传递方法、装置、设备
CN101470660A (zh) 通过子系统效能基准发生器进行系统测试的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230506

Address after: 610216 building 4, No. 171, hele'er street, Chengdu hi tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan

Applicant after: CHENGDU HAIGUANG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 300392 North 2-204 industrial incubation-3-8, 18 Haitai West Road, Huayuan Industrial Zone, Tianjin

Applicant before: Haiguang Information Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant