CN112578343A - 用于雷达系统的宽带和快速啁啾生成的方法和装置 - Google Patents

用于雷达系统的宽带和快速啁啾生成的方法和装置 Download PDF

Info

Publication number
CN112578343A
CN112578343A CN202010586158.7A CN202010586158A CN112578343A CN 112578343 A CN112578343 A CN 112578343A CN 202010586158 A CN202010586158 A CN 202010586158A CN 112578343 A CN112578343 A CN 112578343A
Authority
CN
China
Prior art keywords
phase
signal
quadrature
chirp
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010586158.7A
Other languages
English (en)
Inventor
K·钱德拉谢卡
A·拉维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112578343A publication Critical patent/CN112578343A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G01S7/352—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/103—Chirp modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本申请公开了用于雷达系统的宽带和快速啁啾生成的方法和装置。本文公开了用于雷达系统的宽带和快速啁啾生成的方法、装置、系统和制品。示例装置包括相位数模转换器，用于将指定相位调制或频率调制中的至少一个的数字输入转换为模拟输出，并且用于生成以中频为中心的经相位调制的输出。示例装置还包括倍频器，用于将以中频为中心的经相位调制的输出频率倍增一倍增因数倍以生成啁啾信号。

Description

用于雷达系统的宽带和快速啁啾生成的方法和装置
技术领域
本公开总体上涉及雷达系统，并且更具体地涉及用于雷达系统的宽带和快速啁啾(chirp)生成的方法和装置。
背景技术
无线电检测和测距(雷达)系统利用射频(RF)波来检测物体的位置和/或速度。雷达通常用在用于检测物体(例如，飞行器、汽车、卡车、船、航天器、天气等)的位置和/或移动的系统中。雷达系统典型地包括发射RF信号的发射机。RF信号从被跟踪的物体反射并且返回到雷达系统的接收机。所传送的RF信号和所接收的RF信号的区别可以被分析以标识物体的位置、速度等。
附图说明
图1是根据本文所公开的教导实现的多输入多输出(MIMO)雷达系统的示意性图示。
图2是表示图1的示例MIMO雷达系统中的啁啾生成器的框图。
图3是使用电压/电流模式下的I/Q数模转换器(DAC)以用于单个相位输出的相位DAC的示例实现的框图。
图4是使用电压/电流模式下的I/Q DAC以用于正交输出的相位DAC的示例实现的框图。
图5是使用数字至时间转换器以用于单个相位输出的相位DAC的示例实现的框图。
图6是使用射频数模转换器(RF-DAC)以用于单个相位输出的相位DAC的示例实现的框图。
图7包括表示所提出的相位DAC在频率倍增之前与在频率倍增之后的仿真输出频谱的曲线图。
图8包括表示所提出的相位DAC输出和倍增输出的仿真功率谱密度(PSD)的曲线图。
图9是表示可被执行以实现图2的啁啾生成器的机器可读指令的流程图。
图10是被构造用于执行图9的指令以实现图2的啁啾生成器的示例处理平台的框图。
这些图并未按比例绘制。一般来说，贯穿(多个)附图和所附书面说明书，相同的附图标记将用于表示相同或相似的部分。
当标识可被分别引用的多个要素或组件时，本文使用描述符“第一”、“第二”、“第三”等。除非基于它们的使用上下文另有规定或理解，否则此类描述符并非旨在赋予优先级、物理次序或列表中的布置、或者时间顺序的任何含义，而仅仅是为了便于理解所公开的示例而用作分别指代多个要素或组件的标签。在一些示例中，描述符“第一”可以用于指代详细描述中的要素，而在权利要求中可以使用诸如“第二”或“第三”之类的不同描述符来指代相同的要素。在此类情况下，应当理解，此类描述符仅用于易于引用多个要素或组件。
具体实施方式
雷达系统典型地需要生成调频连续波(FMCW)啁啾信号，这些信号的带宽(BW)确定距离分辨率，并且这些信号的持续时间确定多普勒(速度)分辨率。随着距离和速度分辨率要求提高，对啁啾生成电路的带宽要求也提高，这反映在系统的复杂度和功耗中。
雷达系统的发射机与接收机之间的紧密相位对准对于系统的精度是重要的。紧密对准在多输入多输出(MIMO)雷达系统中也是尤其具有挑战性的。生成公共啁啾信号并且以皮秒对准精度将其分发给多个发射机和/或接收机(Tx/Rx)增加了系统/平台复杂度并且降低了独立地调制不同Tx/Rx的灵活性。每个Tx/Rx中的本地相位对准校正也会以跨宽的带宽的调制信号操作。
现有方法通常涉及使用基于锁相环(PLL)的架构或基于数模转换器(DAC)的架构。在先前的基于PLL的架构中，PLL生成啁啾固定频率参考LOref(典型地具有约20千兆赫(GHz)的中心频率)，LOref然后被分发给多个Tx/Rx单元，其中在具有或不具有相位调制的情况下LOref被本地地倍增到80GHz频带。在先前的基于DAC的架构中，固定LOref被分发给多个Tx/Rx，并且在每个Tx/Rx处使用高速DAC本地地生成啁啾信号。
在基于PLL的架构中，经调制的LOref必须以仔细的匹配来分发以维持不同Tx/Rx单元之间的相位对准。对任何相位不对准的校准需要错误测量电路利用在频率上变化的LOref来操作，这增加了校准复杂度。
在基于PLL的架构中，Rx架构被限制为使用经调制的LOref以生成所需的射频本地振荡器(RF LO)信号来通过使用倍频器(被称为模拟去啁啾)驱动混频器(被表示为LORF)，并且损失利用固定的约80GHz LORF对RF信号进行下变频并且在数字基带中应用去啁啾的灵活性。
在基于PLL的架构中，在Tx中，该方案限制维持多个Tx单元之间的正交性的能力。例如，如果正交性将通过在时间上使所传送的信号交错来实现，则在约20GHz LOref上需要RF相位移位器或延迟，这些RF相位移位器或延迟利用大量的功率、使噪声性能降级、并且难以以提供已知的和精确的相移的方式来实现。对于正交性，通过在频率上使所传送的信号交错，每个发射机将需要附加电路(如分频PLL)以在LOref上应用唯一频率移位。
在基于PLL的架构中，由于PLL是具有带宽限制的闭环系统，因此对该架构进行缩放以在小于10us的较短持续时间内生成啁啾以便增大雷达系统的多普勒范围将需要更高的PLL带宽和附加的带宽增强技术(诸如2点调制)。这会给LOref生成带来很大负担，因为这将需要在没有如相位噪声之类的其他PLL规范的降级的情况下实现。
在基于DAC的架构中，每个Tx/Rx接收处于固定频率的LOref，并且啁啾可以通过使用DAC而被本地地生成。在发射机中，DAC被时控为与LOref是同步的，并且用于生成处于直流(DC)或某个低中频(低IF)的啁啾。通过驱动LOref穿过倍频器来产生LORF。然后使用提供期望的啁啾信号的混频器将DAC信号上变频为在LORF周围。该方案具有以下优势：向每个Tx/Rx提供单个固定频率(LOref)，这易于进行相位对准，同时提供在Tx中本地地生成正交啁啾并且在Rx中本地地生成啁啾或固定频率移位的灵活性(模拟和数字去啁啾支持)。然而，该架构也对DAC带宽施加某些约束。例如，为了生成4GHz的啁啾带宽(BW)，如果使用“真正的”信号处理(即，由DAC信号和LORF驱动的单个混频器)，则DAC带宽必须是4GHz，或者在复杂的信号处理的情况下，需要具有2GHz带宽的两个DAC各自驱动IQ混频器。
在基于DAC的架构中，为了提供使该架构优于基于PPL的架构的灵活性和特征，每个Tx/Rx将需要高速DAC和RF混频器(单个高速DAC或具有一半带宽的两个正交DAC)。这在雷达系统的功耗和面积方面是十分昂贵的。
本文中公开的示例方法利用相位DAC以用于雷达系统的宽带、快速和灵活啁啾生成。在本文中公开的示例中，相位DAC表示数模转换器，其中数字输入被调制以便提供其相位而不是其幅度(根据数字输入)被调制的模拟信号。这与传统DAC形成对照，传统DAC具有调制信号的幅度和相位两者的能力。在本文中公开的示例中，相位DAC不允许幅度调制。换言之，术语“相位DAC”用于指示DAC的模拟输出仅使其相位被调制，而没有使其幅度被调制。在本文中公开的示例中，相位DAC从固定频率(LOref)操作，产生以LOref为中心的期望的相位调制(FMCW啁啾、固定频率移位、如二进制相移键控(BPSK)、高斯频率移位键控(GFSK)等相位调制、常量相移等，并且然后驱动倍频器以生成最终期望的LORF。这实现对节约功率和物理面积的基带的带宽和存储器要求的显著降低，并且降低在多个Tx/Rx中实现它的成本。
本文中公开的示例利用在约76-81GHz的带中操作的啁啾生成架构，该啁啾生成架构生成宽带FMCW和经相位调制的(多个)啁啾。在本文中公开的示例中，(多个)啁啾覆盖至少约5GHz的带宽，并且具有约10us或更少的啁啾持续时间。然而，可以附加地或替代地实现其他带宽和/或持续时间。在本文中公开的示例中，所有发射机和接收机被对准到固定频率参考(LOref)。以此方式，每个发射机和/或接收机可以被本地地调制，从而使附加编码能被置于经同步的啁啾之上。此类编码实现可以彼此在时间上接近和/或在空间上接近地被发射的各种啁啾的区别(例如，当多个雷达系统可能彼此干扰时)。这实现MIMO操作，因为所有Tx可以被正交地调制，而在每个Rx中，LOref可以(1)如同被调制地被通过以生成啁啾，或者(2)可以被移位已知的频率和/或相位。在本文中公开的示例中，在这些特征提高了雷达系统效率的同时，来自组件电路的带宽和存储器要求被降低。功率和面积节约允许相位DAC在多个Tx和Rx中实现，并且允许可以支持不同调制方案而不需要架构和电路重新设计的软件定义的雷达系统。
图1是多输入多输出(MIMO)雷达系统100的示例的示意性图示。图1的示例雷达系统100包括控制器110、本地振荡器115、一个或多个发射机120、一个或多个接收机125、和天线150。(多个)发射机120和(多个)接收机125中的每一个包括啁啾生成器130。
图1的所示示例的示例控制器110生成到啁啾生成器130的数字输入。示例控制器110将控制信号提供给对应的(多个)发射机120或(多个)接收机125的(多个)啁啾生成器130。控制信号使编码能叠加在所生成的啁啾上，由此实现对由不同发射机(和/或远程雷达系统的发射机，诸如附近的运载工具)发射的啁啾的区分。示例控制器110由逻辑电路实现，诸如例如硬件处理器。然而，可以附加地或替代地使用任何其他类型的电路，诸如，例如一个或多个模拟或数字电路、逻辑电路、(多个)可编程处理器、(多个)图形处理单元(GPU)、(多个)数字信号处理器(DSP)、(多个)专用集成电路(ASIC)、(多个)可编程逻辑器件(PLD)和/或(多个)现场可编程逻辑器件(FPLD)等。
图1的所示示例的示例本地振荡器115将固定参考频率(LOref)提供给(多个)发射机120和/或(多个)接收机125中的每一个的啁啾生成器130。使用晶体振荡器来实现示例本地振荡器115。然而，用于产生固定参考频率信号的任何其他方法可以附加地或替代地被使用，诸如例如，压控振荡器(VCO)、函数生成器等。
图1的所示示例的发射机120生成啁啾信号。在本文中公开的示例中，发射机将所生成的啁啾输出至天线150。在图1的所示示例中，每个发射机120将它们的相应啁啾输出至同一天线150。然而，在一些示例中，可以结合(多个)发射机120使用多个不同天线150。在一些示例中，(多个)发射机120包括射频(RF)放大器，用于提高啁啾信号的功率。在一些示例中，(多个)发射机包括阻抗匹配电路，用于将(多个)发射机120的阻抗与天线150匹配。来自发射机120的啁啾信号然后被发送至天线150，在天线150中这些啁啾信号被发射。在图1的所示示例中，示出三个发射机120。然而，可附加地或替代地使用任何数量的发射机120。例如，图1中描绘的MIMO雷达系统100可以包含例如一百个发射机电路。利用附加的(多个)发射机120使附加的啁啾信号能被同时生成。
图1的所示示例的(多个)接收机125对经由天线150返回的(多个)啁啾信号进行分析。在本文中公开的示例中，分析啁啾信号以标识来自啁啾信号的信息，包括例如物体的距离、角度和/或速度。在一些示例中，利用电子放大器电路和啁啾处理单元135来实现(多个)示例接收机125，电子放大器电路用于增强所接收的啁啾信号，啁啾处理单元135用于确定来自所接收的啁啾信号的有用信息。在该示例中，图1包括用于多个接收机的结构。例如，图1中描绘的MIMO雷达系统100可以包含例如十个接收机电路，然而可以在示例雷达系统100中实现任何数量的接收机电路。
图1的所示示例的示例天线150在传送期间从天线端子发射电磁波(例如，无线电波)。示例天线150还拦截无线电波的功率并且在天线的端子处产生信号以将该信号提供给接收机125。使用连接到(多个)发射机120和(多个)接收机125的导体的阵列来实现图1的示例天线150。然而，可以使用任何其他布置和/或类型的导体材料，诸如例如，铜、铝、银等。
图1的示例啁啾生成器130基于本地振荡器输入和从控制器接收的控制输入(例如，数字输入)生成啁啾。在(多个)发射机120的上下文中，啁啾被输出至天线150。在(多个)接收机125的上下文中，啁啾被输出至啁啾处理单元135，在啁啾处理单元135中该啁啾被用作可以与经由天线150接收的啁啾进行比较的参考信号。结合图2公开用于实现示例啁啾生成器130的示例方法。
啁啾处理单元135接收(多个)示例接收机125中的啁啾生成器130的啁啾输出。啁啾处理单元135使用来自(多个)接收机125中的啁啾生成器130的啁啾输出作为参考信号。当将经由天线150所接收的啁啾信号与啁啾输出信号进行比较时参考啁啾输出。该比较允许将传送啁啾信号与所接收的啁啾信号匹配以便从啁啾信号提取信息(例如，距天线的距离、物体的速度等)。示例啁啾处理单元135使用逻辑电路来实现，诸如例如硬件处理器。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，一个或多个模拟电路或数字电路、逻辑电路、(多个)可编程处理器、(多个)ASIC、(多个)DSP、(多个)FPGA、(多个)GPU、(多个)PLD、(多个)FPLD等。
图2是图示图1的啁啾生成器130的示例实现的框图。图2的示例啁啾生成器130包括本地振荡器接收机210、控制信号接收机215、相位数模转换器(DAC)220、倍频器225和啁啾输出器230。
图2的所示示例的示例本地振荡器接收机210接收来自图1的本地振荡器115的固定频率参考(LOref)。经由本地振荡器115接收的固定频率参考(LOref)被除以任意值N，这产生从频率参考导出的参考时钟。示例本地振荡器接收机将参考时钟输出至相位DAC 220。在一些示例中，本地振荡器接收机210实现用于生成的装置。
示例控制信号接收机215接收来自图1的控制器110的数字输入。在本文中公开的示例中，来自控制器110的数字输入包括十六个位，并且允许附加编码被包括在所生成的啁啾中。然而，可以附加地或替代地接收任何其他数量的输入。该附加编码指定来自固定频率参考(LOref)的啁啾信号所期望的相位或频率调制。此类相位和/或频率调制可以用于例如将由发射机发射的啁啾与由其他雷达系统的发射机和/或雷达系统100内的其他发射机发射的啁啾进行区分。在本文中公开的示例中，示例控制信号接收机215包括数字输入引脚，用于并行地接收数字输入(例如，引脚与控制信号的位的一对一映射)。然而，在一些示例中，控制信号接收机215可以以任何其他方式实现，诸如例如，经由使用串行通信协议(例如，集成电路间(I2C)、推荐标准232(RS232)等)的单个引脚。
图2的所示示例的示例相位DAC 220经由本地振荡器接收机210接收从频率参考(LOref)生成的时钟，并且经由控制信号接收机215接收数字输入。相位DAC 220被时控为与从本地振荡器接收机210接收的时钟同步。如本文中所使用，被时控为同步指代相位DAC220的时钟与本地振荡器接收机210的时钟彼此同步。从控制信号接收机215接收的数字输入由相位DAC 220使用以确定相位或频率调制是否是必须的。示例相位DAC 220使用数字输入和参考时钟来输出以中频ωIF为中心的经相位调制的输入。结合图3、图4、图5和/或图6更详细地公开用于实现相位DAC 220的示例方法。在一些示例中，相位DAC 220实现用于转换的装置。
示例倍频器225接收来自示例相位DAC 220的以中频为中心的经相位调制的输入，并且将该输入频率倍增因数M倍，其中M是自然数。示例倍频器225使用非线性电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，倍频器225实现用于频率倍增的装置。
图2的示例的示例啁啾输出器230接收来自示例倍频器225的频率倍增的经相位调制的输入，并且输出啁啾。在一些示例中，啁啾输出器230可以包括信号修改电路，例如用于过滤由倍频器225引入的噪声(例如，低频噪声)、用于放大啁啾，等等。例如，当啁啾生成器130被实现为发射机的一部分时，啁啾输出器230将啁啾信号输出至图1的天线150。相反，当啁啾生成器被实现为接收机的一部分时，啁啾生成器230将所生成的啁啾输出至图1的啁啾处理单元135。
图3、图4、图5和/或图6图示图2的示例的相位DAC 220和倍频器225的示例实现。在图3、图4、图5和图6中描绘的示例中的每一个示例中，相位DAC 220在倍频器225之前，这提供带宽扩展。即，将相位DAC 220放置在倍频器225之前具有将相位DAC 220输出的带宽(BWPDAC)扩展倍增因数M倍以实现更宽的RF带宽(BWRF)的优势。雷达系统主要依赖于相位调制方案的事实实现该概念，因为相位DAC 220的输出是仅具有相位和/或频率调制的常量幅度信号，该信号将由倍频器放大，从而提供期望的带宽扩展。结果，如下文等式1和2中所描述，数字输入的数据速率与相位DAC 220的带宽/时控要求(ckref)被降低因数M倍以满足期望的更宽的RF带宽。
Figure BDA0002554711420000091
等式1
如上所述，在等式1中，BWPDAC表示相位DAC 220的带宽，BWRF表示RF带宽，并且M表示倍增因数。
Figure BDA0002554711420000092
等式2
在上面的等式2中，ckref表示相位DAC 220的带宽/时控要求。
在图3、图4、图5和/或图6的示例中，示例倍频器225使用倍增因数M。在本文中公开的示例中，倍增因数M是在范围一(含)到八(含)中的值。在一些示例中，可以附加地或替代地使用在范围一到八外的倍增因数。在本文中公开的示例中，相位DAC 220使用固定输入参考频率(LOref)和数字输入来操作，该数字输入表示从LOref的频率移位和/或从LOref的相移。在本文中公开的示例中，用于输出FMCW信号的相位调制由φMOD表示。在图3、图4、图5和/或图6的所示示例中，相位DAC220的最终输出通过对混频器输出求和(+1)或求差(-1)来生成，如图3和/或图4的示例中所示。图3、图4、图5和/或图6的相位DAC 220的此类示例实现使所提出的啁啾生成器130能通过为每个Tx/Rx提供独立的调制利用MIMO Tx/Rx来操作。结果，图3、图4、图5和图6的示例实现图1中的示例MIMO雷达系统100的啁啾生成器130内的相位和/或频率调制。
图3描绘图2的示例的相位DAC 220和倍频器225的示例实现300。相位DAC 220的该示例实现300包括I-DAC 310、Q-DAC 315、第一低通滤波器(LPF)320、第二LPF 325、第一混频器330、第二混频器335和求和电路340。
图3的所示示例的示例I-DAC 310是在电流模式下操作的DAC。示例I-DAC 310从来自控制信号接收机215的数字正交(异相90度)输入信号提取电流数据。I-DAC 310将输入信号转换为模拟输出信号。I-DAC 310使用逻辑电路来实现，诸如例如，运算放大器和开关。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，I-DAC 310实现用于转换的装置。
图3的所示示例的示例Q-DAC 315使用在电压模式下操作的DAC来实现。示例Q-DAC315从来自控制信号接收机215的数字正交(异相90度)输入信号提取电压数据。Q-DAC 315将输入信号转换为模拟输出信号。Q-DAC 315使用逻辑电路来实现，诸如例如，运算放大器和开关。然而，可附加地或替代地使用任何其他类型的逻辑电路。在一些示例中，Q-DAC 315实现用于转换的装置。
示例第一LPF 320接收来自I-DAC 310的模拟电流输出，并且应用低通滤波器以从正交输入生成以DC值或低中频(ωBB+φMOD)为中心的经相位调制的余弦信号(cos(ωBBt+φMOD))。对于低中频，ωBB是基带频率，并且φMOD是期望的相位调制。示例第一LPF 320使用模拟电路来实现，包括例如电阻器和电容器(例如，RC滤波器)。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，LPF 320实现用于生成的装置。
示例第二LPF 325接收来自Q-DAC 315的模拟电压输出，并且应用低通滤波器以从正交输入生成以DC或低中频为中心的经相位调制的正弦信号sin(ωBBt+φMOD)。示例第二LPF 325使用模拟电路来实现，包括例如电阻器和电容器(例如，RC滤波器)。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，LPF 325实现用于生成的装置。
图3的示例的示例第一混频器330接收来自LPF 320的中心经相位调制的余弦信号，并且使用正交混合将输入的中心余弦信号上变频为来自本地振荡器接收机210的输入LOref。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像，其中ωIF是中频，ωBB是基带频率，并且φMOD是期望的相位调制。示例第一混频器330输出所得的正交混合余弦信号。第一混频器330使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第一混频器330实现用于上变频的装置。
图3的示例的示例第二混频器335接收来自LPF 325的中心经相位调制的正弦信号，并且使用正交混合将输入的中心正弦信号上变频为来自本地振荡器接收机210的输入LOref。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像。示例第二混频器335输出所得的正交混合正弦信号。第二混频器335使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第二混频器335实现用于上变频的装置。
求和电路340将第一混频器330与第二混频器335的输出组合。在图3的所示示例中，求和电路340从第一混频器330的输出减去第二混频器335的输出。然而，可附加地或替代地使用对混频器输出求和的任何其他方法。图3的求和电路340的结果产生来自图3的示例中的相位DAC 220的输出cos(ωIFt+ωBBt+φMOD)。输出信号的ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，输出信号的ωBBt表示在相位DAC 220的输出处的期望的频率移位(如果需要此类频率移位)，并且输出信号的φMOD表示在相位DAC 220的输出处的期望的相位调制(如果需要此类相位调制)。在一些示例中，求和电路340实现用于组合的装置。
图2的示例的示例倍频器225接收相位DAC 220的输出cos(ωIFt+ωBBt+φMOD)并且将相位DAC的输出频率倍增因数M倍。倍频器225输出示例期望RF信号：cos(M*(ωIFt+ωBBt+φMOD)＝cos(ωRFt+M*φMOD))。在示例输出RF信号中，M表示频率倍增因数，ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，ωBBt表示在相位DAC 220的输出处的期望频率移位，φMOD表示期望相位调制，并且ωRFt表示在倍频器225的输出处的输出频率，使得ωRFt＝M*(ωBBt+ωIFt)。倍频器225使用非线性电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，倍频器225实现用于频率倍增的装置。
图4描绘图2的示例的相位DAC 220和倍频器225的示例实现400。相位DAC 220的该示例实现400提供来自相位DAC 220的正交输出，该正交输出对于利用正交LORF信号来操作的Rx I/Q混频器尤其有用。图4的示例实现400包括I-DAC 410、Q-DAC 415、第一LPF 420、第二LPF425、第一混频器430、第二混频器435、第三混频器440、第四混频器445、第一求和电路450、第二求和电路455、第一倍频器480和第二倍频器485。
图4的所示示例的示例I-DAC 410是在电流模式下操作的DAC。I-DAC 410从来自控制信号接收机215的数字正交(异相90度)输入信号提取电流数据。I-DAC 410将输入信号转换为模拟输出信号。示例I-DAC 410采用来自控制信号接收机215的十六位的输入信号，并且将其转换为模拟电流信号输出。I-DAC 410使用逻辑电路来实现，诸如例如，运算放大器和开关。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，I-DAC 410实现用于转换的装置。
图4的所示示例的示例Q-DAC 415是在电压模式下操作的DAC。Q-DAC 415从来自控制信号接收机215的数字正交(异相90度)输入信号提取电压数据。Q-DAC 415将输入信号转换为模拟输出信号。示例Q-DAC 415采用来自控制信号接收机的十六位的输入信号，并且将其转换为模拟电压信号输出。Q-DAC 415使用逻辑电路来实现，诸如例如，运算放大器和开关。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，Q-DAC 415实现用于转换的装置。
示例第一LPF 420接收来自I-DAC 410的模拟电流输出，并且应用低通滤波器以从正交输入生成以DC或低中频(ωBB+φMOD)为中心的经相位调制的余弦信号(cos(ωBBt+φMOD))。对于低中频，ωBB是基带频率，并且φMOD是期望的相位调制。示例第一LPF 420使用模拟电路来实现，包括例如电阻器和电容器(例如，RC滤波器)。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，LPF 420实现用于生成的装置。
示例第二LPF 425接收来自Q-DAC 415的模拟电压输出，并且应用低通滤波器以从正交输入生成以DC或低中频为中心的两个经相位调制的正弦信号(sin(ωBBt+φMOD))。示例第二LPF 425使用模拟电路来实现，诸如例如电阻器和电容器(例如，RC滤波器)。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，LPF 425实现用于生成的装置。
图4的示例的示例第一混频器430接收来自第一LPF 420的中心经相位调制的余弦信号，并且使用正交混合将输入的中心余弦信号上变频为来自本地振荡器接收机210的输入LOref信号。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像，其中ωIF是中频，ωBB是基带频率，并且φMOD是期望的相位调制。示例第一混频器430输出所得的正交混合余弦信号。第一混频器430使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第一混频器430实现用于上变频的装置。
图4的示例的示例第二混频器435接收来自第二LPF 425的中心经相位调制的正弦信号，并且使用正交混合将输入的中心正弦信号上变频为来自本地振荡器接收机210的输入LOref信号。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像。示例第二混频器435输出所得的正交混合正弦信号。第二混频器435使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第二混频器435实现用于上变频的装置。
第一求和电路450将第一混频器430与第二混频器435的输出组合。在图4的所示示例中，第一求和电路450从第一混频器330的输出减去第二混频器435的输出。然而，可附加地或替代地使用对混频器输出求和的任何其他方法。图4的第一求和电路450的结果产生来自图4的示例中的相位DAC 220的输出cos(ωIFt+ωBBt+φMOD)。输出信号的ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，输出信号的ωBBt表示在相位DAC220的输出处的期望的频率移位，并且输出信号的φMOD表示期望的相位调制。在一些示例中，第一求和电路450实现用于组合的装置。
图4的示例的示例第三混频器440接收来自第二LPF 425的中心经相位调制的正弦信号，并且使用正交混合将输入的中心正弦信号上变频为来自本地振荡器接收机210的输入LOref信号。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像。示例第三混频器440输出所得的正交混合正弦信号。第三混频器440使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第三混频器440实现用于上变频的装置。
图4的示例的示例第四混频器445接收来自第一LPF 420的中心经相位调制的余弦信号，并且使用正交混合将输入的中心余弦信号上变频为来自本地振荡器接收机210的输入LOref信号。正交混合在ωIF-ωBB-φMOD处拒绝不期望的图像。示例第四混频器445输出所得的正交混合余弦信号。第四混频器445使用非线性电路来实现，诸如例如，二极管、开关等。然而，可附加地或替代地使用任何其他类型的电路。在一些示例中，第四混频器445实现用于上变频的装置。
第二求和电路455将第三混频器440与第四混频器445的输出组合。在图4的所示示例中，第二求和电路450将第四混频器445的输出加到第三混频器440的输出。然而，可附加地或替代地使用对混频器输出求和的任何其他方法。图4的第二求和电路450的结果产生来自图4的示例中的相位DAC 220的输出sin(ωIFt+ωBBt+φMOD)。输出信号的ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，输出信号的ωBBt表示在相位DAC220的输出处的期望的频率移位，并且输出信号的φMOD表示期望的相位调制。在一些示例中，第二求和电路455实现用于组合的装置。
图4的示例的示例第一倍频器480接收相位DAC 220的输出cos(ωIFt-ωBBt-φMOD)，并且将其频率倍增因数M倍。第一倍频器480输出示例期望正交RF信号：cos(M*(ωIFt+ωBBt+φMOD)＝cos(ωRFt+M*φMOD))。在示例输出正交RF信号中，M表示频率倍增因数，ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，ωBBt表示在相位DAC220的输出处的期望频率移位，φMOD表示期望相位调制，并且ωRFt表示在倍频器225的输出处的输出频率，使得ωRFt＝M*(ωBBt+ωIFt)。第一倍频器480使用非线性电子电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，第一倍频器480实现用于频率倍增的装置。
图4的示例的示例第二倍频器485接收相位DAC 220的输出sin(ωIFt-ωBBt-φMOD)，并且将其频率倍增因数M倍。第二倍频器485输出示例期望正交RF信号：sin(M*(ωIFt+ωBBt+φMOD)＝sin(ωRFt+M*φMOD))。第二倍频器485使用非线性电子电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，第二倍频器485实现用于频率倍增的装置。
图5是表示图2的示例的相位DAC 220和倍频器225的示例实现500的框图。相位DAC220的该示例实现500包括数字至时间转换器510。在一些示例中，相位DAC 220实现用于生成的装置。
示例数字至时间转换器510接收期望相位调制(ωBBt+φMOD)作为来自控制信号接收机215的数字输入。相位DAC 220的该示例实现允许数字至时间转换器510直接将输出的期望的经相位调制的信号cos(ωIFt+ωBBt+φMOD)提供给倍频器225。数字至时间转换器510接收处于频率ωIF的图2的示例的本地振荡器接收机210的输出。取决于从控制信号接收机215接收的数字输入，数字至时间转换器510将时间移位应用于输入信号。由数字至时间转换器510应用的该时间移位被变换为相移以将期望的经相位调制的信号输出至倍频器225。数字至时间转换器510使用逻辑电路来实现，诸如例如FPGA。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，一个或多个模拟电路或数字电路、逻辑电路、(多个)可编程处理器、(多个)GPU、(多个)DSP、(多个)ASIC、(多个)PLD和/或(多个)FPLD等。
图5的示例中的示例倍频器225接收数字至时间转换器510的输出cos(ωIFt+ωBBt+φMOD)，并且将该输出频率倍增因数M倍。倍频器225输出期望RF信号：cos(M*(ωIFt+ωBBt+φMOD)＝cos(ωRFt+M*φMOD))。在示例输出RF信号中，M表示频率倍增因数，ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，ωBBt表示在相位DAC 220的输出处的期望频率移位，φMOD表示期望相位调制，并且ωRFt表示在倍频器225的输出处的输出频率，使得ωRFt＝M*(ωBBt+ωIFt)。倍频器225使用非线性电子电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，倍频器225实现用于频率倍增的装置。
图6是图2的相位DAC 220和倍频器225的示例实现600的框图。相位DAC 220的示例实现600包括射频数模转换器(RF-DAC)610，而不是使用图3和/或图4中的示例的I/Q DAC。在一些示例中，相位DAC220实现用于生成的装置。
传统DAC将接受数字输入和时钟，并且输出由该数字输入表示的模拟信号。可以生成的传统DAC的输出模拟信号的最大频率小于等于DAC的时钟频率。然而，RF-DAC会将该模拟信号上移至某个更高的频率。在本文中公开的示例中，RF-DAC被时控在wIF处，并且其提供在频率wIF+wBB处的期望模拟信号。相比之下，传统DAC将提供处于频率wBB处的输出信号。如本文中所使用，术语RF-DAC用于指示数模转换被执行并且然后被上变频(或被混合)至某个特定频率(例如，被上变频至wIF)。
图6的示例的示例RF-DAC 610接收的期望相位调制cos(ωBBt+φMODt)作为来自控制信号接收机215的数字输入。示例RF-DAC610输出期望的经相位调制的信号cos(ωIFt+ωBBt+φMODt)。在本文中公开的示例中，RF-DAC 610使用逻辑电路来实现，诸如例如，运算放大器和开关。然而，可附加地或替代地使用任何其他类型的电路。
图6的示例中的示例倍频器225接收RF-DAC 610的输出cos(ωIFt+ωBBt+φMOD)，并且将该输出频率倍增因数M倍。倍频器225输出示例期望RF信号：cos(M*(ωIFt+ωBBt+φMOD)＝cos(ωRFt+M*φMOD))。在示例输出RF信号中，M表示频率倍增因数，ωIFt表示在图2的示例的本地振荡器接收机210的输出处的信号的频率，ωBBt表示在相位DAC 220的输出处的期望频率移位，φMOD表示期望相位调制，并且ωRFt表示在倍频器225的输出处的输出频率，使得ωRFt＝M*(ωBBt+ωIFt)。倍频器225使用非线性电子电路来实现，诸如例如二极管。然而，可以附加地或替代地使用任何其他类型的电路，诸如例如，放大器或乘法器。在一些示例中，倍频器225实现用于频率倍增的装置。
尽管在图2、图3、图4、图5和/或图6中图示实现图1的啁啾生成器130的示例方式，但是可以组合、划分、重新布置、省略、消除和/或以任何其他方式实现图2、图3、图4、图5和/或图6中图示的元件、进程和/或器件中的一个或多个。此外，示例本地振荡器接收机210、示例控制信号接收机215、示例相位数模转换器220、示例倍频器225、示例啁啾输出器230和/或更一般地图1的示例啁啾生成器130可以由硬件、软件、固件和/或硬件、软件和/或固件的任何组合实现。因此，例如，示例本地振荡器接收机210、示例控制信号接收机215、示例相位数模转换器220、示例倍频器225、示例啁啾输出器230和/或更一般地图1的示例啁啾生成器130中的任何一个可以由一个或多个模拟或数字电路、逻辑电路、(多个)可编程处理器、(多个)可编程控制器、(多个)图形处理单元(GPU)、(多个)数字信号处理器(DSP)、(多个)专用集成电路(ASIC)、(多个)可编程逻辑器件(PLD)和/或(多个)现场可编程逻辑器件(FPLD)来实现。当阅读涵盖纯软件和/或固件实现的本专利的装置或系统权利要求中的任一个时，示例本地振荡器接收机210、示例控制信号接收机215、示例相位数模转换器220、示例倍频器225、示例啁啾输出器230和/或更一般地图1的示例啁啾生成器130中的至少一个由此被明确地限定为包括包含软件和/或固件的非暂态计算机可读存储设备或存储盘(诸如存储器、数字多功能盘(DVD)、紧凑盘(CD)、蓝光盘等等)。更进一步的，图1的示例啁啾生成器130可以包括除图2、图3、图4、图5和/或图6所示的对象之外的一个或多个元件、进程和/或器件或作为图2、图3、图4、图5和/或图6所示的对象的替代的一个或多个元件、进程和/或器件，并且/或者可以包括多于一个的所示出的元件、进程和器件中的任一个或全部。如本文所使用，短语“通信”包括其各种变体，包含直接通信和/或通过一个或多个中间组件的间接通信，并且不需要直接物理(例如，有线)通信和/或持续通信，而是附加地包括以周期性间隔、预定间隔、非周期性间隔、和/或一次性事件来进行的选择性通信。
在图9中示出了表示用于实现图1的啁啾生成器130的示例硬件逻辑、机器可读指令、硬件实现的状态机和/或其任何组合的流程图。机器可读指令可以是用于由计算机处理器执行的一个或多个可执行程序或可执行程序的(多个)部分，计算机处理器诸如下文结合图9所讨论的示例处理器平台900中示出的处理器912。虽然程序能具体化在存储于与处理器912相关联的诸如CD-ROM、软盘、硬驱动器、DVD、蓝光盘或存储器之类的非暂态计算机可读存储介质上的软件中，但是全部程序和/或其部分可替代地由除处理器912之外的设备执行，和/或具体化在固件或专用硬件中。此外，虽然参考图9所图示的流程图描述示例程序，但是可替代地使用实现示例啁啾生成器130的许多其他方法。例如，可改变框的执行次序，和/或可改变、消除或组合所描述的框中的一些框。附加地或替代地，任何或所有框可以由被构造成在不执行软件或固件的情况下执行相应的操作的一个或多个硬件电路(例如，分立的和/或集成的模拟和/或数字电路、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)来实现。
本文中描述的机器可读指令可以以压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一种或多种来存储。本文描述的机器可读指令可以作为可用于创建、制造和/或产生机器可执行指令的数据(例如，指令的部分、代码、代码表示等)来存储。例如，机器可读指令可以被分段并被存储在一个或多个存储设备和/或计算设备(例如，服务器)上。机器可读指令可能需要安装、修改、适配、更新、组合、补充、配置、解密、解压缩、拆包、分发、重新分配、编译等中的一项或多项，以使得它们由计算设备和/或其他机器直接可读取、可解释、和/或可执行。例如，机器可读指令可以存储在多个部分中，这些部分被单独压缩、加密并存储在单独的计算设备上，其中，这些部分在被解密、解压缩和组合时形成实现诸如本文所述的程序之类的程序的一组可执行指令。
在另一示例中，机器可读指令可以以它们可被计算机读取的状态存储，但是需要添加库(例如，动态链接库(DLL))、软件开发工具包(SDK)、应用编程接口(API)等，以便在特定的计算设备或其他设备上执行指令。在另一个示例中，在可整体或部分地执行机器可读指令和/或对应的(多个)程序之前，可能需要配置机器可读指令(例如，存储的设置、数据输入、记录的网络地址等)。因此，所公开的机器可读指令和/或对应的(多个)程序旨在包含此类机器可读指令和/或(多个)程序，而不管机器可读指令和/或(多个)程序在存储时或以其他方式处于静态或在传输中时的特定格式或状态如何。
本文所描述的机器可读指令可以由任何过去、现在或将来的指令语言、脚本语言、编程语言等表示。例如，机器可读指令可以用以下语言中的任何一种语言来表示：C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。
如上文所提及，可使用存储于非暂态计算机和/或机器可读介质上的可执行指令(例如，计算机和/或机器可读指令)实现图9的(多个)示例过程，非暂态计算机和/或机器可读介质诸如，硬盘驱动器、闪存、只读存储器、紧凑盘、数字多功能盘、高速缓存、随机存取存储器和/或在其中信息被存储达任何持续时间(例如，在扩展时间段内、永久地、达简短的实例、用于临时缓冲和/或用于对信息的高速缓存)任何其他存储设备或存储盘。如本文中所使用，术语非暂态计算机可读介质被明确地限定为包括任何类型的计算机可读存储设备和/或存储盘，并且排除传播信号并排除传输介质。
“包含”和“包括”(及其所有形式和时态)在本文中用作开放式术语。因此，每当权利要求将任何形式的“包含”或“包括”(例如，包括、包含、包括有、包含有、具有等)用作前序部分或用于任何种类的权利要求叙述内时，要理解的是，附加的要素、项等可以存在而不超出对应权利要求或叙述的范围。如本文所使用的，当短语“至少”被用作例如权利要求的前序部分中的过渡术语时，它是和术语“包含”和“包括”一样的开放式的。当例如以诸如A、B和/或C之类的形式使用术语“和/或”时，指的是A、B、C的任何组合或子集，诸如(1)单独的A、(2)单独的B、(3)单独的C、(4)A与B、(5)A与C、(6)B与C、以及(7)A与B与C。如本文所使用的，在描述结构、组件、项目、对象和/或事物的上下文中，短语"A和B中的至少一个"旨在表示包括(1)至少一个A、(2)至少一个B、和(3)至少一个A和至少一个B中的任何一个的实现。类似地，如本文所使用的，在描述结构、组件、项目、对象和/或事物的上下文中，短语“A或B中的至少一个”旨在表示包括(1)至少一个A、(2)至少一个B、和(3)至少一个A和至少一个B中的任何一个的实现。如本文所使用的，在描述过程、指令、动作、活动和/或步骤的处理或执行的上下文中，短语“A和B中的至少一个”旨在表示包括(1)至少一个A、(2)至少一个B、和(3)至少一个A和至少一个B中的任何一个的实现。类似地，如本文所使用的，在描述过程、指令、动作、活动和/或步骤的处理或执行的上下文中，短语“A或B中的至少一个”旨在表示包括(1)至少一个A、(2)至少一个B、和(3)至少一个A和至少一个B中的任何一个的实现。
如本文所使用，单数引用(例如，“一个(a)”、“一个(an)”、“第一”、“第二”等)不排除复数。本文所使用的术语“一个(a或an)”实体是指一个或多个该实体。术语“一个(a)”(或“一个(an)”)、“一个或多个”和“至少一个”可以在本文中互换使用。此外，尽管单独列出，但多个装置、元件或方法动作可由例如单个单元或处理器来实现。另外，虽然各个特征可以被包括在不同的示例或权利要求中，但是这些特征可能被组合，并且在不同的示例或权利要求中的包含并不意味着特征的组合是不可行和/或不是有利的。
图7描绘来自图3中所示的相位DAC 220的实现的仿真结果。图7中的示例曲线710描绘相位DAC 220输出在按GHz的一系列频率上的PSD(按dB/Hz)的仿真结果。图7中的示例曲线720描绘倍频器225输出在按GHz的一系列频率上的PSD(按dB/Hz)的仿真结果。这些仿真结果图示用于获得以79GHz为中心的具有1GHz和4GHz带宽以及啁啾持续时间为10μs的FMCW信号的带宽扩展。如图7中的示例曲线710所示，相位DAC 220生成以9.875GHz为中心的对于两种情况仅具有125MHz和500MHz的带宽的啁啾，这些带宽然后由图2的倍频器225所执行的8倍频率倍增扩展。
图8描绘图示用于生成期望频率移位的相位DAC 220能力的仿真结果。图8中的示例曲线810描绘相位DAC 220输出在按GHz的一系列频率上的PSD(按dB/Hz)的仿真结果。图8中的示例曲线820描绘倍频器225输出在按GHz的一系列频率上的PSD(按dB/Hz)的仿真结果。在图8的所示示例中，示出在频率倍增之后从79GHz到79.8GHz和81GHz的频率移位的两种情况。再次，如图8中的示例曲线810所示，在两种情况下，相位DAC 220分别将频率移位100MHz和250MHz，并且依赖于频率倍增(由倍频器225完成)来实现在RF处的期望的800MHz和2GHz的移位。可以在图8中的示例曲线820中看到频率倍增结果。
图9是图示过程900的流程图，过程900表示可被执行以实现图2的示例啁啾生成器130架构的机器可读指令。当控制信号接收机215读取相位调制输入时，图9的程序开始。(框910)。
啁啾生成器130中的示例本地振荡器接收机210访问来自示例本地振荡器115的固定频率(LOref)。(框915)。本地振荡器接收机210从LOref输入除以值“N”而导出参考时钟。(框920)。在本文中公开的示例中，值“N”被选择为使得值“N”是正值。典型地，值“N”是整数值1或更高。然而，在一些示例中，值“N”也可以是非整数值。
示例相位DAC 220接收来自示例控制信号接收机215的数字输入和来自示例本地振荡器接收机210的参考时钟。在将相位DAC 220时钟与从LOref导出的时钟同步之后，相位DAC 220提供以中频为中心的经相位调制的输出。(框925)。在本文中公开的示例中，相位DAC 220使用来自控制信号接收机215的作为数字输入的读入的所需相位调制，以将相位调制应用于输出信号。在本文中公开的示例中，来自本地振荡器接收机210的参考时钟用于将相位DAC 220上的时钟同步以使信号以中频ωIF为中心。
示例倍频器225接收来自示例相位DAC 220的以中频为中心的经相位调制的输出。示例倍频器225对经相位调制的输出进行频率倍增以获得用于啁啾信号的期望带宽扩展。(框930)。在本文中公开的示例中，示例倍频器225使用倍增因数M来对经相位调制的输出进行频率倍增以获得期望带宽扩展。
示例啁啾输出器230输出具有期望带宽的啁啾信号。(框935)。在本文中公开的示例中，如果啁啾生成器130被实现在(多个)发射机120中，则啁啾信号被输出至天线150。在本文中公开的示例中，如果啁啾生成器130被实现在(多个)接收机125中，则啁啾信号被输出至啁啾处理单元135，在啁啾处理单元135中该啁啾信号被用作用于与由天线150接收的啁啾信号进行比较的参考。
图10是被构造用于执行图9的指令以实现图1的雷达系统100的示例处理器平台1000的框图。处理器平台1000可以是例如，服务器、个人计算机、工作站、自学习机(例如，神经网络)、移动设备(例如，手机、智能电话、诸如iPadTM的平板)、个人数字助理(PDA)、互联网设备、DVD播放器、CD播放器、数字视频记录仪、蓝光播放器、游戏控制台、个人视频记录仪、机顶盒、耳机或其他可穿戴设备、或任何其他类型的计算设备。
所图示示例的处理器平台1000包括处理器1012。所示示例的处理器1012是硬件。例如，处理器1012可以由来自任何所需要的系列或制造商的一个或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实现。硬件处理器可以是基于半导体的(例如，硅基)器件。在该示例中，处理器实现控制器110和啁啾处理单元135。
所示示例的处理器1012包括本地存储器1013(例如，高速缓存)。所示示例的处理器1012经由总线1018与包括易失性存储器1014和非易失性存储器1016的主存储器进行通信。易失性存储器1014可由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、
Figure BDA0002554711420000222
动态随机存取存储器
Figure BDA0002554711420000221
和/或任何其他类型的随机存取存储器设备实现。非易失性存储器1016可由闪存和/或任何其他所期望类型的存储器设备实现。由存储器控制器控制对主存储器1014、主存储器1016的访问。
所示示例的处理器平台1000还包括接口电路1020。接口电路1020可由任何类型的接口标准实现，诸如以太网接口、通用串行总线(USB)、
Figure BDA0002554711420000231
接口、近场通信(NFC)接口和/或PCI快速接口。在该示例中，接口实现本地振荡器115和啁啾生成器130。
在所示示例中，一个或多个输入设备1022被连接至接口电路1020。(多个)输入设备1022准许用户将数据和/或命令输入至处理器1012中。(多个)输入设备可以由例如音频传感器、麦克风、相机(静止的或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等点鼠标(isopoint)和/或语音识别系统实现。
一个或多个输出设备1024也被连接至所示示例的接口电路1020。输出设备1024可例如由显示设备(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器(LCD)、阴极射线管显示器(CRT)、面内切换(IPS)显示器、触摸屏等)、触觉输出设备、打印机和/或扬声器实现。因此，所示示例的接口电路1020典型地包括图形驱动器卡、图形驱动器芯片和/或图形驱动器处理器。
所示示例的接口电路1020还包括诸如发射机、接收机、收发机、调制解调器、住宅网关、无线接入点、和/或网络接口之类的通信设备，以促进经由网络1026与外部机器(例如，任何种类的计算设备)交换数据。通信可经由例如以太网连接、数字订户线路(DSL)连接、电话线连接、同轴电缆系统、卫星系统、直线对传式无线系统、蜂窝电话系统等。
所示示例的处理器平台1000还包括用于存储软件和/或数据的一个或多个大容量存储设备1028。此类大容量存储设备1028的示例包括软盘驱动器、硬驱动器盘、紧凑盘驱动器、蓝光盘驱动器、独立磁盘冗余阵列(RAID)系统和数字多功能盘(DVD)驱动器。
图9的机器可执行指令1032可以被存储在大容量存储设备1028中，存储在易失性存储器1014中，存储在非易失性存储器1016中，和/或存储在诸如CD或DVD的可移除非暂态计算机可读存储介质上。
从前述内容可以理解，已经公开了产生用于传送和接收的啁啾信号的示例方法、装置和制品。所公开的方法、装置和制品通过提供针对每个Tx/Rx本地地独立地调制固定频率参考的灵活性而提高使用计算设备的效率。所公开的方法、装置和制品由于降低来自组件电路的带宽和存储器要求，使雷达系统能更高效地操作。所公开的方法、装置和制品允许相位DAC在多Tx和Rx中实现，这使雷达系统能支持不同调制而无需重新设计架构或电路。所公开的方法、装置和制品相应地涉及计算机功能的一个或多个改善。
本文公开了用于雷达系统的宽带和快速啁啾生成的示例方法、装置、系统和制品。进一步的示例及其组合包括以下内容：
示例1包括一种用于产生啁啾信号的啁啾生成器，该啁啾生成器包括：相位数模转换器(DAC)，用于将指定相位调制或频率调制中的至少一个的数字输入转换为模拟输出，相位DAC用于生成以中频为中心的经相位调制的输出；以及倍频器，用于将以中频为中心的经相位调制的输出频率倍增一倍增因数倍以生成啁啾信号。
示例2包括示例1的啁啾生成器，进一步包括本地振荡器接收机，用于通过将固定参考频率除以一值来生成参考时钟。
示例3包括示例1的啁啾生成器，其中，相位DAC包括：第一DAC，用于将数字正交输入转换为模拟电流输出；第二DAC，用于将数字正交输入转换为模拟电压输出；第一滤波器，用于从模拟电流输出生成以低中频为中心的第一经相位调制的信号；第二滤波器，用于从模拟电压输出生成以低中频为中心的第二经相位调制的信号；第一混频器，用于使用正交混合对来自第一滤波器的以低中频为中心的第一经相位调制的信号进行上变频并且输出第一正交混合信号；以及第二混频器，用于使用正交混合对来自第二滤波器的以低中频为中心的第二经相位调制的信号进行上变频并且输出第二正交混合信号。
示例4包括示例3的啁啾生成器，其中，第一滤波器是低通滤波器。
示例5包括示例3的啁啾生成器，其中，数字正交输入是十六位的输入。
示例6包括示例3的啁啾生成器，进一步包括求和电路，求和电路将第一正交混合信号与第二正交混合信号组合以提供相位DAC的输出。
示例7包括示例1的啁啾生成器，其中，相位DAC包括：第一DAC，用于将数字正交输入转换为模拟电流输出；第二DAC，用于将数字正交输入转换为模拟电压输出；第一滤波器，用于从模拟电流输出生成以低中频为中心的第一经相位调制的信号和以低中频为中心的第二经相位调制的信号；第二滤波器，用于从模拟电压输出生成以低中频为中心的第三经相位调制的信号和以低中频为中心的第四经相位调制的信号；第一混频器，用于使用正交混合对来自第一滤波器的以低中频为中心的第一经相位调制的信号进行上变频并且输出第一正交混合信号；第二混频器，用于使用正交混合对来自第二滤波器的以低中频为中心的第三经相位调制的信号进行上变频并且输出第二正交混合信号；第三混频器，用于使用正交混合对来自第二滤波器的以低中频为中心的第四经相位调制的信号进行上变频并且输出第三正交混合信号；以及第四混频器，用于使用正交混合对来自第一滤波器的以低中频为中心的第二经相位调制的信号进行上变频并且输出第四正交混合信号。
示例8包括示例7的啁啾生成器，其中，第一滤波器是低通滤波器。
示例9包括示例7的啁啾生成器，其中，数字正交输入是十六位的输入。
示例10包括示例7的啁啾生成器，进一步包括求和电路，用于将第一正交混合信号与第二正交混合信号组合以提供相位DAC的第一正交输出。
示例11包括示例10的啁啾生成器，其中，求和电路是第一求和电路，并且啁啾生成器进一步包括第二求和电路，第二求和电路用于将第三正交混合信号与第四正交混合信号组合以提供相位DAC的第二正交输出。
示例12包括示例1的啁啾生成器，其中，相位DAC包括数字至时间转换器，用于生成经相位调制的信号。
示例13包括示例1的啁啾生成器，其中，相位DAC包括射频数模转换器，用于生成经相位调制的信号。
示例14包括一种用于产生啁啾信号的系统，该系统包括：第一用于将指定相位调制或频率调制中的至少一个的数字输入转换为模拟输出的装置，用于生成以中频为中心的经相位调制的输出的装置；以及用于将以中频为中心的经相位调制的输出频率倍增一倍增因数倍以生成啁啾信号的装置。
示例15包括示例14的系统，进一步包括用于通过将固定参考频率除以一值来生成参考时钟的装置。
示例16包括示例14的系统，进一步包括：第二用于将数字正交输入转换为模拟电流输出的装置；第三用于将数字正交输入转换为模拟电压输出的装置；第一用于从模拟电流输出生成以低中频为中心的第一经相位调制的信号的装置；第二用于从模拟电压输出生成以低中频为中心的第二经相位调制的信号的装置；第一用于使用正交混合对以低中频为中心的第一经相位调制的信号进行上变频并且输出第一正交混合信号的装置；以及第二用于使用正交混合对以低中频为中心的第二经相位调制的信号进行上变频并且输出第二正交混合信号的装置。
示例17包括示例16的系统，进一步包括用于将第一正交混合信号与第二正交混合信号组合的装置。
示例18包括示例14的系统，进一步包括：第二用于将数字正交输入转换为模拟电流输出的装置；第三用于将数字正交输入转换为模拟电压输出的装置；第一用于从模拟电流输出生成以低中频为中心的第一经相位调制的信号和以低中频为中心的第二经相位调制的信号的装置；第二用于从模拟电压输出生成以低中频为中心的第三经相位调制的信号和以低中频为中心的第四经相位调制的信号的装置；第一用于使用正交混合对来自第一滤波器的以低中频为中心的第一经相位调制的信号进行上变频并且输出第一正交混合信号的装置；第二用于使用正交混合对来自第二滤波器的以低中频为中心的第三经相位调制的信号进行上变频并且输出第二正交混合信号的装置；第三用于使用正交混合对来自第二滤波器的以低中频为中心的第四经相位调制的信号进行上变频并且输出第三正交混合信号的装置；以及第四用于使用正交混合对来自第一滤波器的以低中频为中心的第二经相位调制的信号进行上变频并且输出第四正交混合信号的装置。
示例19包括示例18的系统，进一步包括第一用于将第一正交混合信号与第二正交混合信号组合以提供第一输出的装置。
示例20包括示例18的系统，进一步包括第二用于将第三正交混合信号与第四正交混合信号组合以提供第二输出的装置。
示例21包括示例14的系统，进一步包括第一用于利用数字至时间转换器生成经相位调制的信号的装置。
示例22包括示例14的系统，进一步包括第二用于利用射频数模转换器生成经相位调制的信号的装置。
示例23包括一种用于生成啁啾信号和接收第一啁啾信号的方法，该方法包括：访问表示用于啁啾信号的相位调制的数字输入；访问用于啁啾信号的固定参考频率；从固定参考频率除以一值而导出时钟；将相位DAC中的时钟与从固定参考频率导出的时钟同步以提供以中频为中心的经相位调制的输出；从被频率倍增的经相位调制的输出获得用于第一啁啾信号的带宽扩展；以及输出具有带宽扩展的第一啁啾信号。
示例24包括示例23的方法，进一步包括将具有带宽扩展的第一啁啾信号输出至天线。
示例25包括示例23的方法，进一步包括将具有带宽扩展的第一啁啾信号输出至啁啾处理单元，其中啁啾处理单元用于将第一啁啾信号与第二啁啾信号进行比较。
尽管本文中已公开了某些示例方法、装置和制品，但本专利涵盖的范围并不限于此。相反，本专利涵盖公平落入本专利权利要求范围内的全部方法、装置和制品。
所附的权利要求由此通过本参考被并入到具体实施方式中，其中每一项权利要求其本身作为本公开的单独的实施例。

Claims (25)

1.一种用于产生啁啾信号的啁啾生成器，所述啁啾生成器包括：
相位数模转换器DAC，用于将指定相位调制或频率调制中的至少一个的数字输入转换为模拟输出，所述相位DAC用于生成以中频为中心的经相位调制的输出；以及
倍频器，用于将以所述中频为中心的所述经相位调制的输出频率倍增一倍增因数倍以生成啁啾信号。
2.如权利要求1所述的啁啾生成器，进一步包括本地振荡器接收机，用于通过将固定参考频率除以值来生成参考时钟。
3.如权利要求1所述的啁啾生成器，其中，所述相位DAC包括：
第一DAC，用于将数字正交输入转换为模拟电流输出；
第二DAC，用于将所述数字正交输入转换为模拟电压输出；
第一滤波器，用于从所述模拟电流输出生成以低中频为中心的第一经相位调制的信号；
第二滤波器，用于从所述模拟电压输出生成以所述低中频为中心的第二经相位调制的信号；
第一混频器，用于使用正交混合对来自所述第一滤波器的以所述低中频为中心的所述第一经相位调制的信号进行上变频并且输出第一正交混合信号；以及
第二混频器，用于使用正交混合对来自所述第二滤波器的以所述低中频为中心的所述第二经相位调制的信号进行上变频并且输出第二正交混合信号。
4.如权利要求3所述的啁啾生成器，进一步包括求和电路，所述求和电路将所述第一正交混合信号与所述第二正交混合信号组合以提供所述相位DAC的输出。
5.如权利要求1所述的啁啾生成器，其中，所述相位DAC包括：
第一DAC，用于将数字正交输入转换为模拟电流输出；
第二DAC，用于将所述数字正交输入转换为模拟电压输出；
第一滤波器，用于从所述模拟电流输出生成以低中频为中心的第一经相位调制的信号和以所述低中频为中心的第二经相位调制的信号；
第二滤波器，用于从所述模拟电压输出生成以所述低中频为中心的第三经相位调制的信号和以所述低中频为中心的第四经相位调制的信号；
第一混频器，用于使用正交混合对来自所述第一滤波器的以所述低中频为中心的所述第一经相位调制的信号进行上变频并且输出第一正交混合信号；
第二混频器，用于使用正交混合对来自所述第二滤波器的以所述低中频为中心的所述第三经相位调制的信号进行上变频并且输出第二正交混合信号；
第三混频器，用于使用正交混合对来自所述第二滤波器的以所述低中频为中心的所述第四经相位调制的信号进行上变频并且输出第三正交混合信号；以及
第四混频器，用于使用正交混合对来自所述第一滤波器的以所述低中频为中心的所述第二经相位调制的信号进行上变频并且输出第四正交混合信号。
6.如权利要求3或5中的任一项所述的啁啾生成器，其中，所述第一滤波器是低通滤波器。
7.如权利要求3或5中的任一项所述的啁啾生成器，其中，所述数字正交输入是十六位的输入。
8.如权利要求5所述的啁啾生成器，进一步包括求和电路，用于将所述第一正交混合信号与所述第二正交混合信号组合以提供所述相位DAC的第一正交输出。
9.如权利要求8所述的啁啾生成器，其中，所述求和电路是第一求和电路，并且进一步包括第二求和电路，所述第二求和电路用于将所述第三正交混合信号与所述第四正交混合信号组合以提供所述相位DAC的第二正交输出。
10.如权利要求1、3或5中的任一项所述的啁啾生成器，其中，所述相位DAC包括数字至时间转换器，用于生成经相位调制的信号。
11.如权利要求1、3或5中的任一项所述的啁啾生成器，其中，所述相位DAC包括射频数模转换器，用于生成经相位调制的信号。
12.一种用于产生啁啾信号的系统，所述系统包括：
第一用于将指定相位调制或频率调制中的至少一个的数字输入转换为模拟输出的装置，用于生成以中频为中心的经相位调制的输出的装置；以及
用于将以所述中频为中心的所述经相位调制的输出频率倍增一倍增因数倍以生成所述啁啾信号的装置。
13.如权利要求12所述的系统，进一步包括用于通过将固定参考频率除以值来生成参考时钟的装置。
14.如权利要求12所述的系统，进一步包括：
第二用于将数字正交输入转换为模拟电流输出的装置；
第三用于将所述数字正交输入转换为模拟电压输出的装置；
第一用于从所述模拟电流输出生成以低中频为中心的第一经相位调制的信号的装置；
第二用于从所述模拟电压输出生成以所述低中频为中心的第二经相位调制的信号的装置；
第一用于使用正交混合对以所述低中频为中心的所述第一经相位调制的信号进行上变频并且输出第一正交混合信号的装置；以及
第二用于使用正交混合对以所述低中频为中心的所述第二经相位调制的信号进行上变频并且输出第二正交混合信号的装置。
15.如权利要求14所述的系统，进一步包括用于将所述第一正交混合信号与所述第二正交混合信号组合的装置。
16.如权利要求12所述的系统，进一步包括：
第二用于将数字正交输入转换为模拟电流输出的装置；
第三用于将所述数字正交输入转换为模拟电压输出的装置；
第一用于从所述模拟电流输出生成以低中频为中心的第一经相位调制的信号和以所述低中频为中心的第二经相位调制的信号的装置；
第二用于从所述模拟电压输出生成以所述低中频为中心的第三经相位调制的信号和以所述低中频为中心的第四经相位调制的信号的装置；
第一用于使用正交混合对来自所述第一用于生成以所述低中频为中心的所述第一经相位调制的信号的装置的以所述低中频为中心的所述第一经相位调制的信号进行上变频并且输出第一正交混合信号的装置；
第二用于使用正交混合对来自所述第二用于生成以所述低中频为中心的所述第三经相位调制的信号的装置的以所述低中频为中心的所述第三经相位调制的信号进行上变频并且输出第二正交混合信号的装置；
第三用于使用正交混合对来自所述第二用于生成以所述低中频为中心的所述第四经相位调制的信号的装置的以所述低中频为中心的所述第四经相位调制的信号进行上变频并且输出第三正交混合信号的装置；以及
第四用于使用正交混合对来自所述第一用于生成以所述低中频为中心的所述第二经相位调制的信号的装置的以所述低中频为中心的所述第二经相位调制的信号进行上变频并且输出第四正交混合信号的装置。
17.如权利要求16所述的系统，进一步包括第一用于将所述第一正交混合信号与所述第二正交混合信号组合以提供第一输出的装置。
18.如权利要求16所述的系统，进一步包括第二用于将所述第三正交混合信号与所述第四正交混合信号组合以提供第二输出的装置。
19.如权利要求12、14或16中的任一项所述的系统，进一步包括第一用于利用数字至时间转换器生成经相位调制的信号的装置。
20.如权利要求12、14或16中的任一项所述的系统，进一步包括第二用于利用射频数模转换器生成经相位调制的信号的装置。
21.一种用于生成啁啾信号和接收第一啁啾信号的方法，所述方法包括：
访问表示用于啁啾信号的相位调制的数字输入；
访问用于所述啁啾信号的固定参考频率；
从所述固定参考频率除以值导出时钟；
将相位DAC中的时钟与从所述固定参考频率导出的时钟同步以提供以中频为中心的经相位调制的输出；
从被频率倍增的所述经相位调制的输出获得用于所述第一啁啾信号的带宽扩展；以及
输出具有所述带宽扩展的所述第一啁啾信号。
22.如权利要求21所述的方法，进一步包括将具有所述带宽扩展的所述第一啁啾信号输出至天线。
23.如权利要求21所述的方法，进一步包括将具有所述带宽扩展的所述第一啁啾信号输出至啁啾处理单元，其中所述啁啾处理单元用于将所述第一啁啾信号与第二啁啾信号进行比较。
24.至少一种计算机可读介质，包括指令，所述指令在被执行时使至少一个处理器至少用于：
访问表示用于第一啁啾信号的相位调制的数字输入；
访问用于所述第一啁啾信号的固定参考频率；
从所述固定参考频率除以值导出时钟；
将相位DAC中的时钟与从所述固定参考频率导出的时钟同步以提供以中频为中心的经相位调制的输出；
从被频率倍增的所述经相位调制的输出获得用于第二啁啾信号的带宽扩展；以及
输出具有所述带宽扩展的所述第二啁啾信号。
25.如权利要求24所述的至少一种计算机可读介质，其中，所述指令在被执行时使所述至少一个处理器将具有所述带宽扩展的所述第二啁啾信号输出至啁啾处理单元，其中所述啁啾处理单元用于将所述第二啁啾信号与第三啁啾信号进行比较。
CN202010586158.7A 2019-09-27 2020-06-24 用于雷达系统的宽带和快速啁啾生成的方法和装置 Pending CN112578343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/586,418 2019-09-27
US16/586,418 US10911274B2 (en) 2019-09-27 2019-09-27 Methods and apparatus for wideband and fast chirp generation for radar systems

Publications (1)

Publication Number Publication Date
CN112578343A true CN112578343A (zh) 2021-03-30

Family

ID=69162548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010586158.7A Pending CN112578343A (zh) 2019-09-27 2020-06-24 用于雷达系统的宽带和快速啁啾生成的方法和装置

Country Status (3)

Country Link
US (1) US10911274B2 (zh)
CN (1) CN112578343A (zh)
DE (1) DE102020119508A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911094B1 (en) * 2019-11-26 2021-02-02 Semiconductor Components Industries, Llc Chirp sequence synthesis in a dynamic distribution network
US11216714B2 (en) * 2020-01-02 2022-01-04 The Boeing Company Electronically scannable device for radio-frequency identification
CN113534124B (zh) * 2021-09-15 2021-12-28 湖南纳雷科技有限公司 一种雷达中频信号自适应调控系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061450B2 (en) * 2001-04-09 2006-06-13 Microvision, Inc. Electronically scanned beam display
US7271788B2 (en) * 2003-11-20 2007-09-18 National Semiconductor Corporation Generating adjustable-delay clock signal for processing color signals
US8064852B2 (en) * 2008-11-13 2011-11-22 Panasonic Corporation Methods and apparatus for dynamically compensating for DC offset drift and other PVT-related signal variations in polar transmitters
DE102015110275A1 (de) * 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals

Also Published As

Publication number Publication date
US20200028722A1 (en) 2020-01-23
US10911274B2 (en) 2021-02-02
DE102020119508A1 (de) 2021-04-01

Similar Documents

Publication Publication Date Title
CN112578343A (zh) 用于雷达系统的宽带和快速啁啾生成的方法和装置
US20190293755A1 (en) Software defined radar architectures
US7787533B2 (en) Alternative method for equalizing DDS generated waveforms
US9835715B2 (en) Integrated circuit, radar device and method of calibrating a receiver
US9900065B2 (en) System and method for high-speed analog beamforming
CN105790760B (zh) 通过使用减小的频率信号传输使多个振荡器同步的系统和方法
US8625708B2 (en) Polar transmitter suitable for monolithic integration in SoCs
US11209468B2 (en) Apparatus and method for detecting object features
CN107066693B (zh) 多通道多目标星载ais侦察信号模拟系统
US9847870B2 (en) Semiconductor device and communication system including the same
US7688912B2 (en) Data pulse spectrum control
CN104917556A (zh) 一种基于超高速dac的同步多波束信号生成方法
CN103427853A (zh) 用于处理输入信号的装置及方法
CN114070305A (zh) 没有同步信号传输的相位同步更新
US20210190935A1 (en) Radio frequency ranging using phase difference
US20150147987A1 (en) Transmitter with a Reduced Complexity Digital Up-Converter
KR20200141340A (ko) 위상차 검출기 및 이를 포함하는 장치
CN109218238B (zh) 一种基于希尔伯特变换的实信号多普勒频移方法
EP3923119A1 (en) Apparatus, system, and method of distributing a reset signal to a plurality of phy chains
KR20200070829A (ko) 직접변환 방식 통신 rf칩을 활용한 계단 주파수 방식 광대역 레이더의 분해능 향상을 위한 신호처리 방법
US11372084B2 (en) Target signal generation
Ong Commercial off the shelf direct digital synthesizers for digital array radar
KR102011961B1 (ko) 가변형 국부 발진 장치, 그 방법 및 이를 이용한 신호 재밍 장치
Gupta et al. Arbitrary Waveform Generator for Radar Simulator
Carvalho Implementation of a RADAR system on a software defined radio platform

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination