CN112567344A - 存储器系统中的差错位发现 - Google Patents

存储器系统中的差错位发现 Download PDF

Info

Publication number
CN112567344A
CN112567344A CN201980053758.2A CN201980053758A CN112567344A CN 112567344 A CN112567344 A CN 112567344A CN 201980053758 A CN201980053758 A CN 201980053758A CN 112567344 A CN112567344 A CN 112567344A
Authority
CN
China
Prior art keywords
codeword
memory
error
msrs
msr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980053758.2A
Other languages
English (en)
Other versions
CN112567344B (zh
Inventor
J·T·帕夫洛夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210888351.5A priority Critical patent/CN115373892A/zh
Publication of CN112567344A publication Critical patent/CN112567344A/zh
Application granted granted Critical
Publication of CN112567344B publication Critical patent/CN112567344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明描述用于存储器系统中的差错位发现的方法、系统和装置。举例来说，控制器或存储器控制器可从存储器媒体读取码字。所述码字可包含分别对应于所述存储器媒体的相应最小替代区域MSR的位集合。每一MSR可包含所述存储器媒体的存储器单元的部分，且与用以对每一MSR中的差错位数量进行计数的计数器相关联。当所述控制器使用错误控制操作来识别所述码字中的差错位数量时，所述控制器可更新与对应于所述数量个差错位的相应MSR相关联的计数器的值以对每一MSR的差错位计数进行计数。在一些情况下，作为后台操作的部分，所述控制器可执行本文所描述的操作。

Description

存储器系统中的差错位发现
交叉参考
本专利申请案要求2019年7月19日申请的帕夫洛夫斯基(Pawlowski)所著的名称为“存储器系统中的差错位发现(ERRONEOUS BIT DISCOVERY IN MEMORY SYSTEM)”的美国专利申请案第16/516,897号和2018年7月24日申请的帕夫洛夫斯基所著的名称为“存储器系统中的差错位发现”的美国临时专利申请案第62/702,766号的优先权，所述申请案中的每一者让与给本受让人，且所述申请案中的每一者明确地以全文引用的方式并入。
背景技术
下文大体上涉及操作存储器子系统或系统，且更确切地说涉及存储器系统中的差错位发现。
计算系统可包含存储器子系统或系统，其包含与一或多个总线耦合以管理众多电子装置中的信息的各种存储器装置和控制器，所述电子装置例如计算机、无线通信装置、物联网、相机、数字显示器等。存储器装置广泛地用于在此类电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，常常由逻辑“1”或逻辑“0”表示。在其它系统中，多于两个状态可存储于存储器装置中。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可以在存储器装置中写入状态或对状态进行编程。
存在不同类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步DRAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器、非AND(NAND)存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持其所存储的逻辑状态。易失性存储器单元(例如，DRAM单元)在从外部电源断开时可失去其所存储的状态(例如，立即失去或随时间流逝而失去)。
改进计算系统可包含增强存储器系统的性能，例如减少功率消耗、增加存储器容量和可靠性、提高读取/写入速度、通过使用永久存储器媒体而提供非易失性，或降低某一性能点的制造成本，以及其它度量。
附图说明
图1示出根据本文所公开方面的支持存储器系统中的差错位发现的计算系统的实例。
图2示出根据本文所公开方面的支持存储器系统中的差错位发现的计算系统的实例。
图3示出根据本文所公开方面的支持存储器系统中的差错位发现的存储器裸片的配置和存储器媒体的配置的实例。
图4展示根据本文所公开方面的支持存储器系统中的差错位发现的装置的框图。
图5至6示出根据本文所公开方面的支持存储器系统中的差错位发现的一或多种方法。
具体实施方式
计算系统(例如包含存储器系统或子系统的服务器)的性能可取决于各种因素，例如以低时延(例如加载到使用时延)将可靠信息供应到计算系统。在计算系统或子系统的上下文中，携带信息的数据可被称为码字。在一些情况下，码字可包含一定量的用户数据和携带各种信息的其它位(例如，支持错误控制操作的位)，从而以低时延提供可靠用户数据。码字可与计算系统的元件(例如存储器系统或子系统的存储器媒体)相关联，且可在一或多个存取操作或后台操作或两种操作期间发射和接收。计算系统中的后台操作可指在没有用户干预(例如，来自主机装置的存取命令)的情况下运行的处理程序。
在一些情况下，存储器媒体中的一或多个存储器裸片的存储器单元在变得不可靠或出现问题之前可支持有限数量个存取操作(例如，读取循环或写入循环或两者)。当存储器单元不可靠时，所述存储器单元产生的信息可出现故障或变得无效，且此类存储器单元(或所述存储器单元产生的信息)可被称为差错位。当一定数量的与码字相关联的存储器单元产生差错位时，码字(例如，码字中的用户数据)可超出存储器系统或子系统的错误恢复能力地出现故障或变得无效。因此，可通过以下方式来改进系统可靠性：识别存储器媒体中包含差错位(例如，不可靠存储器单元)的区域(例如，存储器裸片的存储器阵列的一部分)，使得所述区域可由可靠区域替换或替代。在一些情况下，控制器(例如，与存储器媒体相关联的端口管理器)可基于所述区域中存在的差错位的数量与阈值的相对关系而决定替换所述区域。
存储器裸片的存储器阵列可被配置成包含最小替代区域(Minimum SubstitutionRegion；MSR)集合。MSR可被配置为合理的故障包容区，以有效管理存储器阵列中的差错位。在一些情况下，MSR可包含被配置为与错误控制操作相关联的数据单元的存储器单元群组。此外，码字中的至少一些位(如果并非每一位)可与集合中的相应MSR相关联。跨存储器媒体的信道集合的MSR群组(例如，并行操作的所述MSR群组)可保留一定数量的码字。在一些情况下，被配置成产生所述数量的码字的所述MSR群组可被称为MSR带或MSR区域。
集合中的每一MSR可与计数器相关联，所述计数器被配置成对集合中的每一MSR中的差错位数量进行计数。即，当控制器(其也可被称作存储器控制器)对码字执行错误控制操作且识别对应于集合中的第一MSR的差错位(例如，有故障或不可靠的存储器单元或信息)时，控制器可更新与集合中的第一MSR相关联的第一计数器以对集合中的第一MSR中的差错位总数量进行计数。在一些情况下，控制器可对计数器中保留的值(例如，差错位计数)进行排序，以识别MSR中与其它MSR相比具有更高差错位计数的子集。因此，控制器可(例如基于差错位计数与阈值的相对关系)识别最有问题的MSR作为替换候选者。
控制器可执行一或多个所描述操作(例如，自存储器媒体读取码字、识别码字中的差错位、校正差错位(如果存在)、更新与对应于差错位的MSR相关联的计数器的值、将码字写回到存储器媒体)作为后台操作的部分。在一些情况下，控制器可对存储器媒体中保留的码字集合执行后台操作。所述码字集合可为存储器媒体中保留的所有码字，且控制器可针对整个码字集合一次一个码字地(例如，连续地)执行后台操作。此外，控制器可针对存储器媒体中保留的所有码字重复后台操作，可包含针对一或多个码字周期性地执行后台操作。在一些情况下，后台操作可被称为媒体清理器操作(其也可被称作媒体清理功能)。
在执行后台操作时，控制器可保存与码字相关联的错误状态的指示(例如，与码字的MSR相关联的差错位的数量)，其可包含将所述指示保存在单独的存储器阵列中。在一些情况下，此类存储器阵列可设置在端口管理器中，且可包含静态随机存取存储器(SRAM)单元。被分配用于存储错误状态的指示的存储器阵列的大小可基于以下来确定：存储器媒体的MSR的大小；与码字相关联的MSR的数量；针对错误状态的指示的错误校正能力；或对应于存储器媒体的信道的存储器裸片的数量。存储器阵列的大小可基于这些因素的组合或其它因素而确定。在一些情况下，可基于以下因素而分配存储器阵列的替代大小(例如，较小大小)：与码字相关联的一定数量个MSR中的一或多个MSR的标识；码字中的备用位的数量；或与码字内的多个信道中的一个信道相关联的位域的数量；或其组合；以及其它因素。
此外，控制器可在执行后台操作(例如，媒体清理器操作)的同时将与码字相关联的信息(例如，错误状态的指示)传送到非易失性存储器。在一些情况下，控制器可从存储器系统或子系统的功率管理组件接收功率电平的指示，其可指示功率变化或损耗事件。在一些情况下，非易失性存储器可被称作永久存储器，并且即使在没有外部电源的情况下也可在很长一段时间内维持其逻辑状态。因此，非易失性存储器可在功率变化或损耗事件期间保存从控制器传送的此类信息(例如，错误状态的指示)。当功率恢复或另外调整以用于存储器系统或子系统时，控制器可通过从非易失性存储器恢复信息(例如，错误状态的指示)而重新开始被中断的后台操作。
下文在图1的上下文中在示范性系统层级处进一步描述本文所介绍的本公开的特征。随后在图2至3的上下文中描述系统和所述系统的存储器媒体的配置的特定实例。本公开的这些和其它特征进一步通过图4的设备图以及图5至6的流程图示出且参考所述图进行描述，图4描述与控制器有关的各种组件，图5至6涉及存储器系统中的差错位发现的操作。
图1示出根据本文所公开方面的支持存储器系统中的差错位发现的计算系统100的实例。计算系统100可包含经由主机接口115(也可被称作主机链路)与装置140耦合的主机装置105。主机装置105可以是或包含服务器、系统芯片(SoC)、中央处理单元(CPU)或图形处理单元(GPU)，以及其它实例。在一些实例中，主机装置105可经由主机接口115存取位于装置140中的一或多个存储器媒体130(例如，从一或多个存储器媒体130读取、写入到一或多个存储器媒体130)。
主机接口115(例如，主机链路)可与协议(例如Gen-Z、用于加速器的缓存一致互联(CCIX)协议)兼容或采用所述协议来促进主机装置105与一或多个存储器媒体130之间的存取操作。主机接口115可被配置成在至少一个方向(例如，发送方向或接收方向)上以第一数据传送速率(例如，25千兆字节每秒(GBps))传送数据。在一些实例中，当事务大小为64字节时，25GBps数据传送速率可支持每秒大约5.86亿事务。在其它实例中，当事务大小为128字节时，25GBps数据传送速率可支持每秒大约3.125亿事务。
在一些情况下，装置140可被称作存储器系统或子系统或者存储器装置。在一些情况下，装置140可包含功率管理组件。功率管理组件可监视功率电平，其可指示与装置140或计算系统100有关的功率变化或损耗。在一些情况下，功率电平可波动超出正常范围以指示此类功率变化或损耗事件。装置140可包含控制器120，所述控制器可经由信道125与一或多个存储器媒体130耦合。在一些情况下，信道125可被称为聚合信道125，其包含如参考图2所描述的多个其它信道(例如，与聚合信道125相比具有较小带宽的信道)。装置140可包含经由信道126与控制器120耦合的非易失性存储器131。在一些实例中，控制器120、一或多个存储器媒体130或非易失性存储器131或其任何组合可与单板(例如，外围组件互连高速(PCIe)单板)集成、与所述单板接触或放置在所述单板上。在一些情况下，非易失性存储器131可集成为控制器120的部分。
控制器120可包含促进与一或多个存储器媒体130结合的装置140的操作的各种功能块。在一些情况下，功率管理组件可集成为控制器120的部分。在一些情况下，控制器120可包含接口控制器的各方面以适应与主机接口115、信道125、信道126或其任何组合相关联的不同规范、约束或特征。在一些实例中，控制器120可以是ASIC、通用处理器、其它可编程逻辑装置、离散硬件组件(例如，小芯片(chiplet))，或其可以是组件的组合。
在一些情况下，控制器120可从与本地控制器(例如，存储器媒体130-a本地的控制器)结合的存储器媒体130(例如，存储器媒体130-a)读取数据或将数据写入所述存储器媒体130，所述本地控制器可执行各种操作(例如，将数据写入到存储器单元、从存储器单元读取数据、根据码字格式或转发的码字格式来布置码字)。在一些实例中，本地控制器可经由信道125中的一个信道将请求的数据发送到控制器120，所述信道125可以是聚合信道的实例。
每一存储器媒体(例如，存储器媒体130-a)可包含多个存储器裸片(例如，四十四(44)个存储器裸片)以获得存储器媒体的指定或所要存储器容量。在一些实例中，存储器裸片可包含含有硫族化物的存储器单元的三维交叉点阵列(例如，包含3D XPointTM存储器单元的3DXP存储器裸片)。在其它实例中，存储器裸片可包含其它种类的存储器装置(例如，FeRAM裸片、MRAM裸片、PCM裸片)。在一些实例中，码字(例如，包含128字节用户数据的码字)可跨存储器媒体(例如，存储器媒体130-a)内的多个存储器裸片划分。
在一些情况下，多个存储器裸片中的每一存储器裸片(例如，每一3DXP存储器裸片)可产生一定数量的数据(例如，128位数据)作为来自与存取操作(例如，读取操作)相关联的存储器裸片的单元。所述量的数据(例如，128位数据)可包含一序列突发(例如，十六(16)个突发)，每一突发包含经由总线(例如，8位宽总线)从存储器裸片发射的一定量数据(例如，八(8)位数据)。作为实例，当存储器媒体包含十一(11)个并行操作的存储器裸片时，且当所述十一(11)个存储器裸片中的每一存储器裸片在给定突发处产生八(8)位数据时，存储器媒体可针对给定突发产生88位数据。由于十一(11)个存储器裸片可在总共十六(16)个突发上产生数据，每一突发包含来自十一(11)个存储器裸片的88位数据，因此在存取操作期间与存储器媒体相关联的数据单元(例如，经由信道(例如聚合信道)发射的数据单元)可包含1,408位。
因此，在此实例中，与存储器媒体相关联的码字(例如，在存取操作的事务期间的数据单元)可包含1,408位。在一些情况下，突发可被称为信道突发或数据突发。在一些情况下，控制器120与存储器媒体(例如，存储器媒体130-a)之间的信道可包含多个信道，其中每一信道可与存储器媒体(例如，存储器媒体130-a)的一或多个存储器裸片相关联。
存储器媒体(例如，存储器媒体130-a)可包含各自包含存储器阵列的存储器裸片集合。集合中的每一存储器裸片(例如，每一存储器阵列)可被配置成包含如参考图3所描述的MSR集合。MSR可被配置为合理的故障包容区，以有效管理(例如，替换、替代)存储器阵列中的差错位。此外，集合中的每一MSR可与计数器相关联，所述计数器被配置成对集合中的每一MSR中的差错位数量进行计数。
信道125可被配置成在控制器120与一或多个存储器媒体130之间传输数据(例如，码字)。信道125中的每一者(例如信道125-a，其可以是聚合信道的实例)可包含多个其它信道(例如，与信道125-a相比具有较小带宽的信道)以用于并行地传输数据(例如，码字)。在一些情况下，码字可包含用户数据(例如，码字中的128字节用户数据)和其它数据集合(例如，码字中用于以低时延产生可靠数据的其余数据)。信道125中的每一者(例如信道125-a，其可以是聚合信道的实例)可包含其它信道以携带与各种辅助功能有关的信息(例如元数据)。在一些情况下，码字格式(也可被称作码字布局)或转发的码字布局(例如，转发的码字布局)可定义信道125中的每一者(例如，信道125-a)可在控制器120与一或多个存储器媒体130之间传输数据(例如，码字)的方式。
非易失性存储器131可包含非易失性存储器单元的阵列，所述非易失性存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持其逻辑状态。举例来说，非易失性存储器单元可以是或包含3D XPointTM存储器单元、PCM单元、FeRAM单元或NAND存储器单元以及其它实例。此外，非易失性存储器131可被配置成经由信道126与控制器120传达信息。举例来说，非易失性存储器131可在检测到与计算系统100有关的功率损耗或变化时经由信道126从控制器120接收信息并存储所述信息。
在一些情况下，可包含装置140的存储器子系统或系统可包含用于管理功率损耗或变化事件的功率管理组件。功率管理组件可操作以检测功率损耗或变化符号(例如，指示可能出现功率损耗的功率电平)且将功率损耗或变化符号的指示发射到控制器120。控制器120可在接收到所述指示之后将保存在控制器120中的存储器阵列(例如，SRAM存储器阵列)中的信息(例如，与码字相关联的错误状态的指示)传送到非易失性存储器131。非易失性存储器131可存储所述信息，使得所述信息可在没有电源的情况下保存到可包含装置140的存储器子系统或系统。当计算系统100的功率恢复或另外调整时，控制器120可从非易失性存储器131检索所述信息，以基于保存在非易失性存储器131中的所述信息而重新开始已被功率损耗事件中断的操作。
在一些情况下，控制器120可从包含MSR集合的存储器媒体(例如，存储器媒体130-a)的地址读取码字，其中所述码字包含与同存储器媒体相关联的信道集合相关联的位域集合(例如，位集合)。控制器120可使用可基于集合中的一或多个MSR的大小的错误控制操作来确定码字中的差错位数量。当所述数量个差错位中的一差错位对应于集合中的MSR时，控制器120可更新与集合中的所述MSR相关联的计数器。在一些情况下，控制器120可使用位域的子集(例如，支持用于恢复所述数量的差错位的逻辑状态的错误校正码的位)来校正码字中的所述数量的差错位。
此外，控制器120可在校正所述数量的差错位(或在码字中不存在差错位时不校正差错位)之后将码字写回到存储器媒体的所述地址。在一些情况下，控制器120可将校正后的码字写回到存储器媒体的所述地址以减少随时间推移累积于码字中的差错位。在其它情况下，即使码字中不存在差错位，控制器120也可将码字写回到存储器媒体的所述地址以减小留存码字的存储器单元的电特性的非所要变化，例如可在很长一段时间内发生的存储器单元的阈值电压的漂移。作为独立于来自主机的存取命令的后台操作的部分，控制器120可从存储器媒体的所述地址检索所述码字(且将所述码字写回到存储器媒体的所述地址)。在一些情况下，作为后台操作的部分，控制器120可周期性地检索所述码字。
图2示出根据本文所公开方面的支持存储器系统中的差错位发现的计算系统200的实例。计算系统200可以是参考图1所描述的计算系统100的实例。计算系统200可包含使用至少一个主机接口(例如，主机接口215-a)与存储器子系统或系统220耦合的主机装置205。在一些情况下，主机接口215可被称为主机链路。主机装置205可以是参考图1所描述的主机装置105的实例。主机接口215可以是参考图1所描述的主机接口115的实例。在一些实例中，主机接口215可被配置成以第一数据传送速率(例如50GBps，在每一方向上25GBps)传送数据。
计算系统200可包含存储器子系统或系统220。存储器子系统或系统220可以是参考图1所描述的装置140的实例。存储器子系统或系统220可被称为存储器装置。存储器子系统或系统220可包含控制器230。在一些情况下，存储器子系统或系统220可包含功率管理组件。功率管理组件可监视功率电平，其可指示存储器子系统或系统220或者计算系统200的功率损耗事件。在一些情况下，功率电平可波动超出正常范围以指示此类功率损耗或变化事件。控制器230可以是参考图1所描述的控制器120的实例。控制器230可包含接口组件210和多个端口管理器260。在一些情况下，功率管理组件可集成为控制器230的部分。
接口组件210可被配置成促进主机装置205与存储器子系统或系统220之间经由主机接口215的数据交换。接口组件210可被配置成(例如使用信号路径250)与多个端口管理器260交换数据。信号路径250中的每一信号路径可被配置成以与主机接口215的第一数据传送速率不同的速率(例如，12.8GBps)交换数据。在一些情况下，接口组件210可被配置成提供路由网络功能，以允许多于一个主机接口(例如，主机接口215-a和主机接口215-b)与多个端口管理器260相关联。
存储器子系统或系统220可包含非易失性存储器296。非易失性存储器296可被配置成经由信道292与控制器230传达信息。非易失性存储器296可以是参考图1描述的非易失性存储器131的实例。并且，信道292可以是参考图1所描述的信道126的实例或包含信道126的各方面。此外，非易失性存储器296可被配置成与控制器230中的端口管理器260传达信息。举例来说，当端口管理器260接收到计算系统200或者存储器子系统或系统220的功率损耗事件的指示时，端口管理器260可经由信道292将各种信息传送到非易失性存储器296且将所述信息保存在非易失性存储器296中。在一些情况下，非易失性存储器296可集成为控制器230的部分。
多个端口管理器260中的每一端口管理器(例如，端口管理器260-b)可经由聚合信道(例如，聚合信道290-b)与存储器媒体(例如，存储器媒体295-b)耦合。在一些情况下，多个端口管理器中的每一端口管理器可与不同的一或多个存储器媒体295耦合。在一些实例中，多个端口管理器260中的个别端口管理器(例如，端口管理器260-a)可彼此独立地(例如，与端口管理器260-b、260-c和260-c独立地)操作，且可支持与一或多个存储器媒体295相关联的存取操作或后台操作。一或多个存储器媒体295可以是参考图1所描述的一或多个存储器媒体130的实例。在一些情况下，一或多个存储器媒体295中的每一者可被称为媒体端口。
聚合信道290中的每一聚合信道可包含一或多个信道291。在一些情况下，信道291可被称为逻辑信道291。在一些实例中，每一信道291可与存储器媒体(例如，存储器媒体295-a)中的一或多个存储器裸片相关联，且可具有与聚合信道(例如，聚合信道290-b)的带宽相比更小的带宽。在一些实例中，聚合信道(例如，聚合信道290-a)可包含十一(11)个信道291(例如，信道291-a至291-k)。如所属领域的一般技术人员将了解，针对端口管理器260-a描绘表示聚合信道290中的一者(例如，聚合信道290-a)的多个信道291(例如，信道291-a至信道291-k)，同时针对端口管理器260-b、260-c和260-d描绘其它聚合信道290(例如，聚合信道290-b、290-c和290-d)而不绘示与每一聚合信道相关联的多个信道291，如此描绘以增加所示出特征的可视性和清晰度。
一或多个存储器媒体295中的个别存储器媒体(例如，存储器媒体295-a)可包含一或多个存储器装置(例如，3DXP存储器裸片)。在一些情况下，个别存储器媒体中的存储器装置可被配置成并行操作以经由聚合信道290中的一者获得所要(或指定)聚合带宽。作为一个实例，3DXP存储器裸片可被配置成具有8位宽数据总线且可与信道291中的每一者(例如，信道291-a)相关联，使得每一信道291为8位宽。另外，3DXP存储器裸片可被配置成在一序列十六(16)个突发期间产生128位数据，其中每一突发可经由信道291产生8位宽数据。因此，128位数据可被视为每一3DXP存储器裸片基于读取3DXP存储器裸片内的存储器单元的存取命令(或在后台操作期间)产生的单一数据单元。
在一些情况下，码字(或转发的码字)可被配置成包含与跨多个信道(例如，每数据突发产生88位数据的十一(11)个信道291-a至291-k)的多个数据突发(例如，一序列十六(16)个突发)相关联的位域集合。因此，在一些情况下，码字可包含1,408位的信息。本文中的描述可根据存储器媒体的逻辑视图进行理解。存储器媒体中可存在比逻辑3DXP存储器裸片数量更多数量的物理3DXP存储器裸片，以负责与同存储器媒体相关联的各种存取操作(例如，读取操作、写入操作)或后台操作有关的开销。在存储器媒体内，码字可划分成若干部分且写入到多于一个裸片或从多于一个裸片读取(例如，跨十(10)个3DXP存储器裸片保留的128字节用户数据)，如参考图3所描述。
本文所描述的各种实例使用3DXP存储器裸片(例如，包含3D XPointTM存储器单元)来说明存储器媒体295可根据本文所公开的支持存储器系统中的差错位发现的方法、装置和系统进行配置且与端口管理器260结合操作的方式。在一些情况下，存储器媒体295可包含其它类型的存储器装置，其采用不同于3DXP存储器技术的存储器技术，例如FeRAM技术、PCM技术、MRAM技术以及其它技术。因此，本文所公开的概念不限于特定存储器技术(例如，3D XPointTM存储器技术)。
存储器媒体(例如，存储器媒体295-a)可包含各自包含存储器阵列的存储器裸片集合。集合中的每一存储器裸片(例如，每一存储器阵列)可被配置成包含如参考图3所描述的MSR集合。MSR可被配置为合理的故障包容区，以有效管理(例如，替换、替代)存储器阵列中的差错位。在一些情况下，码字中的每一位(例如，码字中的1,408位中的每一位)可与集合(例如，1,408个MSR)中的相应MSR相关联。跨存储器媒体的信道集合(例如，存储器媒体295-a的信道291-a至291-k)的MSR群组可被配置成并行地操作以保留或产生一定数量的码字。在一些情况下，被配置成产生所述数量的码字的所述MSR群组可被称为MSR带或MSR区域。此外，集合中的每一MSR可与计数器相关联，所述计数器被配置成对集合中的每一MSR中的差错位数量进行计数。
在一些情况下，装置或系统可包含包括多个MSR的存储器媒体(例如，存储器媒体295-a)，其中所述存储器媒体(例如，存储器媒体295-a)可被配置成产生包含位域集合的码字。所述集合中的每一位域可对应于所述多个MSR中的相应MSR。此外，所述多个MSR中的一MSR可与计数器相关联，所述计数器对所述多个MSR中的所述MSR的差错位数量进行计数。在一些情况下，端口管理器(例如，端口管理器260-a)可与存储器媒体(例如，存储器媒体295-a)电子通信，且所述端口管理器可操作以从存储器媒体的地址读取码字、使用可基于多个MSR中的一或多个MSR的大小的错误控制操作来确定码字中的差错位数量、或基于所述差错位数量将码字写回到存储器媒体的所述地址、或其组合。
在一些情况下，端口管理器(例如，端口管理器260-a)可进一步被配置成识别包含于位域子集(例如，与用于恢复所述数量的差错位的逻辑状态的错误校正码有关的位)中的信息，且使用包含于所述位域子集中的所述所识别信息来校正码字中所述数量的差错位，其中写回到存储器媒体的所述地址的码字可基于对码字中所述数量的差错位进行校正。在一些情况下，端口管理器(例如，端口管理器260-a)可进一步被配置成基于码字中的差错位数量来更新与多个MSR中的一MSR相关联的计数器的值。
图3示出根据本文所公开方面的支持存储器系统中的差错位发现的存储器阵列的配置301和存储器媒体的配置302的实例。配置301中所描绘的存储器阵列可以是参考图1和2所描述的存储器媒体(例如，存储器媒体130或存储器媒体295)中的存储器裸片的实例。配置302中所描绘的存储器媒体可以是参考图1和2所描述的存储器媒体(例如，存储器媒体130或存储器媒体295)的实例。配置302中所描绘的存储器媒体可包含一定数量个存储器阵列(例如，四十四(44)个存储器阵列)，其中每一者可根据配置301进行配置。
配置301可包含存储器阵列310。在一些情况下，存储器阵列310可包含存储器单元集合(例如，512千兆位的存储器单元、239个存储器单元)。存储器阵列310可被组织成具有阵列宽度315和阵列深度325。在一些情况下，阵列宽度315可被称为裸片宽度315，且阵列深度325可被称为裸片深度325。此外，阵列宽度315和阵列深度325各自可划分成一定数量个分区。在一些情况下，阵列宽度315可划分成128个区段。因此，配置301中描绘的区段320可表示阵列宽度315中的128个区段中的一个。此外，每一区段(例如，区段320)可划分成128块，使得阵列深度325可划分成128个条带。条带可被称为区段、子区段、部分、元件等。因此，配置301中所描绘的条带330可表示阵列深度325中的128个条带中的一个。
因此，作为一个实例，存储器阵列310(例如，512千兆位的存储器单元)可划分成一定数量个节段335(例如，节段335-a、335-b或335-c)，其中每一者描绘为存储器阵列310内的框。在此实例中，由于阵列宽度315划分成128个区段，其中每一者在阵列深度325上进一步划分成128个条带(例如，区段、子区段、部分、元件)，因此存储器阵列310可包含16,384个节段。存储器阵列310的每一节段335可被称为MSR 335。在一些情况下，MSR 335可包含可被配置为与错误控制操作相关联的数据单元的存储器单元群组(例如，225个存储器单元)。MSR可被配置为合理的故障包容区，以有效管理(例如，替换、替代)存储器阵列中的差错位。
阵列宽度315中的区段数量(例如，128个区段)可基于构建存储器裸片中的存储器阵列的方式而确定。举例来说，存储器阵列可具有一定数量个图像块(例如，128个图像块)，且阵列宽度315中的区段数量可基于存储器阵列310的图像块数量。类似地，阵列深度325中的条带数量(例如，128个条带)可基于与各种功能组件(例如行解码器、列解码器以及其它功能组件)相关联的共同特征而确定。由于如配置301中所描绘划分存储器阵列310，因此每一节段335(例如，包含512千兆位的存储器阵列中的16,384个MSR中包含225个存储器单元的MSR)可提供存储器单元群组(例如，数据单元)以有效管理(例如，替换、替代)存储器阵列310中的差错位而不会带来显著开销。在一些情况下，存储器单元(例如，MSR的225个存储器单元)的单元的大小可被称为支持与存储器媒体相关联的有效错误控制操作的数据粒度。
仍参考配置301，跨一定数量个区段(例如，128个区段)的条带330可表示由存储器阵列310产生的作为码字的部分(例如，包含1,408位的码字的部分)的第一数量个位(例如，128位)。条带330的第一数量个位(例如，128位)可进一步向下多路复用成第二数量个位(例如，八(8)位)的集合，其中第二数量个位(例如，八(8)位)的每一集合可在给定数据突发(例如，总共产生128位的十六(16)个数据突发中的一个)处产生。因此，条带330可产生码字的部分，其中每一节段335(例如，MSR 335)贡献码字的第一数量个位(例如，128位)中的一个位。此外，条带330(例如，经由16个数据突发产生的128位)可对应于参考图2所描述的信道(例如，信道291-a)。当一定数量个存储器阵列310(例如，十一(11)个存储器阵列310)并行地操作，使得每一存储器阵列可产生构成完整码字的位的部分(例如，每一存储器阵列310经由跨十一(11)个信道的十六(16)个数据突发产生128位)时，可产生完整码字(例如，1,408位的码字)。
配置302可包含存储器阵列310的集合(例如，四十四(44)个存储器阵列310)以实现存储器媒体(例如，参考图1和2所描述的存储器媒体130或存储器媒体295)的所要或指定存储容量。存储器媒体中的存储器阵列集合可被布置成形成用于存储器媒体的多个信道。在一些情况下，存储器媒体可包含如配置302中所示出的十一(11)个信道340-a至340-k。每一信道340可以是参考图2所描述的信道291(例如，信道291-a至291-k中的一者)的实例或包含信道291的各方面。此外，多个信道中的每一信道(例如，信道340-a、340-b或340-k)可被配置成包含存储器阵列的子集。在一些情况下，多个信道中的一信道(例如，信道340-a)可包含四(4)个存储器阵列310-a至310-d。因此，在一些情况下，多个信道中的每一信道包含的条带330的总数量(例如，512个条带)可对应于存储器阵列310的条带数量(例如，128个条带)与信道内的存储器阵列310的数量(例如，四(4)个存储器阵列)的乘积。
信道340-a的条带330-a可产生码字的部分(例如，码字的1,408位中的128位)，如配置302中所描绘。举例来说，配置302的存储器媒体可通过使总共十一(11)个条带并行地操作(例如条带330-a至330-k，每一条带经由十六(16)个数据突发并行地产生128位)而产生包含1,408位的完整码字。每一节段335(例如，MSR 335)可贡献码字的1,408位中的一(1)个位。在一些情况下，跨多个信道(例如十一(11)个信道，信道340-a至340-k)的产生码字的MSR群组可被称为MSR带(例如，配置302中所描绘的MSR带345)。举例来说，配置302的存储器媒体包含512个MSR带。并且，MSR带(例如，MSR带345)可对应于存储器媒体的集体阵列深度(例如，集体裸片深度)，例如，配置302中所描绘的MSR带345可对应于存储器媒体的第130个阵列深度(例如，512个MSR带的总阵列深度中的第130个MSR带)，其中每一存储器阵列310包含128个MSR带。MSR带也可被称作MSR区域。
存储器阵列(例如，存储器阵列310)的每一MSR(例如，MSR 335-a、MSR 335-b、MSR335-c)可与计数器相关联，所述计数器被配置成对其中的差错位数量进行计数。举例来说，作为后台操作的部分，端口管理器(例如，参考图2所描述的端口管理器260-a)可从MSR带(例如，MSR带345)读取码字且对所述码字执行错误控制操作。端口管理器可识别一定数量的差错位，且使用码字中的位集合(例如，支持错误校正功能的位)来校正码字中所述数量的差错位。所述数量的差错位中的每一差错位(例如，有故障或不可靠的存储器单元)可对应于MSR带中的相应MSR。端口管理器可更新与MSR带中的第一MSR相关联的第一计数器以对MSR带中的第一MSR中的差错位数量(例如，差错位计数)进行计数。
在一些情况下，码字中的差错位数量可基于与所述码字相关联的错误控制操作的错误恢复能力而预配置。举例来说，码字可使用博斯-乔赫里-霍克文黑姆(Bose-Chaudhury-Hocquenghem；BCH)写码来进行编码，所述写码可能够检测和校正(例如，恢复)码字中的1,408位中的十六(16)个差错位。此外，码字可被配置成当信道中的差错位数量超过某一阈值时支持整个信道替换(例如，信道的128位(例如，位域))。因此，在此实例中，通过读取码字且发现所述码字中的差错位数量，端口管理器可识别码字中的总共144个差错位且更新与144个MSR(例如，一个MSR对应于一差错位)相关联的至多144个计数器。
端口管理器可对码字的计数器(例如，分别对应于1,408个MSR的1,408个计数器)中存储的值(例如，差错位计数)进行排序，以识别所述值中大于其余值的子集。举例来说，端口管理器可按降序对所述值(例如，差错位计数)进行排序，以识别所述值的子集(例如，与码字相关联的1,408个差错位计数中的160个最高差错位计数)。以此方式，端口管理器可识别与其余部分相比分别包含较高数量个差错位的MSR的子集。端口管理器可识别MSR的所述子集(例如，1,408个MSR中的160个MSR)作为替换候选者(例如，用可靠的MSR(例如备用MSR)来替代此类MSR)。在一些情况下，端口管理器可基于在码字中识别的差错位数量来配置所述子集的值的数量(例如，200个最高差错位计数代替160个最高差错位计数)。在一些情况下，所述子集(例如，识别为替换候选者的MSR的子集)的值的此类数量可基于各种因素(例如，用于制造存储器媒体的存储器装置的存储器技术、此类存储器技术的成熟度、存储器媒体使用模式)。
此外，端口管理器可用备用MSR集合来替换具有较高差错位计数的一或多个MSR(例如，识别为替换候选者的MSR子集)，直至所述备用MSR集合耗尽。端口管理器可基于MSR中的差错位数量(例如，差错位计数)与阈值的相对关系而决定替换MSR。在一些情况下，端口管理器可决定替换具有等于或大于阈值的差错位计数的MSR。阈值可基于与存储器媒体相关联的原始误码率(RBER)。并且，阈值可基于MSR的大小(例如，MSR中的225位)。在一些情况下，阈值可以是可配置的(例如，可编程的)，以考虑例如用于制造存储器媒体的存储器单元的技术成熟度、可影响存储器媒体的存储器单元的电特性的工艺变化。
端口管理器可将指示码字的错误状态(例如，差错位数量)的信息保存在单独的存储器阵列中。在一些情况下，存储器阵列可集成为端口管理器的部分。在一些情况下，存储器阵列可包含静态随机存取存储器(SRAM)单元。分配用于保存所述信息的存储器阵列的大小可基于与存储器媒体相关联的MSR的大小(例如，MSR中的225位)、与码字相关联的MSR数量(例如，码字中的1,408个MSR)、用于指示错误状态的错误校正能力、或对应于存储器媒体的信道的存储器裸片数量(例如，四(4)个存储器裸片)、或其任何组合。在一些情况下，可基于以下因素而分配存储器阵列的不同(例如，较小)大小来保存指示码字的错误状态的类似信息：与码字相关联的一定数量个MSR中的MSR的标识(例如，码字中的1,408个MSR中的每一者的标识)、码字中的备用位数量(例如，码字中的二十二(22)个备用位)、或与码字内的多个信道中的一信道相关联的位域数量(例如，128位)、或其任何组合。
在一些情况下，端口管理器可从与端口管理器耦合的功率管理组件接收功率电平的指示，且将保存在存储器阵列(例如，SRAM存储器阵列)中的信息(例如，错误状态的指示)传送到非易失性存储器(例如，永久存储器)，如参考图1和2所描述。
作为后台操作的部分，端口管理器可从存储器媒体读取码字以识别与所述码字相关联的差错位数量，且更新与对应于所述数量个差错位中的一差错位的MSR相关联的计数器的值。在一些情况下，端口管理器可对保留在存储器媒体中的码字集合执行所描述的后台操作(例如，读取码字、识别码字中的差错位数量、更新与对应于码字中的所述数量个差错位的相应MSR相关联的计数器、校正所述数量个差错位、将码字写回到存储器媒体)。码字集合可包含保留在存储器媒体中的全部码字，且端口管理器可一次一个码字地(例如，连续地)执行后台操作。码字集合可包含保留在存储器媒体中的全部码字，且端口管理器可对多个码字(例如，并行、同时)执行后台操作。此外，端口管理器可对保留在存储器媒体中的所有码字重复后台操作，从而产生对存储器媒体中的码字执行后台操作的周期性。在一些情况下，后台操作可被称为媒体清理器操作(其也可被称作媒体清理功能)。
图4展示根据本文所公开方面的支持存储器系统中的差错位发现的控制器415的框图400。控制器415可以是参考图1至2所描述的控制器120或控制器230的方面的实例。控制器415可包含偏压组件420、定时组件425、存取管理器430和错误控制管理器435。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
存取管理器430可从包含多个MSR的存储器媒体的地址读取码字，其中所述码字可包含与跨多个信道的多个数据突发相关联的位域集合。在一些情况下，存取管理器430可基于码字中的差错位数量而将码字写回到存储器媒体的所述地址。在一些实例中，MSR包含可被配置为与错误控制操作相关联的数据单元的存储器单元群组，其中所述存储器单元群组对应于存储器媒体的存储器阵列的一部分。在一些情况下，作为独立于来自主机的存取命令的后台操作的部分，存取管理器430可检索码字，其中确定差错位数量可基于检索码字。在一些情况下，存取管理器430可通过连续地检索每一码字来检索保留在存储器媒体处的多个码字，其中确定差错位数量可基于连续地检索每一码字。在一些情况下，作为后台操作的部分，存取管理器430可从存储器媒体接收码字。
错误控制管理器435可使用可基于多个MSR中的一或多个MSR的大小的错误控制操作来确定码字中的差错位数量。在一些情况下，错误控制管理器435可使用位域的子集来校正码字中的所述数量个差错位，其中写回到存储器媒体的地址的码字可基于校正码字中的所述数量个差错位。在一些情况下，集合中的每一位域可与多个MSR中的相应MSR相关联，且多个MSR中的至少一个MSR可与计数器相关联，所述计数器被配置成对对应于多个MSR中的所述至少一个MSR的差错位数量进行计数。在一些情况下，错误控制管理器435可基于码字中的所述数量个差错位来更新与多个MSR中的第二MSR相关联的计数器的值，其中所述数量个差错位中的至少一个差错位对应于多个MSR中的所述第二MSR。
在一些情况下，错误控制管理器435可将计数器的第一值写入到端口管理器的存储器空间，其中所述计数器的所述第一值可基于所述数量个差错位。在一些情况下，错误控制管理器435可基于写入所述第一值而对保留在存储器空间处的值集合进行排序。在一些情况下，错误控制管理器435可基于对所述值集合进行排序而识别值的子集，其中所述子集中的每一值可大于集合中的其余值。在一些情况下，错误控制管理器435可基于差错位数量来配置所述子集的值的数量。在一些情况下，错误控制管理器435可识别对应于所识别值子集的计数器。在一些情况下，错误控制管理器435可识别多个MSR中与所识别计数器相关联的MSR作为替换候选者，其中写回到存储器媒体的地址的码字可基于识别多个MSR中与所识别计数器相关联的所述MSR。
在一些情况下，码字中的最大差错位数量可基于与多个信道中的一信道相关联的位域数量或与码字可经预配置以恢复的差错位数量相关联的阈值或其组合进行预配置。在一些情况下，错误控制管理器435可基于接收码字而识别码字中的差错位数量。在一些情况下，错误控制管理器435可将码字的错误状态的指示写入到端口管理器的存储器空间的至少一个存储器单元，其中所述错误状态的所述指示可基于码字中的差错位数量。在一些情况下，错误控制管理器435可将写入到存储器空间的至少一个存储器单元的错误状态的指示传送到非易失性存储器。在一些情况下，错误控制管理器435可从与端口管理器耦合的功率管理组件接收功率电平的指示，其中将错误状态的指示传送到非易失性存储器可基于接收到功率电平的指示。
在一些情况下，用于保留错误状态的指示的存储器空间的大小可基于：与存储器媒体相关联的MSR的大小；与码字相关联的MSR的数量；针对错误状态的指示的错误校正能力；或对应于存储器媒体的信道的存储器裸片的数量；或其任何组合。在一些情况下，用于保留错误状态的指示的存储器空间的大小可基于：与码字相关联的一定数量个MSR中的一MSR的标识；码字中的备用位的数量；或与码字内的多个信道中的一信道相关联的位域的数量；或其任何组合。在一些情况下，端口管理器的存储器空间的至少一个存储器单元可包含静态随机存取存储器(SRAM)单元。
图5展示说明根据本文所公开方面的支持存储器系统中的差错位发现的方法500的流程图。方法500的操作可由参考图1到2所描述的控制器或其组件实施。举例来说，方法500的操作可由参考图1到2所描述的控制器120或控制器230执行。在一些实例中，控制器230可执行代码集合以控制装置的功能元件从而执行下文所描述的功能。另外或替代地，控制器230可使用专用硬件来执行下文所描述的功能的各方面。
在505处，控制器230可从包含多个MSR的存储器媒体的地址读取码字，其中所述码字可包含与跨多个信道的多个数据突发相关联的位域集合。可根据参考图1到4所描述的方法来执行505的操作。在某些实例中，505的操作的各方面可由如参考图4所描述的存取管理器执行。
在510处，控制器230可使用可基于多个MSR中的一或多个MSR的大小的错误控制操作来确定码字中的差错位数量。可根据参考图1到4所描述的方法来执行510的操作。在某些实例中，510的操作的各方面可由如参考图4所描述的错误控制管理器执行。
在515处，控制器230可基于差错位数量而将码字写回到存储器媒体的地址。可根据参考图1到4所描述的方法来执行515的操作。在某些实例中，515的操作的各方面可由如参考图4所描述的存取管理器执行。
描述用于执行一或多种方法(例如方法500)的设备。所述设备可包含：用于从包含多个MSR的存储器媒体的地址读取码字的构件，所述码字包含指示多个信道的位域集合；用于使用可基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量的构件；以及用于基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址的构件。
描述用于执行一或多种方法(例如方法500)的另一设备。所述设备可包含存储器媒体和与所述存储器媒体电子通信的控制器，其中所述控制器可操作以：从包含多个MSR的存储器媒体的地址读取码字，所述码字包含指示多个信道的位域集合；使用可基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量；以及基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址。
本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：使用所述位域的子集来校正所述码字中的所述数量个差错位，其中写回到所述存储器媒体的所述地址的所述码字可基于校正所述码字中的所述数量个差错位。在本文所描述的方法500和设备的一些实例中，集合中的每一位域可与所述多个MSR中的相应MSR相关联，且所述多个MSR中的至少一个MSR可与计数器相关联，所述计数器被配置成对对应于所述多个MSR中的所述至少一个MSR的差错位数量进行计数。
本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：基于所述码字中的所述差错位数量来更新与所述多个MSR中的第二MSR相关联的计数器的值，其中所述数量个差错位中的至少一个差错位对应于所述多个MSR中的所述第二MSR。在本文所描述的方法500和设备的一些实例中，所述MSR包含可被配置为与所述错误控制操作相关联的数据单元的存储器单元群组，所述存储器单元群组对应于所述存储器媒体的存储器阵列的一部分。本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：将计数器的第一值写入到端口管理器的存储器空间，其中所述计数器的所述第一值可基于所述差错位数量。
本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：基于写入所述第一值而对保留在所述存储器空间处的值集合进行排序。本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：基于对所述值集合进行排序而识别所述值的子集，其中所述子集中的每一值可大于所述集合中的所述值的其余部分。本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：基于所述差错位数量来配置所述子集的值数量。
本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：识别对应于所述所识别值子集的计数器。本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：识别所述多个MSR中与所述所识别计数器相关联的MSR作为替换候选者，其中写回到所述存储器媒体的所述地址的所述码字可基于识别所述多个MSR中与所述所识别计数器相关联的所述MSR。本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：作为独立于来自主机的存取命令的后台操作的部分，检索所述码字，其中确定所述差错位数量可基于检索所述码字。
本文所描述的方法500和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：通过连续地检索每一码字来检索保留在所述存储器媒体处的多个码字，其中确定所述差错位数量可基于连续检索每一码字。在本文所描述的方法500和设备的一些实例中，所述码字中的最大差错位数量可基于与所述多个信道中的信道相关联的位域数量或与所述码字可经预配置以恢复的差错位数量相关联的阈值或其组合进行预配置。
图6展示说明根据本文所公开方面的支持存储器系统中的差错位发现的方法600的流程图。方法600的操作可由参考图1到2所描述的控制器或其组件实施。举例来说，方法600的操作可由参考图1到2所描述的控制器120或控制器230执行。在一些实例中，控制器230可执行代码集合以控制装置的功能元件从而执行下文所描述的功能。另外或替代地，控制器230可使用专用硬件来执行下文所描述的功能的各方面。
在605处，作为后台操作的部分，控制器230可从存储器媒体接收码字。可根据参考图1到4所描述的方法来执行605的操作。在某些实例中，605的操作的各方面可由如参考图4所描述的存取管理器执行。
在610处，控制器230可基于接收所述码字而识别所述码字中的差错位数量。可根据参考图1到4所描述的方法来执行610的操作。在某些实例中，610的操作的各方面可由如参考图4所描述的错误控制管理器执行。
在615处，控制器230可将所述码字的错误状态的指示写入到端口管理器的存储器空间的至少一个存储器单元，所述错误状态的所述指示是基于所述码字中的所述差错位数量。可根据参考图1到4所描述的方法来执行615的操作。在某些实例中，615的操作的各方面可由如参考图4所描述的错误控制管理器执行。
在620处，控制器230可将写入到所述存储器空间的所述至少一个存储器单元的所述错误状态的所述指示传送到非易失性存储器。可根据参考图1到4所描述的方法来执行620的操作。在某些实例中，620的操作的各方面可由如参考图4所描述的错误控制管理器执行。
描述用于执行一或多种方法(例如方法600)的设备。所述设备可包含：用于作为后台操作的部分，从存储器媒体接收码字的构件；用于基于接收到所述码字而识别所述码字中的差错位数量的构件；用于将所述码字的错误状态的指示写入到端口管理器的存储器空间的至少一个存储器单元的构件，所述错误状态的所述指示是基于所述码字中的所述差错位数量；以及用于将写入到所述存储器空间的所述至少一个存储器单元的所述错误状态的所述指示传送到非易失性存储器的构件。
描述用于执行一或多种方法(例如方法600)的另一设备。所述设备可包含存储器媒体和与所述存储器媒体电子通信的控制器，其中所述控制器可操作以：作为后台操作的部分，从存储器媒体接收码字；基于接收到所述码字而识别所述码字中的差错位数量；将所述码字的错误状态的指示写入到端口管理器的存储器空间的至少一个存储器单元，所述错误状态的所述指示是基于所述码字中的所述差错位数量；以及将写入到所述存储器空间的所述至少一个存储器单元的所述错误状态的所述指示传送到非易失性存储器。
本文所描述的方法600和设备的一些实例可进一步包含用于以下操作的处理程序、特征、装置或指令：从与所述端口管理器耦合的功率管理组件接收功率电平的指示，其中将所述错误状态的所述指示传送到所述非易失性存储器可基于接收所述功率电平的所述指示。在本文所描述的方法600和设备的一些实例中，用于保留所述错误状态的所述指示的所述存储器空间的大小可基于：与所述存储器媒体相关联的MSR的大小、与所述码字相关联的MSR数量、针对所述错误状态的所述指示的错误校正能力、或对应于所述存储器媒体的信道的存储器裸片数量、或其任何组合。
在本文所描述的方法600和设备的一些实例中，用于保留所述错误状态的所述指示的所述存储器空间的大小可基于：与所述码字相关联的一定数量个MSR中的MSR的标识、所述码字中的备用位数量、或与所述码字内的多个信道中的信道相关联的位域数量、或其任何组合。在本文所描述的方法600和设备的一些实例中，所述端口管理器的所述存储器空间的所述至少一个存储器单元包含静态随机存取存储器SRAM单元。
应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自方法中的两个或多于两个的实例。
可使用各种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动地交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在电路通电后即刻交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件成电子连通，或者无论所述开关的状态如何(即，断开或闭合)都可以耦合。
硫族化物材料可以是包含元素S、Se和Te中的至少一者的材料或合金。本文中论述的相变材料可以是硫族化物材料。硫族化物材料可包含S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)的合金。实例硫族化物材料和合金可包含(但不限于)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所使用的加连字符的化学组合物符号指示特定化合物或合金中包含的元素，并且旨在表示涉及所指示元素的所有化学计算量。举例来说，Ge-Te可包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，包含两种或多于两种金属，例如过渡金属、碱土金属和/或稀土金属。实例不限于与存储器单元的存储器元件相关联的一或多种特定可变电阻材料。举例来说，可变电阻材料的其它实例可用以形成存储器单元，且可包含硫族化物材料、庞磁阻材料、或聚合物基材料等等。
本文中论述的装置，包含存储器媒体130，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。若在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中之任一者。
可使用各种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个本文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。
结合本文中的公开内容描述的各种说明性框和模块可以由通用处理器、DSP、ASIC、现场可编程门阵列(FPGA)或经设计以执行本文所描述功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体发射。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者，而不脱离本文所公开的范围。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包含RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储器或其它磁性存储装置、或任何其它可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可被通用或专用计算机或通用或专用处理器存取的的非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使得本领域技术人员能够制造或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中定义的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (20)

1.一种方法，其包括：
从包括多个最小替代区域MSR的存储器媒体的地址读取码字，所述码字包括与多个信道相关联的位域集合；
使用至少部分地基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量；以及
至少部分地基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址。
2.根据权利要求1所述的方法，其进一步包括：
使用所述位域集合的子集来校正所述码字中的所述数量个差错位，其中写回到所述存储器媒体的所述地址的所述码字至少部分地基于校正所述码字中的所述数量个差错位。
3.根据权利要求1所述的方法，其中：
所述集合中的每一位域与所述多个MSR中的相应MSR相关联，且所述多个MSR中的至少一个MSR与计数器相关联，所述计数器被配置成对对应于所述多个MSR中的所述至少一个MSR的差错位数量进行计数。
4.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述码字中的所述差错位数量来更新与所述多个MSR中的第二MSR相关联的计数器的值，其中所述数量个差错位中的至少一个差错位对应于所述多个MSR中的所述第二MSR。
5.根据权利要求1所述的方法，其中所述MSR包括被配置为与所述错误控制操作相关联的数据单元的存储器单元群组，所述存储器单元群组对应于所述存储器媒体的存储器阵列的部分。
6.根据权利要求1所述的方法，其进一步包括：
将计数器的第一值写入到端口管理器的存储器空间，其中所述计数器的所述第一值至少部分地基于所述差错位数量。
7.根据权利要求6所述的方法，其进一步包括：
至少部分地基于写入所述第一值而对保留在所述存储器空间处的值集合进行排序；以及
至少部分地基于对所述值集合进行排序而识别所述值的子集，其中所述子集中的每一值大于所述集合中的所述值的其余部分。
8.根据权利要求7所述的方法，其进一步包括：
至少部分地基于所述差错位数量来配置所述子集的值数量。
9.根据权利要求7所述的方法，其进一步包括：
识别对应于所述所识别值子集的计数器；以及
识别所述多个MSR中与所述所识别计数器相关联的MSR作为替换候选者，其中写回到所述存储器媒体的所述地址的所述码字至少部分地基于识别所述多个MSR中与所述所识别计数器相关联的所述MSR。
10.根据权利要求1所述的方法，其中从所述存储器媒体的所述地址读取所述码字进一步包括：
作为独立于来自主机的存取命令的后台操作的部分，检索所述码字，其中确定所述差错位数量至少部分地基于检索所述码字。
11.根据权利要求1所述的方法，其中从所述存储器媒体的所述地址读取所述码字进一步包括：
通过连续地检索每一码字来检索保留在所述存储器媒体处的多个码字，其中确定所述差错位数量至少部分地基于连续检索每一码字。
12.根据权利要求1所述的方法，其中：
所述码字中的最大差错位数量至少部分地基于与所述多个信道中的信道相关联的位域数量或与所述码字经预配置以恢复的差错位数量相关联的阈值或其组合进行预配置。
13.一种设备，其包括：
存储器媒体，其包括多个最小替代区域MSR，所述存储器媒体被配置成产生包括分别对应于所述多个MSR中的相应MSR的位域集合的码字，其中所述多个MSR中的MSR与计数器相关联，所述计数器对所述多个MSR中的所述MSR的差错位数量进行计数；以及
端口管理器，其与所述存储器媒体电子通信，所述端口管理器能够操作以：
从所述存储器媒体的地址读取所述码字；
使用至少部分地基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量；且
至少部分地基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址。
14.根据权利要求13所述的设备，其中所述端口管理器被进一步配置成：
识别包含于位域子集中的信息；且
使用包含于所述位域子集中的所述所识别信息来校正所述码字中的所述数量个差错位，其中写回到所述存储器媒体的所述地址的所述码字至少部分地基于校正所述码字中的所述数量个差错位。
15.根据权利要求13所述的设备，其中所述端口管理器被进一步配置成：
至少部分地基于所述码字中的所述差错位数量来更新与所述多个MSR中的MSR相关联的计数器的值。
16.一种方法，其包括：
作为后台操作的部分，从存储器媒体接收码字；
至少部分地基于接收到所述码字而识别所述码字中的差错位数量；
将所述码字的错误状态的指示写入到端口管理器的存储器空间的至少一个存储器单元，所述错误状态的所述指示至少部分地基于所述码字中的所述差错位数量；以及
将写入到所述存储器空间的所述至少一个存储器单元的所述错误状态的所述指示传送到非易失性存储器。
17.根据权利要求16所述的方法，其进一步包括：
从与所述端口管理器耦合的功率管理组件接收功率电平的指示，其中将所述错误状态的所述指示传送到所述非易失性存储器至少部分地基于接收所述功率电平的所述指示。
18.根据权利要求16所述的方法，其中用于保留所述错误状态的所述指示的所述存储器空间的大小至少部分地基于：
与所述存储器媒体相关联的最小替代区域MSR的大小、与所述码字相关联的MSR数量、针对所述错误状态的所述指示的错误校正能力、或对应于所述存储器媒体的信道的存储器裸片数量、或其任何组合。
19.根据权利要求16所述的方法，其中用于保留所述错误状态的所述指示的所述存储器空间的大小至少部分地基于：
与所述码字相关联的一定数量个MSR中的MSR的标识、所述码字中的备用位数量、或与所述码字内的多个信道中的信道相关联的位域数量、或其任何组合。
20.根据权利要求16所述的方法，其中：
所述端口管理器的所述存储器空间的所述至少一个存储器单元包括静态随机存取存储器SRAM单元。
CN201980053758.2A 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备 Active CN112567344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210888351.5A CN115373892A (zh) 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862702766P 2018-07-24 2018-07-24
US62/702,766 2018-07-24
US16/516,897 2019-07-19
US16/516,897 US10949293B2 (en) 2018-07-24 2019-07-19 Erroneous bit discovery in memory system
PCT/US2019/042987 WO2020023481A1 (en) 2018-07-24 2019-07-23 Erroneous bit discovery in memory system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210888351.5A Division CN115373892A (zh) 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备

Publications (2)

Publication Number Publication Date
CN112567344A true CN112567344A (zh) 2021-03-26
CN112567344B CN112567344B (zh) 2022-08-12

Family

ID=69179571

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210888351.5A Withdrawn CN115373892A (zh) 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备
CN201980053758.2A Active CN112567344B (zh) 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210888351.5A Withdrawn CN115373892A (zh) 2018-07-24 2019-07-23 用于操作存储器系统的方法和设备

Country Status (5)

Country Link
US (4) US10949293B2 (zh)
EP (1) EP3827344A4 (zh)
KR (1) KR20210022138A (zh)
CN (2) CN115373892A (zh)
WO (1) WO2020023481A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248743A (zh) * 2021-04-26 2022-10-28 美光科技公司 存储器的读取阈值调整技术

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10990472B2 (en) * 2018-07-24 2021-04-27 Micron Technology, Inc. Spare substitution in memory system
CN112910731B (zh) * 2021-01-28 2022-11-11 三维通信股份有限公司 计数器的确定方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480982B1 (en) * 1999-06-04 2002-11-12 International Business Machines Corporation Computer RAM memory system with enhanced scrubbing and sparing
CN101276260A (zh) * 2007-03-26 2008-10-01 株式会社东芝 信息记录装置及其控制方法
US20140229793A1 (en) * 2013-02-11 2014-08-14 Arm Limited Apparatus and method for controlling access to a memory device
US20170192843A1 (en) * 2014-08-08 2017-07-06 Hewlett Packard Enterprise Development Lp Error counters on a memory device
CN107615388A (zh) * 2015-03-20 2018-01-19 波利伍德有限责任公司 存储控制器中的可配置多级纠错
US20180060194A1 (en) * 2016-09-01 2018-03-01 Samsung Electronics Co., Ltd. Semiconductor Memory Devices with Error Correction and Methods of Operating the Same
US20180067666A1 (en) * 2016-09-06 2018-03-08 Smart IOPS, Inc. Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates
KR20180059151A (ko) * 2016-11-25 2018-06-04 에스케이하이닉스 주식회사 에러 정정 회로 및 이를 포함하는 메모리 컨트롤러

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
US7990797B2 (en) * 2009-02-11 2011-08-02 Stec, Inc. State of health monitored flash backed dram module
JP2015011505A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電圧検出器、電子機器、および、電圧検出器の制御方法
JP5768100B2 (ja) * 2013-09-10 2015-08-26 株式会社東芝 メモリ装置、サーバ装置、及びメモリ制御方法
US9543988B2 (en) * 2014-05-29 2017-01-10 Netapp, Inc. Adaptively strengthening ECC for solid state cache
US10534417B1 (en) * 2015-03-10 2020-01-14 Amazon Technologies, Inc. Mass storage device electrical power consumption monitoring
US10024887B2 (en) 2016-08-24 2018-07-17 Texas Instruments Incorporated Methods and circuitry for analyzing voltages
JP2018073040A (ja) * 2016-10-27 2018-05-10 東芝メモリ株式会社 メモリシステム
US10732864B2 (en) * 2017-08-02 2020-08-04 Western Digital Technologies, Inc. Internal power analyzer for data storage device
US10637508B2 (en) * 2017-11-03 2020-04-28 Board Of Trustees Of Michigan State University Optimal construction of regenerating code through rate-matching
US11016890B2 (en) * 2018-02-05 2021-05-25 Micron Technology, Inc. CPU cache flushing to persistent memory
US10789130B1 (en) * 2018-03-09 2020-09-29 Toshiba Memory Corporation Capacitor energy management for unexpected power loss in datacenter SSD devices
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480982B1 (en) * 1999-06-04 2002-11-12 International Business Machines Corporation Computer RAM memory system with enhanced scrubbing and sparing
CN101276260A (zh) * 2007-03-26 2008-10-01 株式会社东芝 信息记录装置及其控制方法
US20140229793A1 (en) * 2013-02-11 2014-08-14 Arm Limited Apparatus and method for controlling access to a memory device
US20170192843A1 (en) * 2014-08-08 2017-07-06 Hewlett Packard Enterprise Development Lp Error counters on a memory device
CN107615388A (zh) * 2015-03-20 2018-01-19 波利伍德有限责任公司 存储控制器中的可配置多级纠错
US20180060194A1 (en) * 2016-09-01 2018-03-01 Samsung Electronics Co., Ltd. Semiconductor Memory Devices with Error Correction and Methods of Operating the Same
US20180067666A1 (en) * 2016-09-06 2018-03-08 Smart IOPS, Inc. Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates
KR20180059151A (ko) * 2016-11-25 2018-06-04 에스케이하이닉스 주식회사 에러 정정 회로 및 이를 포함하는 메모리 컨트롤러

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248743A (zh) * 2021-04-26 2022-10-28 美光科技公司 存储器的读取阈值调整技术
CN115248743B (zh) * 2021-04-26 2024-03-15 美光科技公司 存储器的读取阈值调整技术

Also Published As

Publication number Publication date
EP3827344A4 (en) 2021-12-08
US20200257588A1 (en) 2020-08-13
EP3827344A1 (en) 2021-06-02
CN112567344B (zh) 2022-08-12
US11288118B2 (en) 2022-03-29
CN115373892A (zh) 2022-11-22
US20200034225A1 (en) 2020-01-30
US10949293B2 (en) 2021-03-16
US20240160522A1 (en) 2024-05-16
US11853158B2 (en) 2023-12-26
US20220197736A1 (en) 2022-06-23
KR20210022138A (ko) 2021-03-02
WO2020023481A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
US10825535B1 (en) Intra-code word wear leveling techniques
US11720439B2 (en) Media scrubber in memory system
CN110491439B (zh) 转发代码字地址
US20220197736A1 (en) Erroneous bit discovery in memory system
US11422884B2 (en) Spare substitution in memory system
KR20200142091A (ko) 코드 워드 포맷 및 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant