CN112560370A - 芯片设计代码的生成方法、终端以及存储介质 - Google Patents
芯片设计代码的生成方法、终端以及存储介质 Download PDFInfo
- Publication number
- CN112560370A CN112560370A CN202011521734.6A CN202011521734A CN112560370A CN 112560370 A CN112560370 A CN 112560370A CN 202011521734 A CN202011521734 A CN 202011521734A CN 112560370 A CN112560370 A CN 112560370A
- Authority
- CN
- China
- Prior art keywords
- area
- chip
- functional module
- module
- displaying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000010586 diagram Methods 0.000 claims abstract description 20
- 230000006870 function Effects 0.000 claims description 76
- 238000004590 computer program Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 1
- 238000012938 design process Methods 0.000 abstract description 7
- 238000012423 maintenance Methods 0.000 abstract description 6
- 238000004891 communication Methods 0.000 abstract description 2
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000002452 interceptive effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例涉及通信技术领域，公开了一种芯片设计代码的生成方法、终端以及存储介质。本发明中，在第一区域显示芯片可选的功能模块，功能模块预设有对应的设计代码；根据第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中；根据第二区域中的第二选取指令将两个被选取的功能模块分别显示在第三区域和第四区域；根据第三区域和第四区域中的连线指令对被选取的功能模块进行连线；当第二区域中的所有功能模块完成连线，生成芯片对应的设计代码。通过上述技术手段实现图形化的芯片设计，使得芯片的设计过程变得简洁、明确，芯片的设计效率与后期维护的效率得到提高。
Description
技术领域
本发明实施例涉及通信技术领域，特别涉及一种芯片设计代码的生成方法、终端以及存储介质。
背景技术
随着科技的发展，各种终端的小型化、微型化是提高用户体验的重要一环。然而，终端的小型化与微型化与电子电路的集成化是无法分开的，由于各种电子产品层出不穷，人们的生活越来越依赖电子产品，因此对芯片的需求也越来越高。提高芯片的设计和生产效率是各芯片厂商亟需解决的问题。
发明人发现，在目前的相关技术中，工程师们需要使用计算机手动编写芯片代码，例如Verilog、VHDL或coffee HDL等硬件描述语言代码等硬件描述语言来设计芯片。这种芯片的设计方式，存在设计效率低，对设计人员要求较高等弊端。同时，编写完成后代码文档在后期生产过程中的维护也存在较高难度。
发明内容
本发明实施例的目的在于提供一种芯片设计代码的生成方法、终端以及存储介质，使得芯片设计图形化，芯片的设计过程变得简洁、明确，芯片的设计效率与后期维护的效率得到提高。
为解决上述技术问题，本发明的实施例提供了一种芯片设计代码的生成方法，包括：在第一区域显示芯片可选的功能模块，功能模块预设有对应的设计代码；根据第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中；根据第二区域中的第二选取指令将两个被选取的功能模块分别显示在第三区域和第四区域；根据第三区域和第四区域中的连线指令对被选取的功能模块进行连线；当第二区域中的所有功能模块完成连线，生成芯片对应的设计代码。
本发明的实施例还提供了一种终端，包括：至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被所述至少一个处理器执行，以使至少一个处理器能够执行如上述的芯片设计代码的生成方法。
本发明的实施例还提供了一种计算机可读存储介质，存储有计算机程序，计算机程序被处理器执行时实现上述的芯片设计代码的生成方法。
本发明实施例相对于现有技术而言，通过计算机将待选的功能模块显示在第一区域中供用户选择，并接收第一区域中针对功能模块的第一选取指令，根据第一选取指令将选取的功能模块例化并显示在第二区域中，即被例化的功能模块会显示在用户设计芯片的交互操作区域中。根据被例化后的功能模块来生成芯片设计代码，从而实现了芯片的图形化设计，使得芯片的设计过程变得简洁、明确，芯片的设计效率与后期维护的效率得到提高。
另外，本申请中所述根据所述第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中，还包括：在被选取的功能模块显示在第二区域中的树状图中时，为被选取的功能模块自动生成例化名；其中，若当前第二区域中显示的相同的功能模块的数量大于等于2，则为被选取的功能模块自动生成不重复的例化名。通过上述技术手段，将芯片设计中，各个功能模块在层级关系中的位置显示在用户界面，使得功能模块的层级关系得到更加直观的展现，进一步提高用户设计芯片的效率。
另外，本申请中根据第一选取指令确定的被选取的功能模块为定制的系统模块；在将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中之后，还包括：在第三区域或第四区域中显示定制的系统模块的配置参数；接收第三或第四区域中针对系统功能模块的配置指令；根据配置指令在第三或第四区域显示用于配置系统模块的表格，并获取表格中对系统功能模块的功能描述。通过上述技术手段，在用户完成基本的芯片设计，即功能模块的选取以后，对功能模块进行例化，并自动地根据用户输入的配置参数完成最终设计代码的生成，进一步地提高了用户设计芯片的效率。
另外，本申请中在根据所述第二选取指令确定需要连线的两个模块并进行连线操作之后，还包括：接收第三区域或第四区域中针对端口的跟踪连接指令；根据跟踪连接指令，在另一窗口中显示端口连接的另一端的功能模块及其端口。通过上述技术手段，使得在设置一个功能模块的时候系统能够自动地显示端口所关联的另一功能模块，提高功能模块设置的效率，从而提高用户设计芯片的效率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定。
图1是根据本申请第一实施例中芯片设计代码的生成方法的流程图；
图2是根据本申请第二实施例中芯片设计代码的生成方法的流程图；
图3是根据本申请第三实施例中芯片设计代码的生成方法的流程图；
图4是根据本申请第四实施例中终端的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
本发明的第一实施例涉及一种芯片设计代码的生成方法，包括：接收第一区域中针对所述功能模块的第一选取指令；根据选取指令将选取的所述功能模块例化并显示在第二区域中，根据被例化的功能模块生成设计芯片的设计代码。实现了芯片的图形化设计，使得芯片的设计过程变得简洁、明确，芯片的设计效率与后期维护的效率得到提高。在本实施例中，作为执行主体的终端可以是计算机、手机等任何具有显示模块的终端，芯片设计代码所采用的语言可以是Verilog、VDHL或coffeeHDL等硬件描述语言。
下面结合附图对本实施例进行具体说明，本实施例的具体流程如图1所示，包括：
步骤101，在第一区域显示芯片可选的功能模块。
具体地说，以计算机作为执行主体为例，计算机预先导入芯片设计需要的功能模块，将显示给用户的交互界面划分为多个区域，其中第一区域用于显示芯片可选的功能模块。预先导入的功能模块所对应的设计代码保存在数据库中。这些导入的功能模块，既可以是现有的常用功能模块，也可以用户根据一定的需求来自主配置的定制化模块。
步骤102，根据第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中。
具体地说，用户通过外部输入设备在第一区域中选取设计芯片所需要的功能模块，选择功能模块的过程均在交互界面的第一区域中完整显示，计算机接收并识别外部输入设备所发出选取指令，将选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中。，层级关系通过树状的结构来进行表示，当功能模块被选取时，用户还能够在选取指令中指示功能模块的具体层级位置。
在一个例子中，当被选取的功能模块显示在第二区域中的树状图中时，为被选取的功能模块自动生成例化名，当第二区域中显示的相同的功能模块的数量大于等于2时，即，例化多个相同的功能模块时，对当前选取的功能模块生成与已经例化完成的功能模块不重复的例化名。
步骤103，根据第二区域中的第二选取指令将两个待连线的功能模块分别显示在第三区域和第四区域。
步骤104，根据第三和第四区域内中的连线指令对被选取的功能模块进行连线。
具体地说，当前步骤包括选择需要的功能模块以及对各个功能模块进行连线两步操作。在选择好功能模块以后，需要完成功能模块之间的连线操作。当用户进行连线操作时，选取待连线的两个功能模块，两个功能模块分别被显示在第三区域和第四区域。
进一步地，在第三和第四区域中分别显示功能模块的端口以及相关参数，根据用户选择的端口以及输入的参数对两个功能模块进行连线。
在一个例子中，当用户对当前已经显示在树状图中的功能模块进行断开连接的操作时，根据当前已经选取的显示在第三区域或第四区域中的功能模块，接收第三区域或第四区域中的断开连接指令，根据断开连接指令，删除已经与其他功能模块所建立的连线设置。
步骤105，当第二区域中的所有功能模块完成连线，生成芯片对应的设计代码。
具体地说，在完成所有功能模块的选择和连线以后，后台根据已经选择的功能模块以及连线设置生成对应的设计代码。
由此，本实施例提供了一种芯片设计代码的生成方法，将预先导入的可选功能模块以及用户设计芯片所选择的功能模块均显示在经过区域划分的交互界面中，根据用户选择的功能模块生成待设计芯片的设计代码。使得芯片的设计过程变得简洁、明确，芯片的设计效率与后期维护的效率得到提高。
本发明的第二实施例涉及一种芯片设计代码的生成方法，第二实施例与第一实施例大致相同，主要区别之处在于：在本发明第二实施例中，进一步在芯片设计的流程中，增加了对已选功能模块的修改操作，包括：删除操作、参数修改操作、移动操作等。
步骤201，在第一区域显示芯片可选的功能模块。
步骤202，根据第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中。
步骤201和步骤202与本申请第一实施例中的步骤101和步骤102相同，相关的实施细节已在本申请第一实施例中具体说明，在此不再赘述。
步骤203，根据第二区域中的修改指令确定待修改的功能模块，并将待修改的功能模块显示在第三区域或第四区域中。
具体地说，修改指令包括：参数修改指令，删除指令，移动指令等。具体地，当用户选定待修改的功能模块后，待修改的功能模块的所有可修改参数项均以表格的形式显示在第三区域或第四区域中，当用户修改参数时，后台会对应的对设计代码进行修改。
当用户删除确定的功能模块时，后台会同步对与被删除功能模块相连的其他功能模块进行修改，比如连线参数，层级关系等。功能模块的移动主要是指功能模块从一个层级移动到另一个层级，当功能模块的层级发生移动时，其连线会自动进行相应的修改，其中，修改的连线设置主要包括连线的层级路径，连线两端的功能模块均维持与原来相同的设置。此外，当用户删除功能模块时，显示界面同时还会提示用户与被删除功能模块相关联的功能模块。
进一步地，第三区域和第四区域两个区域均可以显示功能模块的参数设置选项，即用户可以至多选择两个待修改的功能模块。
在一个例子中，当被选取的显示在第二区域中的功能模块为系统定制的功能模块时，在第三或第四区域中显示用于配置该系统模块的表格，并在表格中按要求填写对该系统功能模块的功能描述。
步骤204，获取结束指令，根据已选取的功能模块以及连线设置生成芯片对应的设计代码。
具体地说，当用户设计完成，完善了待设计芯片的所有参数设置后，输入结束指令，后台根据当前已选取的功能模块以及连线设置生成芯片对应的完整的设计代码。
由此，本实施例提供了一种芯片设计代码的生成方法，在显示的交互界面中通过功能模块的位置来表征功能模块所处的层级位置以及模块之间层级关系，简化了芯片设计的过程，使得芯片的设计效率得到进一步的提高。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明的第三实施例涉及一种芯片设计代码的生成方法，第三实施例与第一实施例大致相同，主要区别之处在于：根据第一选取指令确定的被选取的功能模块为定制的系统模块；在将被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中之后，还包括：在第三区域或第四区域中显示定制的系统模块的配置选项；接收第三或第四区域中针对系统模块的配置指令；根据配置指令在第三或第四区域显示用于配置系统模块的表格，并获取表格中对系统功能模块的功能描述。
下面结合附图对本实施例进行具体说明，本实施例的具体流程如图3所示，包括：
步骤301，在第一区域显示芯片可选的功能模块。
步骤302，根据第一区域中的第一选取指令确定被选取的功能模块，将被选取的功能模块例化并显示在第二区域中标识芯片逻辑结构的树状图中。
步骤301和步骤302与本申请第一实施例中的步骤101和步骤102相同，相关的实施细节已在本申请第一实施例中具体说明，在此不再赘述。
步骤303，在第三区域或第四区域中显示定制的系统模块的功能描述表格。
步骤304，获取结束指令，根据定制模块的功能描述表格生成定制模块的对应的设计代码和设计文档。
具体地说，定制的系统模块是有复杂设计的功能模块，用户可以根据实际的需要来对功能模块的功能描述以表格的形式进行自定义的配置。当根据选取指令选取一个系统模块时，将该系统模块的功能描述以表格形式显示在第三区域或第四区域中。
在一个例子中，功能模块的表格描述可以包括：总线矩阵，时钟发生器功能，复位发生器功能，总线系统控制器，管脚复用控制器等。其中，模块功能的不同会影响该功能模块的端口连线的方向，宽度等属性。
步骤305，接收第三区域或第四区域中针对系统模块的功能描述表格的修改或导入导出指令。
步骤306，获取结束指令，根据填写的定制模块的功能描述表格生成定制模块的设计代码和设计文档。
具体地说，用户通过图形化的界面，在选取的功能模块上进一步选择配置指令，计算机响应于系统指令在第三区域或第四区域中显示用于描述系统模块功能的表格，用户通过在第三区域或第四区域中的表格填入参数的取值来实现对系统模块的自定义。当第三区域或第四区域中接收到输入的参数时，根据输入的参数在后台对功能模块的参数下相关的设计代码进行修改。
由此，本实施例提供了一种芯片设计代码的生成方法，在显示的交互界面中显示待例化功能模块的设置项目，进一步将芯片设计的细节也显示在芯片设计的图形化交互界面中，提高了芯片设计的效率。
本发明第四实施例涉及一种终端，如图4所示，包括：
至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被所述至少一个处理器执行，以使至少一个处理器能够执行上述的方法实施例。
其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。
本发明第五实施例涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (12)
1.一种芯片设计代码的生成方法，其特征在于，包括：
在第一区域显示芯片可选的功能模块，所述功能模块预设有对应的设计代码；
根据所述第一区域中的第一选取指令确定被选取的功能模块，将所述被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中；
根据所述第二区域中的第二选取指令将两个待连线的功能模块分别显示在第三区域和第四区域；
根据所述第三区域和第四区域中的连线指令对所述被选取的功能模块进行连线；
当所述第二区域中的所有功能模块完成连线，生成所述芯片对应的设计代码。
2.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，所述根据所述第一区域中的第一选取指令确定被选取的功能模块，将所述被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中，还包括：
在所述被选取的功能模块显示在所述第二区域中的树状图中时，为所述被选取的功能模块自动生成例化名；
其中，若当前所述第二区域中显示的相同的功能模块的数量大于等于2，则为所述被选取的功能模块自动生成不重复的例化名。
3.根据权利要求2所述的芯片设计代码的生成方法，其特征在于，在所述将所述被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中之后，还包括：
接收所述第二区域中针对目标功能模块的移动指令；
根据所述移动指令更新所述目标功能模块在所述树状图中的显示位置；
调整所述第二区域中功能模块在芯片逻辑结构中的层级描述。
4.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，在将所述被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中之后，还包括：
接收所述第二区域中针对所述功能模块的删除指令；
根据所述删除指令将所述第二区域中的例化的功能模块进行删除；
调整所述第二区域中功能模块在所述芯片逻辑结构中的层级和位置的描述。
5.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，所述根据第一选取指令确定的被选取的功能模块为定制的系统模块；
在所述将所述被选取的功能模块例化并显示在第二区域中表示芯片逻辑结构的树状图中之后，还包括：
在所述第三区域或所述第四区域中显示所述定制的系统模块的配置选项；
接收所述第三或第四区域中针对所述系统模块的配置指令；
根据所述配置指令在第三或第四区域显示用于配置所述系统模块的表格，并获取所述表格中对所述系统功能模块的功能描述。
6.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，在所述根据所述选取指令将选取的所述功能模块显示在第二区域中之后，还包括：
接收所述第二区域中针对所述功能模块的设置参数指令；
根据所述参数设置指令对所述功能模块进行参数的显示或修改。
7.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，在所述根据所述第二选取指令确定需要连线的两个模块并进行连线操作之后，还包括：
接收所述第三区域或所述第四区域中的断开连接指令；
根据所述断开连接指令，删除该已建立的连线设置。
8.根据权利要求1所述的芯片设计代码的生成方法，其特征在于，在所述根据所述第二选取指令确定需要连线的两个模块并进行连线操作之后，还包括：
接收所述第三区域或所述第四区域中针对端口的跟踪连接指令；
根据所述跟踪连接指令，在另一窗口中显示端口连接的另一端的功能模块及其端口。
9.根据权利要求1至8中任一项所述的芯片设计代码的生成方法，其特征在于，所述功能模块的数据、所述描述所述功能模块的表格、所述描述芯片逻辑结构的树状图和所述描述芯片内部连线的数据均保存在数据库中。
10.根据权利要求9所述的芯片设计代码的生成方法，其特征在于，根据所述的功能模块数据、描述可定制系统功能模块的表格、描述芯片结构的树状图和描述芯片内部连线的数据自动生成所述设计代码，所述设计代码为verilog、VHDL或coffeeHDL等硬件描述语言代码。
11.一种终端，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至10中任一所述的芯片设计代码的生成方法。
12.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至10中任一项所述的芯片设计代码的生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521734.6A CN112560370A (zh) | 2020-12-21 | 2020-12-21 | 芯片设计代码的生成方法、终端以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521734.6A CN112560370A (zh) | 2020-12-21 | 2020-12-21 | 芯片设计代码的生成方法、终端以及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112560370A true CN112560370A (zh) | 2021-03-26 |
Family
ID=75030723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011521734.6A Pending CN112560370A (zh) | 2020-12-21 | 2020-12-21 | 芯片设计代码的生成方法、终端以及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112560370A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114254574A (zh) * | 2021-12-08 | 2022-03-29 | 南方电网数字电网研究院有限公司 | 安全芯片设计方法和装置 |
| CN116225404A (zh) * | 2023-03-28 | 2023-06-06 | 深圳华芯盛软件科技有限公司 | 一种集成芯片代码的方法 |
| CN116501436A (zh) * | 2023-06-29 | 2023-07-28 | 成都融见软件科技有限公司 | 最大化显示芯片设计代码注解的方法、电子设备和介质 |
| CN117313622A (zh) * | 2023-10-27 | 2023-12-29 | 深圳华芯盛软件科技有限公司 | 一种芯片设计中模块层次调整的方法、设备及介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050204336A1 (en) * | 2004-03-10 | 2005-09-15 | Hanbai Liu | Visual programming method and system thereof |
| CN105760563A (zh) * | 2014-12-19 | 2016-07-13 | 吴国盛 | 可视化集成电路设计架构 |
| CN108920825A (zh) * | 2018-07-03 | 2018-11-30 | 山东芯革电子科技有限公司 | 一种基于IP核的SoC可视化设计方法 |
| CN109977558A (zh) * | 2019-03-28 | 2019-07-05 | 苏州中晟宏芯信息科技有限公司 | 一种芯片寄存器代码结构的生成方法、装置及存储介质 |
| US10642630B1 (en) * | 2018-08-27 | 2020-05-05 | Liquid Instruments Pty. Ltd. | Process of programming field programmable gate arrays using partial reconfiguration |
| CN111859827A (zh) * | 2020-06-29 | 2020-10-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片ip集成方法、装置及电子设备和存储介质 |
-
2020
- 2020-12-21 CN CN202011521734.6A patent/CN112560370A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050204336A1 (en) * | 2004-03-10 | 2005-09-15 | Hanbai Liu | Visual programming method and system thereof |
| CN105760563A (zh) * | 2014-12-19 | 2016-07-13 | 吴国盛 | 可视化集成电路设计架构 |
| CN108920825A (zh) * | 2018-07-03 | 2018-11-30 | 山东芯革电子科技有限公司 | 一种基于IP核的SoC可视化设计方法 |
| US10642630B1 (en) * | 2018-08-27 | 2020-05-05 | Liquid Instruments Pty. Ltd. | Process of programming field programmable gate arrays using partial reconfiguration |
| CN109977558A (zh) * | 2019-03-28 | 2019-07-05 | 苏州中晟宏芯信息科技有限公司 | 一种芯片寄存器代码结构的生成方法、装置及存储介质 |
| CN111859827A (zh) * | 2020-06-29 | 2020-10-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片ip集成方法、装置及电子设备和存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 田良: "《综合电子设计与实践》", pages: 12 - 17 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114254574A (zh) * | 2021-12-08 | 2022-03-29 | 南方电网数字电网研究院有限公司 | 安全芯片设计方法和装置 |
| CN114254574B (zh) * | 2021-12-08 | 2024-03-26 | 南方电网数字电网研究院有限公司 | 安全芯片设计方法和装置 |
| CN116225404A (zh) * | 2023-03-28 | 2023-06-06 | 深圳华芯盛软件科技有限公司 | 一种集成芯片代码的方法 |
| CN116501436A (zh) * | 2023-06-29 | 2023-07-28 | 成都融见软件科技有限公司 | 最大化显示芯片设计代码注解的方法、电子设备和介质 |
| CN116501436B (zh) * | 2023-06-29 | 2023-09-08 | 成都融见软件科技有限公司 | 最大化显示芯片设计代码注解的方法、电子设备和介质 |
| CN117313622A (zh) * | 2023-10-27 | 2023-12-29 | 深圳华芯盛软件科技有限公司 | 一种芯片设计中模块层次调整的方法、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112560370A (zh) | 芯片设计代码的生成方法、终端以及存储介质 | |
| CN107025037B (zh) | 一种智能设备的控制方法及装置 | |
| CN109725901A (zh) | 前端代码的开发方法、装置、设备和计算机存储介质 | |
| CN106528301A (zh) | 超时等待时长更新方法及装置 | |
| CN104850027A (zh) | 一种can数据接口建模自动生成方法及系统 | |
| CN109977099A (zh) | 数据库部署方法、用户设备、存储介质及装置 | |
| CN110535679A (zh) | 切片的管理方法、架构、网络切片销售平台和管理系统 | |
| CN112596815A (zh) | 功能组件的生成方法和装置、存储介质及电子装置 | |
| CN112433702A (zh) | 一种轻量级流程设计系统及方法 | |
| CN105867944A (zh) | Web前端数据操作层及其实现方法 | |
| CN113722345A (zh) | 映射关系的展示方法和装置、电子设备、存储介质 | |
| CN115482334A (zh) | 一种数字孪生体的构建方法及系统 | |
| CN108416149A (zh) | Cad无关的三维零件实时造型方法、终端及存储介质 | |
| CN109766090B (zh) | 一种程序逻辑和二次回路一体化配置方法 | |
| CN110312990A (zh) | 配置方法及系统 | |
| CN110489167A (zh) | 双内核码流下载方法、装置、计算机设备及存储介质 | |
| CN113987791A (zh) | 零件属性信息的获得方法、装置、终端设备以及存储介质 | |
| CN111586081B (zh) | 一种基于物模型的物联网实现方法 | |
| CN111209613B (zh) | 一种智能产品的快速设计方法及系统 | |
| CN110826293B (zh) | 一种微波开关矩阵可视化建模方法及系统 | |
| CN111045740A (zh) | 一种基于usbcan的mcu软件参数标定方法及系统 | |
| CN112560369B (zh) | 内存设计方法、装置、终端及存储介质 | |
| CN105302552A (zh) | 一种用户界面视图扩展方法和装置 | |
| CN110659060A (zh) | 一种就地分布式fa配置快速配置方法及系统 | |
| CN109640002A (zh) | 一种多功能网络矩阵演示系统及用于网络矩阵演示的设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210326 |