CN112511478B - 一种基于fpga的语音存储与发射装置及方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的语音存储与发射装置及方法，本发明主要对麦克风输入的语音信号进行数字化处理，数据经FPGA逻辑处理后，存储于DDR中缓存，多路信号经调制方式选择和频谱搬移后转化为射频信号，经天线发射输出。每路语音信号调制方式可选、内外部数据源可切换、信号参数可配置，操作方便；利用频谱搬移技术，发射频段范围广，可以达到在1.5MHz~3GHz频段上存在数百路不同调制方式的语音信号、同步播发的效果，提高了语音信息发射的效率。

Description

一种基于FPGA的语音存储与发射装置及方法

技术领域

本发明涉及语音信号发射机技术领域，尤其是一种基于FPGA的语音存储与发射装置及方法。

背景技术

目前，常见的语音发射系统，单台设备发射频段范围较窄，调制方式单一，大都采用模拟电路及分立元件，系统复杂，且容易受到外界干扰，体积庞大，不便携带；从语音采集到发射有较大的延迟，只支持固定的声音采样率，不能动态可调，设备系统容量小，难以支持连续发射大规模的语音数据量，应用场景有局限性。

发明内容

为了解决现有技术中的技术问题，本发明提供了一种基于FPGA的语音存储与发射装置及方法。

本发明的技术方案为：一种基于FPGA的语音存储与发射装置，包括音频数据采集单元、数字板卡处理单元和射频信号处理单元；

所述音频数据采集单元包括麦克风和主控上位机，所述麦克风用于接收语音数据，所述主控上位机用于采集麦克风的语音数据，将语音信号转换为数字信号、进行PCM编码、转发给通信端口，以及通过TCP/IP通信协议下发bin文件、控制信息和查询指令，接收数字板卡处理单元和射频信号处理单元反馈的设备状态信息；

所述数字板卡处理单元用于实现数据的提取与分发，语音信息的存储、调制、采样频率的匹配，所述数字板卡处理单元包括第一FPGA芯片、第二FPGA芯片、flash和DDR；其中第一FPGA芯片为A7数据管理芯片，第二FPGA芯片为Ku数据处理芯片；

所述射频信号处理单元用于实现将调制后的数字语音转换为射频信号，各路信号频谱搬移到对应频点上，进行功率调整、DA通道的控制，所述射频信号处理单元包括DAC模块、频谱搬移模块、增益控制模块和天线。

优选地，所述数字板卡处理单元支持8KHz、11.025KHz、22.05 KHz、15 KHz、44.1KHz和48 KHz的语音信号的采样频率。

优选地，所述A7数据管理芯片用于将bin文件从flash读出加载到Ku数据处理芯片、对主控上位机通过TCP/IP通信协议的数据解包、整个数字板卡处理单元的状态监控、与Ku数据处理芯片进行板间通信、电源的管理和产生各种使能信号。

优选地，所述Ku数据处理芯片包括板间通信模块、数据分发模块、噪声模块、DDR读写控制模块、调制模块和速率匹配模块。

优选地，所述调制模块的调制方式有模拟调制和数字调制，所述模拟调制包含AM、FM、PM、CW、DSB、LSB和USB，所述数字调制包含ASK、PSK、FSK、QPSK、MSK和GMSK。

优选地，所述调制模块采用统一正交调制形式的归一化数学模型，即为

，其中，

为正交分量，

同相分量，

为载波角频率，t为数字信号处理系统中的时间。

一种基于FPGA的语音存储与发射装置的方法，包括以下步骤：

S1、导入场景文件，选择相应的信号，对载波频点、调制类型、符号速率或信号带宽等信号参数进行配置；

S2、对射频信号处理单元的DA通道选择、功放衰减值等状态控制；

S3、信号场景与参数下发，对数字板卡处理单元进行初始化；

S4、打开语音采集开关，开始采集语音信息，经网络传输到数字板卡处理单元DDR中缓存；

S5、从DDR读取存储的语音数据，经设备处理经天线发射到空中。

优选地，所述DDR中的处理过程：

S6、DDR写完一块数据就开始读，地址累加；

S7、读出来数据送给BRAM做乒乓缓冲；

S8、当调制模块送入使能信号后，将BRAM中的前一帧完整数据送入调制模块。

与现有技术相比，本发明具有如下有益效果：

本发明采用FPGA处理的语音信号保真度高，抗干扰能力强，声音采样率可调；采用DDR对数据缓存，实时采集同步、延迟低，存储时间长，从DDR中读取音频能连续发射时长高达4h以上；调制模块采用统一正交调制形式的归一化数学模型，节省FPGA资源；具有人机交互界面，每路语音信号调制方式可选、内外部数据源可切换、信号参数可配置，支持边采集边发送、循环下发音频和生成音频文件三种模式，操作方便；利用频谱搬移技术，发射频段范围广，可以达到在频段上存在不同调制方式的语音信号、同步播发的效果，提高了语音信息发射的效率。

附图说明

图1为本发明装置一个实施例中的工作流程图；

图2为本发明装置一个实施例中的系统框图；

图3为图2中调制模块的DSB、LSB、USB、PSK、QPSK基带波形生成内部结构图；

图4为图2中调制模块的AM、FM、PM、CW、ASK、FSK、MSK、GMSK基带波形生成内部结构图；

图5为图2中调制模块内部FPGA实现正交调制的框图；

图6为图2中多级频谱搬移内部结构图；

图7为图2中速率匹配模块内部FPGA实现的三阶farrow滤波器的框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的描述中，需要理解的是，术语中“前”、“后”、 “左”、“右”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了方便描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制，本发明中各实施例的技术方案可进行组合，实施例中的技术特征亦可进行组合形成新的技术方案。

本发明的一种实施例，其中，主控上位机采用Qt软件编写，运行于Windows操作系统上，语音采集方式为由系统提供的API读取麦克风的语音输入；A7数据管理芯片213采用Xilinx公司的Artix-7系列的xc7a100tfgg484-2；Ku数据处理芯片215采用Xilinx公司的Kintex UltraScale系列的xcku115-flva1517-2-i；flash214采用ICMAX公司的IMM8GA90SKB-WT，8GB存储空间；DDR216采用Micron公司MT40A512M16系列的DDR4 SDRAM；DAC模块217采用Analog公司的AD9176。如图1所示，一种基于FPGA的语音存储与发射的方法，方法包括：

S101、在主控上位机212中，导入场景文件，选择相应的信号，对载波频点、调制类型、符号速率或信号带宽等信号参数进行配置；

S102、在主控上位机212中，对射频信号处理单元203的DA通道选择、功放衰减值等状态控制；

S103、在主控上位机212中，点击信号场景与参数下发，对数字板卡处理单元202进行初始化；

S104、在主控上位机212中，打开语音采集开关，开始采集语音信息，经网络传输到数字板卡处理单元202的DDR216中缓存；

S105、从DDR216读取存储的语音数据，经设备处理经天线220发射到空中。

进一步，控制DDR216的读写控制模块224处理步骤，包括：

DDR216写完一块数据就开始读，地址累加；

读出来数据送给BRAM做乒乓缓冲；

当调制模块225送入使能信号后，将BRAM中的前一帧完整数据送入调制模块225。

如图2所示，一种基于FPGA的语音存储与发射的装置，包括音频数据采集单元201、数字板卡处理单元202和射频信号处理单元203：

音频数据采集单元201包括麦克风211和主控上位机212，主控上位机212主要采集麦克风211的语音数据，将语音信号转换为数字信号、进行PCM编码、转发给通信端口，以及通过TCP/IP通信协议下发bin文件、控制信息和查询指令，接收数字板卡处理单元202和射频信号处理单元203反馈的设备状态信息；

数字板卡处理单元202，包括A7数据管理芯片213、Ku数据处理芯片215、flash214和DDR216，主要实现数据的提取与分发，语音信息的存储、调制、采样频率的匹配；A7数据管理芯片213与Ku数据处理芯片215为FPGA芯片；

射频信号处理单元203，包括DAC模块217、频谱搬移模块218、增益控制模块219和天线220，主要实现将调制后的数字语音转换为射频信号，各路信号频谱搬移到对应频点上，进行功率调整、DA通道的控制。

进一步，音频数据采集单元201支持8 KHz、11.025KHz、22.05 KHz、15 KHz、44.1KHz和48 KHz等常见语音信号的采样频率。

进一步，A7数据管理芯片213作用为将bin文件从flash214读出加载到Ku数据处理芯片215、对主控上位机212通过TCP/IP通信协议的数据解包、整个数字板卡处理单元202的状态监控、与Ku数据处理芯片215进行板间通信、电源的管理和产生各种使能信号。

进一步，Ku数据处理芯片215，包括板间通信模块221、数据分发模块223、噪声模块222、DDR读写控制模块224、调制模块225和速率匹配模块226。

进一步，调制模块225，主要的调制方式有模拟调制和数字调制，其中模拟调制包含AM、FM、PM、CW、DSB、LSB和USB，数字调制包含ASK、PSK、FSK、QPSK、MSK和GMSK；调制模块225采用统一正交调制形式的归一化数学模型，为

，其中，

为正交分量，

同相分量，

为载波角频率，t为数字信号处理系统中的时间。

本发明的原理为：为了各种基带信号波形产生的方便，可将正交和同相分量整理成如下的格式：

其中：

式中i、q分别表示为基带信号正交和同相分量为进一步分解后的正交分量、同相分量，

为FPGA内生成的调制角频率，K _A 表示为调制信号的幅度系数；

、

分别表示关于基带信号f(t)的正交及同相分量函数，C是常数。

经整理各种调制方式基本公式，可得同相和正交分量表如下：

其中，

为AM信号的调幅指数，K _PM 为PM信号的相移常数，

为FM信号的频偏常数，

为

的希尔伯特变换，

和

为QPSK信号的正交两路基带信号；

为GMSK中基带高斯成形滤波器的3dB带宽，

为基带信号符号周期，当

时为GMSK调制，当

时为MSK调制，

为第t个码元的初始相位，其中T _b 为基带信号码元周期，

表示高斯成形滤波器函数，它是

和

的二元函数。

由上表可以看出各种调制方式只需要提供信源数据，即语音信号数据，并对其进行函数变换后可得正交调制波形所需函数，如下表所示：

观察上表并结合信号特性可将信号化为两类结构来实现，如图3所示，调制模块的DSB、LSB、USB、PSK、QPSK基带波形生成内部结构图。如图4所示，调制模块的AM、FM、PM、CW、ASK、FSK、MSK、GMSK基带波形生成内部结构图。

如图5所示，调制模块225内部FPGA实现的正交调制框图，输出信号送入调制模块225混频结构进行频谱搬移。

如图6所示，多级频谱搬移内部结构图，其中调制模块225内部混频包含三级混频、DAC中两级混频，逐步使采样率以4倍递增，五级分别为4.8MHz、24MHz、96MHz、384MHz和1536MHz。DAC内部包含6个子带和2个主径的搬移结构，分别对应子带0~5和主径0~1，一个子带对应一个调制模块225内部混频，其包含两个半子带，一个半子带包含4个结构，每个结构对应5路正交调制输出的基带信号，故一个子带能产生40路信号，多级混频后在频段上输出240路信号，以满足语音信息发射的效率。

如图7所示，速率匹配模块226内部FPGA实现的三阶farrow滤波器的框图，采用farrow滤波器可以实现整数倍与小数倍插值，使输出的信号与采集语音信号的采样频率匹配。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

对于本领域的技术人员来说，可以根据以上的技术方案和构思，给出各种相应的改变和变形，而所有的这些改变和变形，都应该包括在本发明权利要求的保护范围之内。

Claims (8)

1.一种基于FPGA的语音存储与发射装置，其特征在于：包括音频数据采集单元、数字板卡处理单元和射频信号处理单元；

所述音频数据采集单元包括麦克风和主控上位机，所述麦克风用于接收语音数据，所述主控上位机用于采集麦克风的语音数据，将语音信号转换为数字信号、进行PCM编码、转发给通信端口，以及通过TCP/IP通信协议下发bin文件、控制信息和查询指令，接收数字板卡处理单元和射频信号处理单元反馈的设备状态信息；

所述数字板卡处理单元用于实现数据的提取与分发，语音信息的存储、调制、采样频率的匹配，所述数字板卡处理单元包括第一FPGA芯片、第二FPGA芯片、flash和DDR；其中第一FPGA芯片为A7数据管理芯片，第二FPGA芯片为Ku数据处理芯片；

所述射频信号处理单元用于实现将调制后的数字语音转换为射频信号，各路信号频谱搬移到对应频点上，进行功率调整、DA通道的控制，所述射频信号处理单元包括DAC模块、频谱搬移模块、增益控制模块和天线。

2.根据权利要求1所述的一种基于FPGA的语音存储与发射装置，其特征在于：所述数字板卡处理单元支持8KHz、11.025KHz、22.05 KHz、32 KHz、44.1 KHz和48 KHz的语音信号的采样频率。

3.根据权利要求1所述的一种基于FPGA的语音存储与发射装置，其特征在于：所述A7数据管理芯片用于将bin文件从flash读出加载到Ku数据处理芯片、对主控上位机通过TCP/IP通信协议的数据解包、整个数字板卡处理单元的状态监控、与Ku数据处理芯片进行板间通信、电源的管理和产生各种使能信号。

4.根据权利要求1所述的一种基于FPGA的语音存储与发射装置，其特征在于：所述Ku数据处理芯片包括板间通信模块、数据分发模块、噪声模块、DDR读写控制模块、调制模块和速率匹配模块。

5.根据权利要求4所述的一种基于FPGA的语音存储与发射装置，其特征在于：所述调制模块的调制方式有模拟调制和数字调制，所述模拟调制包含AM、FM、PM、CW、DSB、LSB和USB，所述数字调制包含ASK、PSK、FSK、QPSK、MSK和GMSK。

6.根据权利要求4所述的一种基于FPGA的语音存储与发射装置，其特征在于：所述调制模块采用统一正交调制形式的归一化数学模型，即为

，其中，

为正交分量，

同相分量，

为载波角频率，t为数字信号处理系统中的时间。

7.一种基于权利要求1-6任一权利要求所述的一种基于FPGA的语音存储与发射的方法，其特征在于，包括以下步骤：

S1、导入场景文件，选择相应的信号，对载波频点、调制类型、符号速率或信号带宽信号参数进行配置；

S2、对射频信号处理单元的DA通道选择、功放衰减值状态控制；

S3、信号场景与参数下发，对数字板卡处理单元进行初始化；

S4、打开语音采集开关，开始采集语音信息，经网络传输到数字板卡处理单元DDR中缓存；

S5、从DDR读取存储的语音数据，经设备处理经天线发射到空中。

8.根据权利要求7所述的一种基于FPGA的语音存储与发射的方法，其特征在于，所述DDR中的处理过程：

S6、DDR写完一块数据就开始读，地址累加；

S7、读出来数据送给BRAM做乒乓缓冲；

S8、当调制模块送入使能信号后，将BRAM中的前一帧完整数据送入调制模块。

Images