CN112486896A - 机架式交换机的业务卡管理装置及方法、设备和介质 - Google Patents

机架式交换机的业务卡管理装置及方法、设备和介质 Download PDF

Info

Publication number
CN112486896A
CN112486896A CN202011370637.1A CN202011370637A CN112486896A CN 112486896 A CN112486896 A CN 112486896A CN 202011370637 A CN202011370637 A CN 202011370637A CN 112486896 A CN112486896 A CN 112486896A
Authority
CN
China
Prior art keywords
band channel
cpu
data
subunit
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011370637.1A
Other languages
English (en)
Inventor
黄宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruijie Networks Co Ltd
Original Assignee
Ruijie Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruijie Networks Co Ltd filed Critical Ruijie Networks Co Ltd
Priority to CN202011370637.1A priority Critical patent/CN112486896A/zh
Publication of CN112486896A publication Critical patent/CN112486896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F2015/761Indexing scheme relating to architectures of general purpose stored programme computers
    • G06F2015/765Cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申请的目的提供一种应用于机架式交换机的业务卡管理装置及方法、设备和介质,用于解决相关技术书外置业务卡可靠性低的问题。本申请实施例中,对业务卡的管理通道包括带外通道和带内通道,这样,当带外通道异常(例如互联连接器故障)时,可以由带内通道负责对业务卡的控制,实现了带内和带外双通道的冗余,故而能够提高业务卡的可靠性。

Description

机架式交换机的业务卡管理装置及方法、设备和介质
技术领域
本申请涉及机架式交换机技术领域,特别涉及一种机架式交换机的业务卡管理装置及方法、设备和介质。
背景技术
为了满足快速发展的交换技术,机架式交换机对处理器的应用要求越来越高,产品更新换代也日趋频繁。因而,对CPU(中央处理器,central processing unit)的控制面、管理面以及报文的转发能力的要求也日趋严苛。传统的以太网交换芯片都会内置一个CPU,以实现系统的简易化设计。但是该以太网交换芯片比不带内置CPU的MAC芯片的数据转发带宽小,此外,该以太网交换芯片还对产品的CPU更新换代具有约束性。比如某些应用场景需要更高处理能力的CPU,使用传统的以太网交换芯片需要把整个MAC芯片更换,会加大设计的成本。
因此,外置业务卡应运而生。但机架式交换机使用外置业务卡也存在可靠性问题。
如图1A所示,为机架式交换机中2个管理槽的传统管理控制架构。主从管理引擎通过1个GE(带外通道)进行数据通讯,对于业务卡(LC)的控制管理通路,通过端口拓展芯片实现管理。当使用外置CPU扣板上的CPU芯片实现对业务卡的交换芯片的控制时,由于CPU扣板的连接器在生产组装及运输等过程中,存在因CPU扣板连接器的某个引脚失效而导致CPU扣板上的CPU与底板通讯异常,进而导致管理引擎无法通过带外通道对业务卡的交换芯片进行控制或管理的风险。
故此,相关技术中,对外置业务卡的管理通道单一,发送给业务卡的控制指令有时候未能执行,导致可靠性不高,故此,需要一种方法来提高外置业务卡的可靠性。
发明内容
本申请的目的提供一种应用于机架式交换机的业务卡管理装置及方法、设备和介质,用于解决相关技术书外置业务卡可靠性低的问题。
根据本申请的第一方面,提供一种应用于机架式交换机的业务卡管理装置,包括控制模块和第一业务卡,所述第一业务卡包括交换芯片和位于中央管理器CPU扣板上的CPU,所述交换芯片和所述控制模块之间设置带内通道,所述CPU和所述控制模块之间设置带外通道,其中:
所述控制模块,用于生成所述第一业务卡的控制指令;检测所述CPU是否正常,若确定所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令;若确定所述CPU异常,则通过所述带内通道向所述交换芯片发送所述控制指令;
所述CPU,用于若通过所述带外通道接收到所述控制指令,则向所述交换芯片转发所述控制指令;
所述交换芯片,用于通过所述带外通道或者所述带内通道接收所述控制指令后,执行所述控制指令。
在一些实施例中,所述控制模块包括智能控制单元和第一管理引擎,所述第一管理引擎与所述CPU之间设置所述带外通道、且与所述交换芯片之间设置所述带内通道;所述智能控制单元用于检测所述CPU是否正常,并将检测结果发送给所述第一管理引擎;所述第一管理引擎用于若所述检测结果为所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令,若所述检测结果为所述CPU异常,则通过所述带内通道向所述交换芯片发送所述控制指令;或者,
所述控制模块包括所述智能控制单元、第二管理引擎和第二业务卡,所述第二管理引擎与所述CPU之间设置所述带外通道,所述第二业务卡与所述第一业务卡之间设置所述带内通道;所述智能控制单元用于检测所述CPU是否正常,并将检测结果发送给所述第二管理引擎;所述第二管理引擎用于若所述检测结果为所述CPU正常,则生成所述控制指令并通过所述带外通道向所述CPU发送所述控制指令,若所述检测结果为所述CPU异常,则控制所述第二业务卡生成所述控制指令、并通过所述带内通道向所述交换芯片发送所述控制指令。
在一些实施例中,所述智能控制单元包括逻辑控制子单元和通道管理子单元,其中:
所述逻辑控制子单元,用于监听所述第一业务卡的工作状态信息,根据所述工作状态信息检测所述CPU是否正常,若确定所述CPU异常,则控制所述通道管理子单元关闭所述带外通道,并启用所述带内通道。
在一些实施例中,所述逻辑控制子单元,还用于若所述工作状态信息为已下电,则控制所述通道管理子单元将所述带内通道和所述带外通道均关闭。
在一些实施例中,所述智能控制单元还包括缓存子单元,所述缓存子单元用于缓存所述带内通道的数据和/或所述带外通道的数据。
在一些实施例中,所述缓存子单元,用于若所述逻辑控制子单元确定所述CPU异常,则缓存所述带外通道的数据。
在一些实施例中,所述缓存子单元缓存的所述带外通道的数据中包括所述控制指令,所述第一管理引擎,具体用于若所述检测结果为所述CPU异常,则从所述缓存子单元中获取所述控制指令,并将所述控制指令通过所述带内通道下发给所述交换芯片。
在一些实施例中,所述缓存子单元,具体用于基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据;
所述第一管理引擎,还用于获取所述带外通道的带宽状态,若所述带宽状态为正常,则向所述缓存子单元通知所述带外通道的数据和所述带内通道的数据的缓存优先级相同;若所述带宽状态为拥塞且所述CPU异常,则指示所述缓存子单元通过所述带内通道下发所述控制指令;若满足指定条件,则指示所述缓存子单元优先缓存所述带内通道的数据;所述指定条件包括所述带宽状态为所述带外通道拥塞且无需管控所述第一业务卡,和/或,所述带内通道接收到指定帧数据;若满足预设的优先缓存带外通道数据条件,则指示所述缓存子单元优先缓存所述带外通道的数据;
所述第一管理引擎,还用于根据所述缓存优先级的高低处理所述缓存子单元中存储的待处理数据。
在一些实施例中,若所述控制模块包括所述第一管理引擎,则所述通道管理子单元,还用于监听所述带外通道的带宽状态,将所述带宽状态发送给所述逻辑控制子单元;
所述逻辑控制子单元,还用于若确定所述带宽状态为拥塞,则控制所述通道管理子单元将所述带外通道的部分数据分流给所述带内通道传输。
根据本申请的第二方面,提供一种应用于机架式交换机的业务卡管理方法,应用于控制模块,所述第一业务卡包括交换芯片和位于中央管理器CPU扣板上的CPU,所述交换芯片和所述控制模块之间设置带内通道,所述CPU和所述控制模块之间设置带外通道,所述方法包括:
检测所述CPU是否正常,
若确定所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令,以使所述CPU将所述控制指令发送给所述交换芯片执行;
若确定所述CPU异常,则通过所述带内通道将所述控制指令发送给所述交换芯片执行。
在一些实施例中,所述方法还包括:
监听所述带外通道的带宽状态;
若确定所述带宽状态为拥塞,则控制所述通道管理子单元将所述带外通道的部分数据分流给所述带内通道传输。
在一些实施例中,所述方法还包括:
若确定所述CPU异常,则控制所述通道管理子单元关闭所述带外通道,并启用所述带内通道。
在一些实施例中,若支持基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据,则所述方法还包括:
获取所述带外通道的带宽状态,若所述带宽状态为正常,则确定所述带外通道的数据和所述带内通道的数据的缓存优先级相同;
若满足指定条件,则优先缓存所述带内通道的数据;所述指定条件包括所述带宽状态为所述带外通道拥塞且无需管控所述第一业务卡,和/或,所述带内通道接收到指定帧数据;
若满足预设的优先缓存带外通道数据条件,则指示所述缓存子单元优先缓存所述带外通道的数据;
根据所述缓存优先级的高低处理所述缓存子单元中存储的待处理数据。
第三方面,本申请另一实施例还提供了一种电子设备,包括至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行本申请实施例第二方面提供的任一方法。
第四方面,本申请另一实施例还提供了一种计算机存储介质,其中,所述计算机存储介质存储有计算机程序,所述计算机程序用于使计算机执行本申请实施例中的第二方面提供的任一方法。
本申请实施例中,对业务卡的管理通道包括带外通道和带内通道,这样,当带外通道异常(例如互联连接器故障)时,可以由带内通道负责对业务卡的控制,实现了带内和带外双通道的冗余,故而能够提高业务卡的可靠性。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,显而易见地,下面所介绍的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A为相关技术中应用于机架式交换机的业务卡管理装置结构示意图;
图1B-图6为根据本申请实施例的提供的应用于机架式交换机的业务卡管理装置的结构示意图;
图7-图8为根据本申请的实施例提供的应用于机架式交换机的业务卡管理方法的流程示意图;
图9为根据本申请一个实施例的电子设备的示意图。
具体实施方式
为了使本领域普通人员更好地理解本申请的技术方案,下面将结合附图,对本申请实施例中的技术方案进行清楚、完整地描述。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
发明人研究发现,外置业务卡包括CPU扣板和交换芯片。其可靠性的低的原因在于,当业务卡与系统板互联的连接器失效,会导致系统交换业务中断甚至死机的问题。为此,在机架式交换机中,外置CPU扣板设计一般都是业务卡上的交换芯片通过PCIE协议(peripheral component interconnect express,一种高速串行计算机扩展总线标准)与业务卡端的CPU扣板互联,管理引擎通过带外的串行接口与业务卡端的CPU扣板互联,实现对业务卡交换业务的管理与控制及特殊报文的处理与转发。这个设计的方案只能基于业务卡端的CPU扣板上的CPU与底板正常互联的情况下实现控制,若互联连接器故障,业务卡将出现交换业务中断甚至板卡死机重启的情况。有鉴于此,本申请提供一种方案来提高外置业务卡的可靠性。
本申请的发明构思为:提供了另外一种管理通路,即通过带内通道实现对业务卡交换芯片的接管,实现机架式交换机对业务卡的管理双备份保护,由此提高系统的可靠性。
如图1B所示为本申请提供的应用于机架式交换机的业务卡管理装置的结构示意图,包括控制模块11和第一业务卡12,所述第一业务卡12包括交换芯片121和位于CPU扣板122上的CPU122-1,所述交换芯片121和所述控制模块11之间具有带内通道,所述CPU122-1和所述控制模块11之间具有带外通道,其中;
所述控制模块11,用于生成所述第一业务卡12的控制指令;检测所述CPU122-1是否正常,若确定所述CPU122-1正常,则通过所述带外通道向所述CPU122-1发送所述控制指令;若确定所述CPU122-1异常,则通过所述带内通道向所述交换芯片121发送所述控制指令;
所述CPU122-1,用于若通过所述带外通道接收到所述控制指令,则向所述交换芯片121转发所述控制指令;
所述交换芯片121,用于通过所述带外通道或者所述带内通道接收所述控制指令后,执行所述控制指令。
本申请实施例中机架式交换机的业务卡数量不受限,每张业务卡都可视为本申请实施例中的第一业务卡进行相应的管理控制。
由此,本申请实施例中,对业务卡的管理通道包括带外通道和带内通道,这样,当带外通道异常(例如互联连接器故障)时,可以由带内通道负责对业务卡的控制,实现了带内和带外双通道的冗余,故而能够提高业务卡的可靠性。
在一些实施例中,本申请中的控制模块11可实施为以下方案:
一种可能的方案1:
如图2所示,所述控制模块11包括智能控制单元114和第一管理引擎111,所述第一管理引擎111与所述CPU122-1之间设置所述带外通道、且与所述交换芯片121之间设置所述带内通道;所述智能控制单元114用于检测所述CPU122-1是否正常,并将检测结果发送给所述第一管理引擎111;所述第一管理引擎111用于若所述检测结果为所述CPU122-1正常,则通过所述带外通道向所述CPU122-1发送所述控制指令,若所述检测结果为所述CPU122-1异常,则通过所述带内通道向所述交换芯片121发送所述控制指令。
由此,可以基于管理引擎实现带内通道的复用,实现对不同业务卡的双通道管控。
如图3所示,第一管理引擎111包括CPU模块111-1、接口扩展芯片111-2、数据转发模块111-3以及FPGA111-4。接口扩展芯片111-2可连接多个业务卡,对于每张业务卡,带外通道位于接口扩展芯片111-2和CPU扣板122的CPU芯片122-1之间,带内通道位于数据转发模块111-3与交换芯片121之间。
第一管理引擎111内的CPU模块111-1生成针对第一业务卡12的控制指令,当CPU扣板122上的CPU122-1正常时,该控制指令通过带外通道下发给CPU扣板122,然后由CPU扣板122上的CPU122-1通过管理通道发送给交换芯片121执行。
当CPU扣板122的CPU122-1异常,即带外通道不可用时,控制指令由数据转发模块111-3通过带内通道下发给交换芯片121,从而实现管理通道冗余。数据转发模块111-3还用于在CPU模块111-1的控制下,将一些数据通过带内通道发送给交换芯片121处理。例如,可以将需要交换芯片121处理的业务数据发送给交换芯片121。
在一些实施例中,关于通道切换和第一业务卡12的工作状态可以由CPU模块111-1来实现,为了便于管理业务卡,如图3所示,对于通道的管理和业务板块的状态监听也可以由控制模块11内置的智能控制单元114来实现。
如图4所示,为智能控制单元114的结构示意图。所述智能控制单元114包括逻辑控制子单元114-1和通道管理子单元114-2;
所述逻辑控制子单元114-1,用于监听所述第一业务卡12的工作状态信息,根据所述工作状态信息检测所述CPU122-1是否正常,若确定所述CPU122-1异常,则控制所述通道管理子单元114-2关闭所述带外通道,并启用所述带内通道。以便于通过所述带内通道传输所述控制指令;
当所述第一业务卡12下电时,所述逻辑控制子单元114-1可以根据工作状态信息检测到,并且逻辑控制子单元114-1还用于若所述工作状态信息为已下电,则控制所述通道管理子单元14-2将所述带内通道和所述带外通道均关闭。
由此,智能控制单元可以通过逻辑控制子单元监听第一业务卡的工作状态,并据其工作状态适当的切换带外通道或带内通道实现对第一业务卡的控制。此外,当第一业务卡下电时,暂不需要和第一业务卡进行数据交互,通过关闭带内和带外通道可以有效的避免广播风暴,从而节约功耗。
在另一些实施例中,为了避免一些控制指令和业务数据的丢失,本申请实施例中,如图4所示,所述智能控制单元114还包括缓存子单元114-3(如图4中的第一缓存和第二缓存),用于缓存带内通道的数据和/或带外通道的数据(其中两通道的数据可包括控制指令,也可以包括第一业务卡发送给控制模块的数据);由此,通过缓存子单元,可以实现对数据的缓存,避免丢失数据。
在一个实施例中,所述缓存子单元114-3,可用于若所述逻辑控制子单元114-1确定所述CPU异常时,缓存所述带外通道的数据。以便于将下发给交换芯片的数据及时缓存下来,待切换到带内通道之后,可以及时下发给交换芯片121。
故此,由于所述缓存子单元114-3缓存的所述带外通道的数据中包括所述控制指令,所述第一管理引擎111,可具体用于若所述检测结果为所述CPU122-1异常,则从所述缓存子单元114-3中获取所述控制指令,并将所述控制指令通过所述带内通道下发给所述交换芯片121。由此,可在带外通道异常时通过缓存子单元及时缓存控制指令,并将其通过带内通道下发给交换芯片121。
如图4所示,第一缓存主要用于缓存CPU模块111-1下发给第一业务卡12的数据,第二缓存主要用于缓存第一业务卡12(图4中未示出)发送给CPU模块111-1的数据。当然具体实施时,可以由同一缓存实现对CPU模块111-1下发给第一业务卡12的数据以及第一业务卡12发送给CPU模块111-1的数据的缓存。
对于控制指令而言,当带外通道中断无法使用时,CPU模块111-1产生的控制指令可缓存在缓存子单元114-3中,然后在成功切换到带内通道后可以从缓存子单元114-3中获取控制指令,并通过带内通道发送给第一业务卡12的交换芯片121,例如如图3所示,智能控制单元114将缓存的控制指令通过智能控制单元114和CPU模块111-1之间的Serdes(带内通道)发送给CPU模块111-1,然后由CPU模块111-1通过数据转发模块111-3的带内通道将控制指令发送给交换芯片121。当然,当CPU扣板122上的CPU122-1异常时,也可以由智能控制单元114将缓存的控制指令通过智能控制单元114和数据转发模块111-3之间的Serdes发送给数据转发模块111-3,然后由数据转发模块111-3将控制指令发送给交换芯片121。
同样如图3所示,当接口扩展芯片111-2和CPU 122-1之间的带外通道正常时,CPU模块111-1产生的控制指令可以直接通过接口扩展芯片111-2下发给CPU122-1,也可以交由智能控制单元114将控制指令经由智能控制单元114和接口扩展芯片111-2之间的GE(带外通道)发送给接口扩展芯片111-2,然后由接口扩展芯片111-2下发给CPU122-1。
在一些实施例中,为了提高数据传输效率,本申请实施例中,所述缓存子单元114-3,具体用于基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据;
所述通道管理子单元114-2,还用于监听所述带外通道的带宽状态;并将所述带宽状态发送给所述逻辑控制子单元114-1;
所述逻辑控制子单元114-1,还用于当所述带外通道的带宽状态为拥塞状态时,控制所述通道管理子单元114-2将所述带外通道的部分数据分流给所述带内通道传输。
由此,当带外通道负担重时,可以通过分流,由带内通道分担处理带外通道的数据传输,能够提高系统带宽提高数据处理效率。
在另一个实施例中,所述缓存子单元114-3,还用于基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据;
所述第一管理引擎111,还用于获取所述带外通道的带宽状态,若所述带宽状态为正常时,向所述缓存子单元114-3通知所述带外通道的数据和所述带内通道的数据的缓存优先级相同;也即,指示给缓存子单元114-3带内和带外通道的缓存优先级是相同的。
若所述带宽状态为拥塞且所述CPU 122-1异常时,第一管理引擎111指示所述缓存子单元114-3通过所述带内通道下发所述控制指令;
若满足指定条件,该指定条件可包括所述带外通道的带宽状态为所述带外通道拥塞且无需管控所述第一业务卡1,和/或,所述带内通道接收到指定帧数据(例如pause帧(暂停帧)),第一管理引擎111指示所述缓存子单元114-3优先缓存所述带内通道的数据;
若满足预设的用于优先缓存带外通道数据条件,第一管理引擎111指示所述缓存子单元114-3优先缓存所述带外通道的数据;例如,优先缓存带外通道数据的条件可包括以下两种中的任一种情况,(1)业务板出现了异常,而此时该业务板又正好存在特殊报文需CPU介入处理,则带外通道数据需要优先被缓存;(2):当带外通道拥塞,而此时业务卡上传的管理报文急需处理,此时为了实现高效处理,带外通道数据优先缓存并通过带内通道进行部分的业务分摊。
所述第一管理引擎111,还用于根据所述缓存优先级的高低处理所述缓存子单元114-3中存储的待处理数据。
由此,当第一业务卡下电时,也即业务剥离时,可以通过指示缓存子单元优先缓存其需要处理的带内通道数据,以便于当业务卡上电工作时能够继续进行业务处理保证业务不中断。
为了便于监听第一业务卡的工作状态以及带外通道的带宽状态,本申请实施例结合图4对此进行说明:
关于图4中的相关信号说明:
1)、LC_CPU_ST_INT:来自业务卡CPU扣板的中断信号。此信号低有效,有效说明该槽位的业务卡上的CPU122-1工作状态异常。
实施时,该信号由CPU扣板上的CPLD(Complex Programmable Logic Devic,复杂的可编程逻辑器件)产生,可灵活定义。例如一种产生方式是:一但CPU122-1异常CPLD即将该信号拉低产生中断。
2)、LC_MB_ST:是来自业务卡主板的状态信号。此信号无效,说明该业务卡除CPU122-1外,其他模块工作正常。该信号有效,说明业务卡已掉电拔出。业务剥离。
由此,当LC_CPU_ST_INT有效,且LC_MB_ST无效时,说明CPU扣板异常即CPU芯片122-1异常。当LC_CPU_ST_INT有效,且LC_MB_ST有效时,说明业务卡掉电异常。
3)、Buff_crtl1[2:0]:是给buffer1(第一缓存)的控制信号。此信号用于控制buffer1的数据通道的缓存优先级。“000”表示正常缓存,Serdes与GE优先级相同;‘001’表示Serdes优先级高于GE;‘010’表示GE优先级高于Serdes。引擎先处理高优先级数据。‘100’表示当前Serdes通道要实施GE通道对业务板MAC下的管理指令交互传输。其他组合可预留未来拓展。
实施时.该信号可由管理引擎上的FPGA产生,可灵活定义。现有技术可实现。一种产生方式是:根据当前接收到BW_status信号是“000”,则正常缓存,此时buffer输出信号是“000”;如果接收到的BW_status信号是“001”,则此时链路出现拥塞,此时需要同时关注LC_CPU_ST_INT,包括以下两种情况:
a.LC_CPU_ST_INT信号有效,同时LC_MB_ST信号无效,说明;业务卡CPU故障,此时管理指令需要通过Serdes通道下发,故buffer值会是“100”。
b.LC_CPU_ST_INT信号有效,同时LC_MB_ST信号有效,说明Serdes优先级此时高于GE,发送“001”。
该实施例中,经过buffer的不同模式切换,实现管理信息及数据信息的非冲突传输,保证业务板CPU扣板异常时业务卡仍能通过带内通道进行业务接管。
4)、Buff_crtl2[2:0]:是逻辑控制子单元给buffer2(第二缓存)的控制信号。此信号用于控制buffer2的数据通道的缓存优先级。“000”表示正常缓存,Serdes与GE优先级相同;‘001’表示Serdes优先级高于GE;‘010’表示GE优先级高于Serdes。引擎先处理高优先级数据。其他组合预留未来拓展。‘100’表示当前serdes通道要实施GE通道对业务板MAC下发的管理指令。其他组合预留未来拓展。
该信号的产生方式和Buff_crtl1[2:0]相同,这里不再赘述。
5)、BW_Status[2:0]:Switch给逻辑控制单元的带宽状态信号。此信号用于声明当前各数据通道上的数据拥塞情况。“000”表示当前带宽状态正常;‘001’表示GE通道数据拥塞;此时引擎将根据实际情况将Serdes通道实施共享,进行管理信息交互。其他组合预留未来拓展。
该信号可由SWITCH(通道管理子单元)对带外通道的带宽状态进行监听得到。
6)、SW_crtl[1:0]:逻辑控制子单元发生给Switch的通道控制信号。“00”表示当GE与serdes通道独立;‘01’表示GE通道故障,将引擎的管理信息切换到Serdes通道进行策略实施,关闭异常GE通道;‘10’表示GE通道拥塞,将引擎的管理信息分摊到Serdes通道进行;‘11’所有通道关闭。在一些实施例中,该信号可由FPGA产生。
综上所述,当CPU扣板上的CPU正常时,管理引擎可以通过带外通道将控制指令下发给业务卡,并通过带内通道将需要业务卡处理的业务数据发送给业务卡处理。当带外通道拥塞时,可以将部分数据转交由带内通道下发给业务卡,同时带内通道继续下发业务数据给业务卡处理。当带外通道故障时,可以由带内通道将业务数据和控制指令下发给业务卡,从而保证CPU扣板上的CPU异常,业务也不中断。
以2管理槽为例,对方案1进行说明,如图5所示,包括业务卡1和业务卡2。其中第一管理引擎(图中未示出)的CPU模块产生控制指令,对各业务卡而言,当其CPU扣板上的CPU正常时,通过带外通道下发相应的控制指令,当CPU扣板上的CPU异常时,通过Serders带内通道下发控制指令。FPGA模拟开关可以实现对不同通道(带外通道和带内通道的切换)。采用优化后管理通路设计,管理引擎可以通过智能控制单元感知业务卡的工作状态。当业务卡的CPU扣板上的CPU异常时,管理引擎会检测到有效的LC_CPU_ST_INT信号,此时会有两种情况,一种是业务卡拔出,因而业务卡掉电异常。而另一种则是CPU扣板上的CPU因某种原因出现异常。管理引擎根据具体情况实施相应策略,实现系统的交换业务不中断。
同时采用此管理方案设计,能够实现对业务卡和交换网板的灵活控制,若正常情况下一条管理通路出现阻塞,还可以通过另一条管理通道实现管理业务的分摊。同时本申请提供了另一条系统管理通路,实现管理链路冗余保护,提升了系统可靠性。
在介绍完采用管理引擎实现双通道冗余之后,接下来介绍方案2中的采用不同业务卡之间实现带内通道传输控制指令。
方案2:
如图6所示,所述控制模块11包括所述智能控制单元114、第二管理引擎112和第二业务卡113,所述第二管理引擎112与所述第一业务卡的CPU扣板122上的CPU122-1(图中未示出)之间设置所述带外通道,所述第二业务卡113与所述第一业务卡12之间设置所述带内通道;所述智能控制单元114用于检测所述CPU122-1是否正常,并将检测结果发送给所述第二管理引擎112;所述第二管理引擎112用于若所述检测结果为所述CPU122-1正常,则生成所述控制指令并通过所述带外通道向所述CPU122-1发送所述控制指令,若所述检测结果为所述CPU122-1异常,则控制所述第二业务卡113生成所述控制指令、并通过所述带内通道向所述第一业务卡的交换芯片121发送所述控制指令。
由此,当第一业务卡的CPU扣板上的CPU正常时,可由第二管理引擎通过带外通道下发控制指令给业务卡,当其异常时,可以实现不同的业务卡接管CPU扣板异常的业务卡,从而实现业务不中断。
其中,智能控制单元114的实现与前述方案1中相同,在此不再赘述。在另一些实施例中,不同业务卡可通过内置的扩展模块115(如图6所示)实现对对方工作状态的感知。实施时,扩展模块可实现为如图4所示的智能控制单元。所述智能控制单元114包括逻辑控制子单元114-1和通道管理子单元114-2;
所述逻辑控制子单元114-1,用于监听所述第一业务卡12的工作状态,当所述第一业务卡12的所述CPU扣板122上的CPU122-1异常时,控制所述通道管理子单元114-2将所述带外通道关闭,并启用所述带内通道传输所述控制指令;
当所述第一业务卡12下电时,控制所述通道管理子单元114-2将所述带内通道和所述带外通道均关闭。
关于如何监控业务卡的工作状态以及控制管理通道已经在方案1中进行说明,这里不再赘述。
同理,和方案1中原理相同,智能控制单元114还包括缓存子单元114-3,用于当所述CPU扣板122上的CPU122-1异常时,缓存所述带外通道的数据;
所述控制模块11,具体用于当所述CPU122-1正常时,从所述缓存子单元114-3中获取所述控制指令,并将所述控制指令通过所述带内通道下发给所述交换芯片121。
在另一些实施例中,和方案1中原理相同,当所述控制模块11包括所述第一管理引擎111时,所述缓存子单元114-3,还用于基于缓存优先级缓存所述带内通道的数据和所述带外通道的数据。
综上所述,该方案中不同业务卡之间能够接管对彼此的控制,实现了带外和带内通道的冗余,能够保证业务不中断。
基于相同的发明构思,本申请实施例中,还提供一种应用于机架式交换机的业务卡管理方法,该方法应用于控制模块,所述第一业务卡包括交换芯片和位于CPU扣板上的CPU,所述交换芯片和所述控制模块之间设置带内通道,所述CPU和所述控制模块之间设置带外通道,如图7所述,所述方法包括:
步骤701:检测所述CPU是否正常。
步骤702:若确定所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令,以使所述CPU将所述控制指令发送给所述交换芯片执行;
步骤703:若确定所述CPU异常,则通过所述带内通道将所述控制指令发送给所述交换芯片执行。
在一些实施例中,所述方法还包括:
监听所述带外通道的带宽状态;
若确定所述带宽状态为拥塞,则控制所述通道管理子单元将所述带外通道的部分数据分流给所述带内通道传输。
在一些实施例中,所述方法还包括:
若确定所述CPU异常,则控制所述通道管理子单元关闭所述带外通道,并启用所述带内通道。
在一些实施例中,若支持基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据,则所述方法还包括:
获取所述带外通道的带宽状态,若所述带宽状态为正常,则确定所述带外通道的数据和所述带内通道的数据的缓存优先级相同;
若满足指定条件,则优先缓存所述带内通道的数据;所述指定条件包括所述带宽状态为所述带外通道拥塞且无需管控所述第一业务卡,和/或,所述带内通道接收到指定帧数据;
若满足预设的优先缓存带外通道数据条件,则指示所述缓存子单元优先缓存所述带外通道的数据;
根据所述缓存优先级的高低处理所述缓存子单元中存储的待处理数据。
如图8所述,为本申请提供的业务卡管理方法的另一流程图,以管理引擎和业务卡的带内通道能够接管带外通道管理业务卡为例对本申请进行说明,包括以下步骤:
步骤801,管理引擎轮询业务卡的信号,例如轮询LC_CPU_ST_INT信号。
步骤802,检测CPU芯片是否异常,若CPU芯片出现异常,即LC_CPU_ST_INT信号有效,若异常则执行步骤803,若正常执行步骤806。
步骤803,确定业务卡是否掉电,即查看LC_MB_ST信号。当该信号有效时表示业务卡掉电,无效时表示CPU芯片异常。若掉电,则执行步骤804,若未掉电执行步骤805。
步骤804,若业务卡掉电,则关闭对应通道。即可以关闭带内和带外两通道避免广播风暴。
若业务卡未掉电且CPU芯片异常时,说明带外通道中断,可以在步骤805中切换到带内通道下发控制指令给业务卡,并关闭带外通道。
步骤806,当CPU芯片未异常,可同时监听到外通道是否阻塞,若阻塞,执行步骤807,否则执行步骤808。
步骤807,当阻塞时,动态化开启带内通道同时使用带外通道。
步骤808中,仅使用带外通道即可。
需要说明的是,关于应用于机架式交换机的业务卡管理方法中各操作的实施以及有益效果可参见前文方法中的描述,此处不再赘述。
在介绍了本申请示例性实施方式的一应用于机架式交换机的业务卡管理方法和装置之后,接下来,介绍根据本申请的另一示例性实施方式的电子设备。
所属技术领域的技术人员能够理解,本申请的各个方面可以实现为系统、方法或程序产品。因此,本申请的各个方面可以具体实现为以下形式,即:完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等),或硬件和软件方面结合的实施方式,这里可以统称为“电路”、“模块”或“系统”。
在一些可能的实施方式中,根据本申请的电子设备可以至少包括至少一个处理器、以及至少一个存储器。其中,存储器存储有程序代码,当程序代码被处理器执行时,使得处理器执行本说明书上述描述的根据本申请各种示例性实施方式的应用于机架式交换机的业务卡管理方法中的步骤。
下面参照图9来描述根据本申请的这种实施方式的电子设备130。图9显示的电子设备130仅仅是一个示例,不应对本申请实施例的功能和使用范围带来任何限制。
如图9所示,电子设备130以通用电子设备的形式表现。电子设备130的组件可以包括但不限于:上述至少一个处理器131、上述至少一个存储器132、连接不同系统组件(包括存储器132和处理器131)的总线133。
总线133表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器、外围总线、处理器或者使用多种总线结构中的任意总线结构的局域总线。
存储器132可以包括易失性存储器形式的可读介质,例如随机存取存储器(RAM)1321和/或高速缓存存储器1322,还可以进一步包括只读存储器(ROM)1323。
存储器132还可以包括具有一组(至少一个)程序模块1324的程序/实用工具1325,这样的程序模块1324包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
电子设备130也可以与一个或多个外部设备134(例如键盘、指向设备等)通信,还可与一个或者多个使得用户能与电子设备130交互的设备通信,和/或与使得该电子设备130能与一个或多个其它电子设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口135进行。并且,电子设备130还可以通过网络适配器136与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器136通过总线133与用于电子设备130的其它模块通信。应当理解,尽管图中未示出,可以结合电子设备130使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
在一些可能的实施方式中,本申请提供的应用于机架式交换机的业务卡管理方法的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当程序产品在计算机设备上运行时,程序代码用于使计算机设备执行本说明书上述描述的根据本申请各种示例性实施方式的应用于机架式交换机的业务卡管理方法中的步骤。
程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
本申请的实施方式的用于应用于机架式交换机的业务卡管理的程序产品可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在电子设备上运行。然而,本申请的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括——但不限于——电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括——但不限于——无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本申请操作的程序代码,程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户电子设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户电子设备上部分在远程电子设备上执行、或者完全在远程电子设备或服务器上执行。在涉及远程电子设备的情形中,远程电子设备可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户电子设备,或者,可以连接到外部电子设备(例如利用因特网服务提供商来通过因特网连接)。
应当注意,尽管在上文详细描述中提及了装置的若干单元或子单元,但是这种划分仅仅是示例性的并非强制性的。实际上,根据本申请的实施方式,上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。反之,上文描述的一个单元的特征和功能可以进一步划分为由多个单元来具体化。
此外,尽管在附图中以特定顺序描述了本申请方法的操作,但是,这并非要求或者暗示必须按照该特定顺序来执行这些操作,或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地,可以省略某些步骤,将多个步骤合并为一个步骤执行,和/或将一个步骤分解为多个步骤执行。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种应用于机架式交换机的业务卡管理装置,其特征在于,包括控制模块和第一业务卡,所述第一业务卡包括交换芯片和位于中央管理器CPU扣板上的CPU,所述交换芯片和所述控制模块之间设置带内通道,所述CPU和所述控制模块之间设置带外通道,其中:
所述控制模块,用于生成所述第一业务卡的控制指令;检测所述CPU是否正常,若确定所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令;若确定所述CPU异常,则通过所述带内通道向所述交换芯片发送所述控制指令;
所述CPU,用于若通过所述带外通道接收到所述控制指令,则向所述交换芯片转发所述控制指令;
所述交换芯片,用于通过所述带外通道或者所述带内通道接收所述控制指令后,执行所述控制指令。
2.根据权利要求1所述的装置,其特征在于,所述控制模块包括智能控制单元和第一管理引擎,所述第一管理引擎与所述CPU之间设置所述带外通道、且与所述交换芯片之间设置所述带内通道;所述智能控制单元用于检测所述CPU是否正常,并将检测结果发送给所述第一管理引擎;所述第一管理引擎用于若所述检测结果为所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令,若所述检测结果为所述CPU异常,则通过所述带内通道向所述交换芯片发送所述控制指令;或者,
所述控制模块包括所述智能控制单元、第二管理引擎和第二业务卡,所述第二管理引擎与所述CPU之间设置所述带外通道,所述第二业务卡与所述第一业务卡之间设置所述带内通道;所述智能控制单元用于检测所述CPU是否正常,并将检测结果发送给所述第二管理引擎;所述第二管理引擎用于若所述检测结果为所述CPU正常,则生成所述控制指令并通过所述带外通道向所述CPU发送所述控制指令,若所述检测结果为所述CPU异常,则控制所述第二业务卡生成所述控制指令、并通过所述带内通道向所述交换芯片发送所述控制指令。
3.根据权利要求2所述的装置,其特征在于,所述智能控制单元包括逻辑控制子单元和通道管理子单元,其中:
所述逻辑控制子单元,用于监听所述第一业务卡的工作状态信息,根据所述工作状态信息检测所述CPU是否正常,若确定所述CPU异常,则控制所述通道管理子单元关闭所述带外通道,并启用所述带内通道。
4.根据权利要求3所述的装置,其特征在于,所述逻辑控制子单元,还用于若所述工作状态信息为已下电,则控制所述通道管理子单元将所述带内通道和所述带外通道均关闭。
5.根据权利要求3所述的装置,其特征在于,所述智能控制单元还包括缓存子单元,所述缓存子单元用于缓存所述带内通道的数据和/或所述带外通道的数据。
6.根据权利要求5所述的装置,其特征在于,所述缓存子单元,用于若所述逻辑控制子单元确定所述CPU异常,则缓存所述带外通道的数据。
7.根据权利要求5所述的装置,其特征在于,所述缓存子单元缓存的所述带外通道的数据中包括所述控制指令,所述第一管理引擎,具体用于若所述检测结果为所述CPU异常,则从所述缓存子单元中获取所述控制指令,并将所述控制指令通过所述带内通道下发给所述交换芯片。
8.根据权利要求5所述的装置,其特征在于,所述缓存子单元,具体用于基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据;
所述第一管理引擎,还用于获取所述带外通道的带宽状态,若所述带宽状态为正常,则向所述缓存子单元通知所述带外通道的数据和所述带内通道的数据的缓存优先级相同;若所述带宽状态为拥塞且所述CPU异常,则指示所述缓存子单元通过所述带内通道下发所述控制指令;若满足指定条件,则指示所述缓存子单元优先缓存所述带内通道的数据;所述指定条件包括所述带宽状态为所述带外通道拥塞且无需管控所述第一业务卡,和/或,所述带内通道接收到指定帧数据;若满足预设的优先缓存带外通道数据条件,则指示所述缓存子单元优先缓存所述带外通道的数据;
所述第一管理引擎,还用于根据所述缓存优先级的高低处理所述缓存子单元中存储的待处理数据。
9.根据权利要求2所述的装置,其特征在于,若所述控制模块包括所述第一管理引擎,则所述通道管理子单元,还用于监听所述带外通道的带宽状态,将所述带宽状态发送给所述逻辑控制子单元;
所述逻辑控制子单元,还用于若确定所述带宽状态为拥塞,则控制所述通道管理子单元将所述带外通道的部分数据分流给所述带内通道传输。
10.一种应用于机架式交换机的业务卡管理方法,其特征在于,应用于控制模块,所述第一业务卡包括交换芯片和位于中央管理器CPU扣板上的CPU,所述交换芯片和所述控制模块之间设置带内通道,所述CPU和所述控制模块之间设置带外通道,所述方法包括:
检测所述CPU是否正常,
若确定所述CPU正常,则通过所述带外通道向所述CPU发送所述控制指令,以使所述CPU将所述控制指令发送给所述交换芯片执行;
若确定所述CPU异常,则通过所述带内通道将所述控制指令发送给所述交换芯片执行。
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
监听所述带外通道的带宽状态;
若确定所述带宽状态为拥塞,则控制所述通道管理子单元将所述带外通道的部分数据分流给所述带内通道传输。
12.根据权利要求10所述的方法,其特征在于,所述方法还包括:
若确定所述CPU异常,则控制所述通道管理子单元关闭所述带外通道,并启用所述带内通道。
13.根据权利要求10所述的方法,其特征在于,若支持基于缓存优先级缓存所述带内通道的数据和/或所述带外通道的数据,则所述方法还包括:
获取所述带外通道的带宽状态,若所述带宽状态为正常,则确定所述带外通道的数据和所述带内通道的数据的缓存优先级相同;
若满足指定条件,则优先缓存所述带内通道的数据;所述指定条件包括所述带宽状态为所述带外通道拥塞且无需管控所述第一业务卡,和/或,所述带内通道接收到指定帧数据;
若满足预设的优先缓存带外通道数据条件,则指示所述缓存子单元优先缓存所述带外通道的数据;
根据所述缓存优先级的高低处理所述缓存子单元中存储的待处理数据。
14.一种电子设备其特征在于,包括至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求10-13中任何一项所述的方法。
15.一种计算机存储介质,其特征在于,所述计算机存储介质存储有计算机程序,所述计算机程序用于使所电子设备执行权利要求10-13中任何一项所述的方法。
CN202011370637.1A 2020-11-30 2020-11-30 机架式交换机的业务卡管理装置及方法、设备和介质 Pending CN112486896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011370637.1A CN112486896A (zh) 2020-11-30 2020-11-30 机架式交换机的业务卡管理装置及方法、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011370637.1A CN112486896A (zh) 2020-11-30 2020-11-30 机架式交换机的业务卡管理装置及方法、设备和介质

Publications (1)

Publication Number Publication Date
CN112486896A true CN112486896A (zh) 2021-03-12

Family

ID=74937152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011370637.1A Pending CN112486896A (zh) 2020-11-30 2020-11-30 机架式交换机的业务卡管理装置及方法、设备和介质

Country Status (1)

Country Link
CN (1) CN112486896A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271266A (zh) * 2021-04-21 2021-08-17 锐捷网络股份有限公司 异构交换芯片的报文转发方法及设备
CN113961491A (zh) * 2021-10-26 2022-01-21 迈普通信技术股份有限公司 数据发送方法、装置、路由设备及计算机可读存储介质
CN117544584A (zh) * 2024-01-09 2024-02-09 紫光恒越技术有限公司 基于双cpu架构的控制方法、装置、交换机及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110202966A1 (en) * 2010-01-13 2011-08-18 Qualcomm Incorporated Signaling mechanisms and systems for enabling, transmitting and maintaining interactivity features on mobile devices in a mobile broadcast communication system
CN102714627A (zh) * 2010-01-05 2012-10-03 日本电气株式会社 网络系统和网络冗余方法
CN103019962A (zh) * 2012-12-21 2013-04-03 华为技术有限公司 数据缓存处理方法、装置以及系统
CN104270270A (zh) * 2014-09-28 2015-01-07 国家电网公司 一种中高端机架式大容量设备通信管理方法
CN106850302A (zh) * 2017-02-15 2017-06-13 金钱猫科技股份有限公司 一种多形态eoc局端下多模块管理的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714627A (zh) * 2010-01-05 2012-10-03 日本电气株式会社 网络系统和网络冗余方法
US20110202966A1 (en) * 2010-01-13 2011-08-18 Qualcomm Incorporated Signaling mechanisms and systems for enabling, transmitting and maintaining interactivity features on mobile devices in a mobile broadcast communication system
CN102771133A (zh) * 2010-01-13 2012-11-07 高通股份有限公司 用于在移动广播通信系统中的移动设备上启用、发送和维持交互特征的信令机制和系统
CN103019962A (zh) * 2012-12-21 2013-04-03 华为技术有限公司 数据缓存处理方法、装置以及系统
CN104270270A (zh) * 2014-09-28 2015-01-07 国家电网公司 一种中高端机架式大容量设备通信管理方法
CN106850302A (zh) * 2017-02-15 2017-06-13 金钱猫科技股份有限公司 一种多形态eoc局端下多模块管理的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271266A (zh) * 2021-04-21 2021-08-17 锐捷网络股份有限公司 异构交换芯片的报文转发方法及设备
CN113271266B (zh) * 2021-04-21 2024-03-22 锐捷网络股份有限公司 异构交换芯片的报文转发方法及设备
CN113961491A (zh) * 2021-10-26 2022-01-21 迈普通信技术股份有限公司 数据发送方法、装置、路由设备及计算机可读存储介质
CN117544584A (zh) * 2024-01-09 2024-02-09 紫光恒越技术有限公司 基于双cpu架构的控制方法、装置、交换机及介质
CN117544584B (zh) * 2024-01-09 2024-04-16 紫光恒越技术有限公司 基于双cpu架构的控制方法、装置、交换机及介质

Similar Documents

Publication Publication Date Title
CN112486896A (zh) 机架式交换机的业务卡管理装置及方法、设备和介质
US20070233833A1 (en) Data transmission system for electronic devices with server units
CN102195845B (zh) 一种实现主控板主备切换的方法、装置和设备
CN102638735B (zh) 一种光节点装置及其业务倒换方法
CN101714109A (zh) 双cpu系统主板的控制方法及设备
CN103746841A (zh) 故障恢复的方法及控制器
CN111767244A (zh) 基于国产龙芯平台的双冗余计算机设备
CN100456693C (zh) 应用在具有多个服务单元的电子设备中的数据传送系统
CN101582797A (zh) 管理板、双机备份系统及方法
CN103428114A (zh) 一种atca万兆交换板及系统
CN104572241A (zh) 应用程序的切换方法及装置、系统
EP1897286B1 (en) Communication network system
CN212541329U (zh) 基于国产龙芯平台的双冗余计算机设备
CN111880999B (zh) 用于高密度刀片服务器的高可用监控管理装置及冗余切换方法
US10235045B2 (en) Storage system and control apparatus
CN112631667B (zh) 一种服务器升级系统
CN113742142B (zh) 存储系统管理sata硬盘的方法及存储系统
CN103095502A (zh) 动态双机倒换机制的单路iic机框管理系统
CN105278651A (zh) 一种冗余控制系统
CN112667428A (zh) Bmc故障处理电路、方法、装置、电子设备及存储介质
CN113497753A (zh) 一种跨设备链路聚合方法及系统
CN101483527B (zh) 一种双引擎交换机设备及其引擎切换方法
CN100574469C (zh) 电信网络及其更新方法
CN113190184B (zh) 一种硬件集群装置及一种存储设备管理方法
KR100950555B1 (ko) 스위치 보드 변경 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination