CN112486884B - Iis总线译码方法、装置、示波器及计算机可读存储介质 - Google Patents

Abstract

本发明实施例涉及串行总线技术领域，公开了一种IIS总线译码方法、装置、示波器及计算机可读存储介质。该方法包括：获取IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；获取每一路数据的起始电平，根据每一路数据的起始电平、上升沿触发电平及下降沿触发电平对每一路数据的电平信号进行检测，以获取每一路数据的电平变化时间；根据每一路数据的起始电平及电平变化时间对IIS总线进行译码。通过上述方式，本发明实施例实现了对IIS总线的准确译码。

Description

IIS总线译码方法、装置、示波器及计算机可读存储介质

技术领域

本发明实施例涉及串行总线技术领域，具体涉及一种IIS总线译码方法、装置、示波器及计算机可读存储介质。

背景技术

串行总线是一种用于数据传输的总线。IIS总线是串行总线的一种，用于在音频设备之间传输数据，在多媒体设备中有着广泛的应用。

在利用IIS总线传输数据时，接收数据的设备需要根据IIS总线的编码方法对IIS数据进行译码。通过译码可以获取IIS总线传输的数据，并且可以根据译码数据进行系统调试和故障排除。相关技术中，根据IIS总线的编码方法生成译码算法，以自动对IIS总线进行译码。然而，发明人在实现本发明的过程中发现：相关技术中对于IIS总线进行译码时，若受到噪声的干扰，则译码的准确度不高。

发明内容

鉴于上述问题，本发明实施例提供了一种IIS总线译码方法、装置、示波器及计算机可读存储介质，用于解决现有技术中存在的IIS总线译码不准确的问题。

根据本发明实施例的一个方面，提供了一种IIS总线译码方法，所述方法包括：

获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；

将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；

获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间；

根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

在一种可选的方式中，所述三路数据中任意一路数据的触发滞后量通过如下方式进行确定：

按照预设频率采集所述任意一路数据的电平信号；

将所述电平信号所对应的电压值保存至预设数组中；

获取所述预设数组中所有数据的最大值和最小值，并计算所述最大值和所述最小值的差值；

将所述差值与预设系数的乘积确定为所述触发滞后量。

在一种可选的方式中，所述三路数据分别为SCK、WS和SD，所述SCK为位时钟，所述WS为帧时钟，所述SD为串行数据；

所述根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码包括：

若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定；

获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

在一种可选的方式中，所述若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据进一步包括：

若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则将所述当前帧的数据转换为十六进制；

输出所述转换为十六进制的所述当前帧的数据。

根据本发明实施例的另一方面，提供了一种IIS总线译码装置，所述装置包括：

第一获取模块，用于获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；

确定模块，用于将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；

第二获取模块，用于获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间；

译码模块，用于根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

在一种可选的方式中，所述装置还包括设置模块，用于：

按照预设频率采集所述任意一路数据的电平信号；

将所述电平信号所对应的电压值保存至预设数组中；

获取所述预设数组中所有数据的最大值和最小值，并计算所述最大值和所述最小值的差值；

将所述触发滞后量设置为所述差值与预设系数的乘积。

在一种可选的方式中，所述三路数据分别为SCK、WS和SD，所述SCK为位时钟，所述WS为帧时钟，所述SD为串行数据；

所述译码模块用于：

若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定；

获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

在一种可选的方式中，所述译码模块进一步用于：

若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则将所述当前帧的数据转换为十六进制；

输出所述转换为十六进制的所述当前帧的数据。

根据本发明实施例的另一方面，提供了一种示波器，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；

所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行上述的IIS总线译码方法的操作。

根据本发明实施例的又一方面，提供了一种计算机可读存储介质，所述存储介质中存储有至少一可执行指令，所述可执行指令在示波器上运行时，使得示波器执行上述的IIS总线译码方法的操作。

本发明实施例通过获取IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量，可以将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；获取每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，可以获取所述每一路数据的电平变化时间，根据每一路数据的起始电平及电平变化时间可以对IIS总线进行译码。可以看出，本发明实施例的IIS总线译码方法将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平，通过加入触发滞后量可以延迟电平变换的时间，防止由于噪声过大引起的电平变换，因而可以提高译码的准确度。

上述说明仅是本发明实施例技术方案的概述，为了能够更清楚了解本发明实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本发明实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

附图仅用于示出实施方式，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本发明实施例提供的示波器的结构示意图；

图2示出了本发明实施例提供的IIS总线译码方法的流程示意图；

图3示出了本发明实施例提供的IIS总线译码装置的结构示意图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。

图1示出了本发明实施例示波器的结构示意图，本发明具体实施例并不对示波器的具体实现做限定。

如图1所示，该示波器可以包括：处理器(processor)402、通信接口(Communications Interface)404、存储器(memory)406、以及通信总线408。

其中：处理器402、通信接口404、以及存储器406通过通信总线408完成相互间的通信。通信接口404，用于与其它设备比如客户端或其它服务器等的网元通信。处理器402，用于执行程序410。

具体地，程序410可以包括程序代码，该程序代码包括计算机可执行指令。

处理器402可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。示波器包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。

存储器406，用于存放程序410。存储器406可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。

程序410具体可以被处理器402调用使示波器执行IIS总线译码方法的操作。本发明实施例的示波器通过处理器调用程序可以使示波器执行IIS总线译码方法的操作，从而完成对IIS总线的译码。下面对示波器执行IIS总线译码方法的过程进行详细说明。

图2示出了本发明实施例IIS总线译码方法的流程图，该方法由示波器执行。示波器的存储器中存放至少程序，该程序使示波器的处理器执行IIS总线译码方法的操作。如图2所示，该方法包括以下步骤：

步骤110：获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量。

其中，IIS总线的三路数据分别为SCK、WS和SD，三路数据中每一路数据分别设置有触发电平阈值和触发滞后量，且每一路数据的触发电平阈值和触发滞后量单独进行设置。可以根据IIS总线协议对三路数据中每一路数据的触发电平阈值进行设置，根据IIS总线所受到噪声干扰的大小对触发滞后量进行设置，若噪声干扰较大，则触发滞后量也设置较大，若噪声干扰较小，则触发滞后量也设置较小。

在一种优选的实施方式中，可以对IIS总线的三路数据中任意一路数据的触发滞后量通过如下方式进行确定：

按照预设频率采集该路数据的电平信号，将电平信号所对应的电压值保存至预设数组中，获取预设数组中所有数据的最大值和最小值，并计算最大值和最小值的差值，将差值与预设系数的乘积确定为触发滞后量。优选的，预设系数可以设置为1/10。

步骤120：将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平。

其中，根据三路数据中每一路数据的触发电平阈值及触发滞后量可以确定该路数据的上升沿触发电平和下降沿触发电平。上升沿触发电平为触发电平阈值及触发滞后量的和，下降沿触发电平为触发电平阈值及触发滞后量的差。

步骤130：获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间。

其中，在对每一路数据的电平信号进行检测时，若检测到在某一时间之前，电平信号所对应的电平值小于上升沿触发电平，在该时间之后，电平信号所对应的电平值大于上升沿触发电平，则将该时间确定为上升沿触发时间；若检测到在某一时间之前，电平信号所对应的电平值大于下降沿触发电平，在该时间之后，电平信号所对应的电平值小于下降沿触发电平，则将该时间确定为下降沿触发时间。

其中，若起始电平为低电平，则起始电平之后的第一个电平变化时间为上升沿触发时间，第二个电平变化时间为下降沿触发时间，第一个电平变化时间与第二个电平变化时间之间的时间范围为高电平的持续时间。若起始电平为高电平，则起始电平之后的第一个电平变化时间为下降沿触发时间，第二个电平变化时间为上升沿触发时间，第一个电平变化时间与第二个电平变化时间之间的时间范围为低电平的持续时间。

步骤140：根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

其中，IIS总线的三路数据分别为SCK、WS和SD，SCK为位时钟，WS为帧时钟，SD为串行数据。

在一种优选的实施方式中，步骤140可以进一步包括：

步骤141：若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定。

其中，根据IIS总线协议，SCK在上升沿接收数据，因此需要获取SCK的上升沿触发时间，根据SCK的上升沿触发时间获取对应的SD数据。进一步的，可以遍历SCK的电平变化时间，若判断SCK的电平变化时间为上升沿触发时间，则读取对应于该上升沿触发时间的SD数据，并将读取的SD数据保存至当前帧。当前帧一般包括多位SD数据，并且当前帧对应左声道或者右声道。

其中，在遍历SCK的电平变化时间时，可以根据上一SCK的电平变化时间判断下一SCK的电平变化时间。例如，若上一SCK的电平变化时间为上升沿触发时间，则下一SCK的电平变化时间为下降沿触发时间；若上一SCK的电平变化时间为下降沿触发时间，则下一SCK的电平变化时间为上升沿触发时间。

步骤142：获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

其中，获取SCK的电平变化时间所对应的WS的电平后，若判断WS的电平在当前帧的时间范围内发生跳转，则说明当前帧的数据源已经采集完毕，需要输出当前帧的数据。WS的电平根据WS的起始电平及WS的电平跳转时间确定。

在一种优选的实施方式中，当前帧的数据为二进制数据，若判断WS的电平在当前帧的时间范围内发生跳转，则将当前帧的数据转换为十六进制，输出转换为十六进制的当前帧的数据，输出当前帧的数据之后，获取并保存下一帧的数据。

其中，WS为高电平时，当前帧的数据对应于左声道，WS为低电平时，当前帧的数据对应于右声道。若判断WS的电平在当前帧的时间范围内发生跳转，则说明需要将当前帧的数据输出至对应声道。可以理解的，若判断WS的跳转电平为下降沿触发电平，则将当前帧的数据输出至左声道，并将下一帧的数据输出至右声道。若判断WS的跳转电平为上升沿触发电平，则将当前帧的数据输出至右声道，并将下一帧的数据输出至左声道。当前帧的数据为上一次检测到WS电平发生跳转的时刻与当前检测到WS电平发生跳转的时刻之间的时间所保存的帧数据。

本发明实施例通过获取IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量，可以将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；获取每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，可以获取所述每一路数据的电平变化时间，根据每一路数据的起始电平及电平变化时间可以对IIS总线进行译码。可以看出，本发明实施例的IIS总线译码方法将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平，通过加入触发滞后量可以延迟电平变换的时间，防止由于噪声过大引起的电平变换，因而可以提高译码的准确度。

图3示出了本发明实施例IIS总线译码装置的结构示意图。如图3所示，该装置包括：

第一获取模块310，用于获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；

确定模块320，用于将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；

第二获取模块330，用于获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间；

译码模块340，用于根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

在一种可选的方式中，该装置还包括设置模块350，用于：

按照预设频率采集所述任意一路数据的电平信号；

将所述电平信号所对应的电压值保存至预设数组中；

获取所述预设数组中所有数据的最大值和最小值，并计算所述最大值和所述最小值的差值；

将所述触发滞后量设置为所述差值与预设系数的乘积。

在一种可选的方式中，所述三路数据分别为SCK、WS和SD，所述SCK为位时钟，所述WS为帧时钟，所述SD为串行数据；

译码模块340用于：

若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定；

获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

在一种可选的方式中，译码模块340进一步用于：

若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则将所述当前帧的数据转换为十六进制；

输出所述转换为十六进制的所述当前帧的数据。

本发明实施例通过第一获取模块可以获取IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量，确定模块可以将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；第二获取模块可以获取每一路数据的起始电平，根据每一路数据的起始电平、上升沿触发电平及下降沿触发电平对每一路数据的电平信号进行检测，可以获取每一路数据的电平变化时间，译码模块可以根据每一路数据的起始电平及电平变化时间对IIS总线进行译码。可以看出，本发明实施例的IIS总线译码装置将三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平，通过加入触发滞后量可以延迟电平变换的时间，防止由于噪声过大引起的电平变换，因而可以提高译码的准确度。

本发明实施例提供了一种计算机可读存储介质，所述存储介质存储有至少一可执行指令，该可执行指令在IIS总线译码装置上运行时，使得所述IIS总线译码装置执行上述任意方法实施例中的IIS总线译码方法。

本发明实施例提供一种IIS总线译码装置，用于执行上述IIS总线译码方法。

本发明实施例提供了一种计算机程序，所述计算机程序可被处理器调用使示波器执行上述任意方法实施例中的IIS总线译码方法。

本发明实施例提供了一种计算机程序产品，计算机程序产品包括存储在计算机可读存储介质上的计算机程序，计算机程序包括程序指令，当程序指令在计算机上运行时，使得所述计算机执行上述任意方法实施例中的IIS总线译码方法。

在此提供的算法或显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明实施例也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明实施例的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。

本领域技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。

Claims (10)

1.一种IIS总线译码方法，其特征在于，所述方法包括：

获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；

将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；

获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间；

根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

2.根据权利要求1所述的方法，其特征在于，所述三路数据中任意一路数据的触发滞后量通过如下方式进行确定：

按照预设频率采集所述任意一路数据的电平信号；

将所述电平信号所对应的电压值保存至预设数组中；

获取所述预设数组中所有数据的最大值和最小值，并计算所述最大值和所述最小值的差值；

将所述差值与预设系数的乘积确定为所述触发滞后量。

3.根据权利要求1或2所述的方法，其特征在于，所述三路数据分别为SCK、WS和SD，所述SCK为位时钟，所述WS为帧时钟，所述SD为串行数据；

所述根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码包括：

若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定；

获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

4.根据权利要求3所述的方法，其特征在于，所述若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据进一步包括：

若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则将所述当前帧的数据转换为十六进制；

输出所述转换为十六进制的所述当前帧的数据。

5.一种IIS总线译码装置，其特征在于，所述装置包括：

第一获取模块，用于获取所述IIS总线的三路数据中每一路数据的触发电平阈值及触发滞后量；

确定模块，用于将所述三路数据中每一路数据的触发电平阈值及触发滞后量的和确定为该路数据的上升沿触发电平，将所述每一路数据的触发电平阈值及触发滞后量的差确定为该路数据的下降沿触发电平；

第二获取模块，用于获取所述每一路数据的起始电平，根据所述每一路数据的起始电平、上升沿触发电平及下降沿触发电平对所述每一路数据的电平信号进行检测，以获取所述每一路数据的电平变化时间，其中，所述起始电平为高电平或低电平，所述电平变化时间包括上升沿触发时间和下降沿触发时间；

译码模块，用于根据所述每一路数据的起始电平及电平变化时间对所述IIS总线进行译码。

6.根据权利要求5所述的装置，其特征在于，所述装置还包括设置模块，用于：

按照预设频率采集任意一路数据的电平信号；

将所述电平信号所对应的电压值保存至预设数组中；

获取所述预设数组中所有数据的最大值和最小值，并计算所述最大值和所述最小值的差值；

将所述触发滞后量设置为所述差值与预设系数的乘积。

7.根据权利要求5或6所述的装置，其特征在于，所述三路数据分别为SCK、WS和SD，所述SCK为位时钟，所述WS为帧时钟，所述SD为串行数据；

所述译码模块用于：

若判断所述SCK的电平变化时间为上升沿触发时间，则获取所述SCK的电平变化时间所对应的SD数据，将所述SD数据保存至当前帧，所述SD数据根据所述SD的起始电平及所述SD的电平变化时间确定；

获取所述SCK的电平变化时间所对应的WS的电平，所述WS的电平根据所述WS的起始电平及所述WS的电平跳转时间确定，若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则输出所述当前帧的数据。

8.根据权利要求7所述的装置，其特征在于，所述译码模块进一步用于：

若判断所述WS的电平在所述当前帧的时间范围内发生跳转，则将所述当前帧的数据转换为十六进制；

输出所述转换为十六进制的所述当前帧的数据。

9.一种示波器，其特征在于，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；

所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求1-4任意一项所述的IIS总线译码方法的操作。

10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一可执行指令，所述可执行指令在示波器上运行时，使得示波器执行如权利要求1-4任意一项所述的IIS总线译码方法的操作。