CN112465689A - 基于可见显存交换区的gpu不可见显存管理方法及系统 - Google Patents

基于可见显存交换区的gpu不可见显存管理方法及系统 Download PDF

Info

Publication number
CN112465689A
CN112465689A CN202011129065.8A CN202011129065A CN112465689A CN 112465689 A CN112465689 A CN 112465689A CN 202011129065 A CN202011129065 A CN 202011129065A CN 112465689 A CN112465689 A CN 112465689A
Authority
CN
China
Prior art keywords
video memory
data
invisible
area
exchange area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011129065.8A
Other languages
English (en)
Other versions
CN112465689B (zh
Inventor
胡艳明
彭获然
付秋
樊宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Lingjiu Microelectronics Co ltd
Original Assignee
709th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 709th Research Institute of CSIC filed Critical 709th Research Institute of CSIC
Priority to CN202011129065.8A priority Critical patent/CN112465689B/zh
Publication of CN112465689A publication Critical patent/CN112465689A/zh
Application granted granted Critical
Publication of CN112465689B publication Critical patent/CN112465689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于可见显存交换区的GPU不可见显存管理方法及系统，其在可见显存区域分配一段固定的连续区域用作数据交换区；由显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。利用GPU内部DMA控制器进行快速数据交换，实现对独立显卡不可见显存的快速访问；同时显卡驱动内建的同步操作完成交换区数据与不可见显存空间数据的同步，确保数据的完整性。

Description

基于可见显存交换区的GPU不可见显存管理方法及系统
技术领域
本发明涉及显卡驱动技术领域，尤其是涉及一种基于可见显存交换区的GPU不可见显存管理方法及系统。
背景技术
对于PCIE独立显卡，一般属于NUMA(Non-Uniform-Memory-Access)显卡，GPU和CPU是异构的，其寻址空间也是相互独立的，CPU通常只能直接访问PCIE设备映射出来的显存空间。由于PCIE映射资源的限制，显存映射空间通常只有256MB，而现代主流独立显卡一般会配备2GB以上的独立显存，如果图形系统仅使用可见的256MB空间，将无法满足现代图形系统及3D应用对显存的需求。
一种常见的不可见显存管理方法是同步分配等容量的主存空间，与使用中的不可见显存空间一一对应，并提供同步操作接口，通常也会选择PCIE控制器的DMA控制器进行数据的搬移，实现主存数据与不可见显存数据的同步。该方法实现简单，但需要分配同容量的主存空间与不可见显存对应，当不可见显存大量被使用时，会造成主存空间的大量占用，可能导致主存不够用，甚至严重影响操作系统的性能。
另一种改进的不可见显存管理方法是在主存区域分配一块DMA连续空间用作数据交换区，利用类似CPU的三级缓冲区的工作原理，动态与GPU不可见显存进行数据交换。该方法实现较复杂，数据搬移过程中通常需要CPU密切参与，数据同步需要CPU与GPU密切配合，增加了显卡驱动开发难度，同时数据传输过程中由于需要CPU的密切参与，对CPU的性能有一定的影响。
发明内容
本发明的目的在于克服上述技术不足，提出一种基于可见显存交换区的GPU不可见显存管理方法及系统，解决现有主存空间的大量占用，操作系统性能受到严重影响的问题。
为达到上述技术目的，本发明的技术方案第一方面提供一种基于可见显存交换区的GPU不可见显存管理方法，其包括如下步骤：
在可见显存区域分配一段固定的连续区域用作数据交换区；
显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
本发明第二方面提供一种基于可见显存交换区的GPU不可见显存管理系统，其包括如下功能模块：
交换区分配模块，用于在可见显存区域分配一段固定的连续区域用作数据交换区；
不可见显存访问模块，用于显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
本发明第三方面提供一种服务器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述一种基于可见显存交换区的GPU不可见显存管理方法的步骤。
本发明第四方面提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述一种基于可见显存交换区的GPU不可见显存管理方法的步骤。
与现有技术相比，本发明通过在可见显存区域预先分配一块连续区域作为高速数据交换区，利用GPU内部DMA控制器进行快速数据交换，实现对独立显卡不可见显存的快速访问；另外还提供一套不可见显存区域的显存管理对象，对不可见显存区域进行管理；当对不可见显存区进行数据操作时，利用虚地址的缺页中断机制，对数据交换区与不可见显存区对应关系进行动态透明化管理；同时显卡驱动的同步操作确保交换区数据与不可见显存空间数据的同步，确保数据的完整性。
附图说明
图1是本发明实施例所述的基于可见显存交换区的GPU不可见显存管理方法的流程框图；
图2是本发明实施例所述基于可见显存交换区的GPU不可见显存管理方法中不可见显存管理原理框图；
图3是本发明实施例所述基于可见显存交换区的GPU不可见显存管理方法中GPU访问RAM的策略图；
图4是本发明实施例所述的基于可见显存交换区的GPU不可见显存管理方法的步骤流程图；
图5是本发明实施例所述的基于可见显存交换区的GPU不可见显存管理系统的模块框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明的实施例提供了一种基于可见显存交换区的GPU不可见显存管理方法，所述方法包括如下步骤：
S1、在可见显存区域分配一段固定的连续区域用作数据交换区。
由于主控CPU直接访问可见显存空间，因此如图2所示，本发明通过在拥有独立显存的显卡的可见显存空间内，划出一小块固定显存区域，用作独立显卡不可见显存空间的数据交换区，主控CPU可直接访问可见显存数据交换区，显卡驱动同时管理可见显存空间和不可见显存空间，如图3所示，当GPU应用申请显存空间时，优先从可见显存空间分配显存，当可见显存空间分配超过某个特定比例时，如超过80％时，显卡驱动将从不可见显存空间分配显存。由于CPU无法直接读写不可见显存，显卡驱动将预留的可见显存区域充当不可见显存空间的高速数据交换区，CPU直接访问该高速数据交换区。具体的，在显卡驱动加载时，通过PCI设备资源对象获取可见显存区域的物理地址，在高地址端预留一段区域用于数据交换区，如预留32MB空间。
S2、显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
当CPU需要访问不可见显存空间时，CPU实际只直接访问数据交换区，由数据同步机制完成数据交换区与不可见显存空间对应区域的数据同步，最终实现CPU对不可见显存区数据的读写访问。
显卡驱动将不可见显存空间的数据自动同步数据到数据交换区是指显卡驱动将数据交换区域数据进行换入和换出操作，具体的，当交换区域数据需要换入时，显卡驱动启动GPU的DMA将不可见显存区域数据搬移到交换区域，实现用户通过虚拟地址从不可见显存区域读出数据。当交换区域数据需要换出时，显卡驱动启动GPU的DMA将交换区域数据搬移到不可见显存区域，实现用户通过虚拟地址间接写入数据到了不可见显存区域。
且所述数据交换区域数据进行换入和换出操作，是指在数据交换区需要映射到新的不可见显存页时，将该数据同步到原映射的不可见显存空间的对应中，并更新该数据交换区原被映射虚拟地址的页表状态为缺页状态。数据交换区的换入和换出操作是在不可见显存虚拟地址空间的缺页中断处理函数中完成。
具体的，应用程序在使用不可见显存区域时，通过显卡驱动接口分配一段虚拟地址空间，采用虚拟地址的缺页中断机制分配不可见显存区域的实际物理页，记录该地址的偏移量，并将该物理页与交换区域“空闲”页关联，显卡驱动修改虚拟地址的页表指向交换区域的物理页地址；例如当分配的虚拟地址空间未建立页表时，将产生缺页中断，显卡驱动需要标记该页对应的物理页面，并映射到交换区域中的页框中，同时通过同步机制对交换区域与不可见显存区域进行必要的数据交换，对于初次映射的不可见显存空间，则不需要将不可见显存数据导入交换区域。
当交换区域数据需要换出时，通过GPU的DMA对显存数据进行快速搬移，同步到不可见显存区域，并将对应的虚拟地址空间页表设置为缺页状态；当执行GPU同步操作时，将交换区已更新数据页同步到不可见显存空间中，确保显存数据在GPU执行时的一致性。
在显卡驱动将数据交换区域数据进行换入和换出操作之前，需要先执行数据交换区域与不可见显存区之间的同步操作，所述同步操作是指将数据交换区内经过修改的数据全部同步到不可见显存空间。
数据交换区与不可见显存空间的数据搬移由GPU控制单元实现，具体是通过GPU内部的DMA控制器实现数据交换区页框与不可见显存空间对应页框数据的同步。
本发明所述基于可见显存交换区的GPU不可见显存管理方法，其通过在可见显存区域预先分配一块连续区域作为高速数据交换区，利用GPU内部DMA控制器进行快速数据交换，实现对独立显卡不可见显存的快速访问与管理；另外还提供一套不可见显存区域的显存管理对象，对不可见显存区域进行管理；当对不可见显存区进行数据操作时，利用虚地址的缺页中断机制，对数据交换区与不可见显存区对应关系进行动态透明化管理；由于GPU显存带宽通常非常大，数据交换速度会非常快，当需要执行数据同步操作时，调用GPU的DMA控制器快速进行数据页交换；同时显卡驱动的同步操作确保交换区数据与不可见显存空间数据的同步，确保数据的完整性。本发明所述基于可见显存交换区的GPU不可见显存管理方法的操作步骤如图4所示，图4中的具体步骤流程如下：
步骤1：通过虚拟地址空间访问不可见显存时，系统内核通过虚拟地址页表项Present标志位判断虚拟地址是否为缺页状态，如果Present为0，则进入步骤9缺页中断处理，否则进入步骤2步骤；
步骤2：进行正常的数据读写访问操作，此时实际操作数据位于交换区(类似cache)；
步骤3：显卡驱动程序可能主动执行同步操作，因为GPU执行2D/3D操作时，需要访问不可见显存区，需要执行同步操作，将交换区域的数据同步到不可见显存区，确保数据的一致性；
步骤4：交换页是否被换出，如果被换出，则执行步骤7同步交换数据到不可见显存区，否则回到步骤2可继续对当前交换页进行读写访问；
步骤5：执行数据同步前，通常都需要判断交换区数据是否存在修改，即交换页是否为“脏”页，如果已经修改，则需要同步到不可见显存区；
步骤6：通过DMA将交换页框数据同步到不可见显存页框，实现数据的一致性；
步骤7：当交换区页面被换出时，需要同步交换区数据到不可见显存区，因为该交换页将会被映射到新的不可见显存页框。当交换页数据没有修改时，不需要进行数据搬移，但当交换页数据存在修改时，需要通过DMA将交换区页框数据更新到不可见显存对应页框中；
步骤8：交换页被换出时，需要更新对应不可见显存虚拟地址页表项为缺页状态；
步骤9：当待访问的显存虚拟地址为缺页状态时，系统内核将调用缺页中断处理例程，将分配交换区页框与当前虚拟地址页面进行映射，虚拟地址页面将映射到新分配的交换区页框中；
步骤10：交换区存在空闲页框时，将直接从空闲页框中分配交换页框，否则将换出旧的交换页框给当前显存页使用；
步骤11：建立显存页表，映射显存虚拟地址到交换区页框中；
步骤12：如果不可见显存区页框的数据有意义(不是新分配的页框)，则需要从不可见显存区读取原始数据到交换页框；
步骤13：通过GPU内部的DMA实现数据的快速拷贝，实现不可见显存区数据与交换页框数据的同步；
步骤14：通过老化算法选择最不常用的交换页框，换出该页框；
步骤15：换出交换页框时，需要将交换区数据同步到不可见显存区，同步骤7步骤；
步骤16：交换页被换出时，需要更新对应不可见显存虚拟地址页表项为缺页状态，同步骤8步骤。
如图5所示，本发明实施例还公开了一种基于可见显存交换区的GPU不可见显存管理系统，其包括如下功能模块：
交换区分配模块10，用于在可见显存区域分配一段固定的连续区域用作数据交换区；
不可见显存访问模块20，用于显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
本实施例一种基于可见显存交换区的GPU不可见显存管理系统的执行方式与上述基于可见显存交换区的GPU不可见显存管理方法基本相同，故不作详细赘述。
本实施例服务器为提供计算服务的设备，通常指具有较高计算能力，通过网络提供给多个消费者使用的计算机。该实施例的服务器包括：存储器、处理器以及系统总线，所述存储器包括存储其上的可运行的程序，本领域技术人员可以理解，本实施例的终端设备结构并不构成对终端设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
存储器可用于存储软件程序以及模块，处理器通过运行存储在存储器的软件程序以及模块，从而执行终端的各种功能应用以及数据处理。存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据终端的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
在存储器上包含一种基于可见显存交换区的GPU不可见显存管理方法的可运行程序，所述可运行程序可以被分割成一个或多个模块/单元，所述一个或多个模块/单元被存储在所述存储器中，并由处理器执行，以完成信息的获取及实现过程，所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述服务器中的执行过程。例如，所述计算机程序可以被分割为交换区分配模块以及不可见显存访问模块。
处理器是服务器的控制中心，利用各种接口和线路连接整个终端设备的各个部分，通过运行或执行存储在存储器内的软件程序和/或模块，以及调用存储在存储器内的数据，执行终端的各种功能和处理数据，从而对终端进行整体监控。可选的，处理器可包括一个或多个处理单元；优选的，处理器可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器中。
系统总线是用来连接计算机内部各功能部件，可以传送数据信息、地址信息、控制信息，其种类可以是例如PCI总线、ISA总线、VESA总线等。处理器的指令通过总线传递至存储器，存储器反馈数据给处理器，系统总线负责处理器与存储器之间的数据、指令交互。当然系统总线还可以接入其他设备，例如网络接口、显示设备等。
所述服务器应至少包括CPU、芯片组、内存、磁盘系统等，其他构成部件在此不再赘述。
在本发明实施例中，该终端所包括的处理器执行的可运行程序具体为：一种基于可见显存交换区的GPU不可见显存管理方法，其包括如下步骤：
在可见显存区域分配一段固定的连续区域用作数据交换区；
显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各实施例的模块、单元和/或方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于可见显存交换区的GPU不可见显存管理方法，其特征在于，包括如下步骤：
在可见显存区域分配一段固定的连续区域用作数据交换区；
显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
2.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，所述显卡驱动将不可见显存空间的数据自动同步数据到数据交换区是指显卡驱动将数据交换区域数据进行换入和换出操作，具体包括
当交换区域数据需要换入时，显卡驱动启动GPU的DMA将不可见显存区域数据搬移到交换区域，实现用户通过虚拟地址从不可见显存区域读出数据；当交换区域数据需要换出时，显卡驱动启动GPU的DMA将交换区域数据搬移到不可见显存区域，实现用户通过虚拟地址间接写入数据到了不可见显存区域。
3.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，所述数据交换区域数据进行换入和换出操作，具体包括
在数据交换区需要映射到新的不可见显存页时，将该数据同步到原映射的不可见显存空间的对应中，并更新该数据交换区原被映射虚拟地址的页表状态为缺页状态。
4.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，在显卡驱动将数据交换区域数据进行换入和换出操作之前，需要先执行数据交换区域与不可见显存区之间的同步操作，所述同步操作是指将数据交换区内经过修改的数据全部同步到不可见显存空间。
5.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，数据交换区的换入和换出操作是在不可见显存虚拟地址空间的缺页中断处理函数中完成。
6.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，数据交换区与不可见显存空间的数据搬移由GPU控制单元实现。
7.根据权利要求1所述基于可见显存交换区的GPU不可见显存管理方法，其特征在于，通过GPU内部的DMA控制器实现数据交换区页框与不可见显存空间对应页框数据的同步。
8.一种基于可见显存交换区的GPU不可见显存管理系统，其特征在于，包括如下功能模块：
交换区分配模块，用于在可见显存区域分配一段固定的连续区域用作数据交换区；
不可见显存访问模块，用于显卡驱动管理数据交换区与不可见显存空间的对应关系，当CPU需要访问不可见显存空间时，显卡驱动将不可见显存空间的数据自动同步数据到数据交换区，CPU通过对数据交换区的直接映射来实现对不可见显存空间的间接访问。
9.一种服务器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述基于可见显存交换区的GPU不可见显存管理方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述基于可见显存交换区的GPU不可见显存管理方法的步骤。
CN202011129065.8A 2020-10-21 2020-10-21 基于可见显存交换区的gpu不可见显存管理方法及系统 Active CN112465689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011129065.8A CN112465689B (zh) 2020-10-21 2020-10-21 基于可见显存交换区的gpu不可见显存管理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011129065.8A CN112465689B (zh) 2020-10-21 2020-10-21 基于可见显存交换区的gpu不可见显存管理方法及系统

Publications (2)

Publication Number Publication Date
CN112465689A true CN112465689A (zh) 2021-03-09
CN112465689B CN112465689B (zh) 2023-04-07

Family

ID=74833446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011129065.8A Active CN112465689B (zh) 2020-10-21 2020-10-21 基于可见显存交换区的gpu不可见显存管理方法及系统

Country Status (1)

Country Link
CN (1) CN112465689B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114489541A (zh) * 2022-01-14 2022-05-13 山东云海国创云计算装备产业创新中心有限公司 一种基于fpga的vga显存带宽调控方法及相关组件
CN117435112A (zh) * 2023-12-20 2024-01-23 摩尔线程智能科技(成都)有限责任公司 数据处理方法、系统及装置、电子设备和存储介质
CN117455750A (zh) * 2023-12-26 2024-01-26 芯瞳半导体技术(山东)有限公司 显存管理方法、装置、系统、介质及设备
CN114489541B (zh) * 2022-01-14 2024-05-10 山东云海国创云计算装备产业创新中心有限公司 一种基于fpga的vga显存带宽调控方法及相关组件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104503950A (zh) * 2014-12-09 2015-04-08 中国航空工业集团公司第六三一研究所 一种面向OpenGL API的图形处理器
CN104572509A (zh) * 2014-12-26 2015-04-29 中国电子科技集团公司第十五研究所 一种在龙芯计算平台上实现独立显卡显存分配的方法
CN107102957A (zh) * 2016-02-22 2017-08-29 深圳市知穹科技有限公司 一种基于gpu与nic之间的内存高速直接交换的方法及系统
CN107168801A (zh) * 2017-05-12 2017-09-15 南京大学 基于多内核页表的内核动态数据隔离以及保护技术
CN109376003A (zh) * 2018-08-17 2019-02-22 中国航空无线电电子研究所 一种链式结构的gpu显存管理方法
CN110231988A (zh) * 2018-03-05 2019-09-13 龙芯中科技术有限公司 显存访问方法、装置及存储介质
CN110928695A (zh) * 2020-02-12 2020-03-27 南京芯瞳半导体技术有限公司 一种关于显存的管理方法、装置及计算机存储介质
US20200118299A1 (en) * 2011-06-17 2020-04-16 Advanced Micro Devices, Inc. Real time on-chip texture decompression using shader processors
CN111050120A (zh) * 2019-11-12 2020-04-21 中国船舶重工集团公司第七0九研究所 一种非制冷型中长波红外视频通信方法及系统
CN111240631A (zh) * 2020-02-20 2020-06-05 湖南麒麟信安科技有限公司 基于AMD显卡虚拟化传输Linux虚拟机屏幕画面的方法及系统
CN111737019A (zh) * 2020-08-31 2020-10-02 西安芯瞳半导体技术有限公司 一种显存资源的调度方法、装置及计算机存储介质

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200118299A1 (en) * 2011-06-17 2020-04-16 Advanced Micro Devices, Inc. Real time on-chip texture decompression using shader processors
CN104503950A (zh) * 2014-12-09 2015-04-08 中国航空工业集团公司第六三一研究所 一种面向OpenGL API的图形处理器
CN104572509A (zh) * 2014-12-26 2015-04-29 中国电子科技集团公司第十五研究所 一种在龙芯计算平台上实现独立显卡显存分配的方法
CN107102957A (zh) * 2016-02-22 2017-08-29 深圳市知穹科技有限公司 一种基于gpu与nic之间的内存高速直接交换的方法及系统
CN107168801A (zh) * 2017-05-12 2017-09-15 南京大学 基于多内核页表的内核动态数据隔离以及保护技术
CN110231988A (zh) * 2018-03-05 2019-09-13 龙芯中科技术有限公司 显存访问方法、装置及存储介质
CN109376003A (zh) * 2018-08-17 2019-02-22 中国航空无线电电子研究所 一种链式结构的gpu显存管理方法
CN111050120A (zh) * 2019-11-12 2020-04-21 中国船舶重工集团公司第七0九研究所 一种非制冷型中长波红外视频通信方法及系统
CN110928695A (zh) * 2020-02-12 2020-03-27 南京芯瞳半导体技术有限公司 一种关于显存的管理方法、装置及计算机存储介质
CN111240631A (zh) * 2020-02-20 2020-06-05 湖南麒麟信安科技有限公司 基于AMD显卡虚拟化传输Linux虚拟机屏幕画面的方法及系统
CN111737019A (zh) * 2020-08-31 2020-10-02 西安芯瞳半导体技术有限公司 一种显存资源的调度方法、装置及计算机存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭获然，等: "基于国产GPU的GLSL编译器设计", 《计算机与数字工程》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114489541A (zh) * 2022-01-14 2022-05-13 山东云海国创云计算装备产业创新中心有限公司 一种基于fpga的vga显存带宽调控方法及相关组件
CN114489541B (zh) * 2022-01-14 2024-05-10 山东云海国创云计算装备产业创新中心有限公司 一种基于fpga的vga显存带宽调控方法及相关组件
CN117435112A (zh) * 2023-12-20 2024-01-23 摩尔线程智能科技(成都)有限责任公司 数据处理方法、系统及装置、电子设备和存储介质
CN117435112B (zh) * 2023-12-20 2024-04-05 摩尔线程智能科技(成都)有限责任公司 数据处理方法、系统及装置、电子设备和存储介质
CN117455750A (zh) * 2023-12-26 2024-01-26 芯瞳半导体技术(山东)有限公司 显存管理方法、装置、系统、介质及设备
CN117455750B (zh) * 2023-12-26 2024-04-02 芯瞳半导体技术(山东)有限公司 显存管理方法、装置、系统、介质及设备

Also Published As

Publication number Publication date
CN112465689B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US10990540B2 (en) Memory management method and apparatus
CN105740164B (zh) 支持缓存一致性的多核处理器、读写方法、装置及设备
US20200364821A1 (en) Unified memory systems and methods
CN110597451B (zh) 一种虚拟化缓存的实现方法及物理机
US9274839B2 (en) Techniques for dynamic physical memory partitioning
US9547535B1 (en) Method and system for providing shared memory access to graphics processing unit processes
US7971026B2 (en) Information processing apparatus and access control method
JP4941148B2 (ja) Ｇｐｕにおけるページマッピングのための専用機構
JP5006798B2 (ja) 仮想化グラフィックスアドレスのワンステップアドレス変換
US8395631B1 (en) Method and system for sharing memory between multiple graphics processing units in a computer system
CN112465689B (zh) 基于可见显存交换区的gpu不可见显存管理方法及系统
KR20190021474A (ko) 페이지 오류 없이 가상 메모리 내 희소 데이터 세트에의 물리 페이지의 할당
CN112445767A (zh) 内存管理方法及装置、电子设备、存储介质
CN115809028B (zh) 一种缓存数据替换方法、装置、图形处理系统及电子设备
US20220066928A1 (en) Pooled memory controller for thin-provisioning disaggregated memory
CN113039531B (zh) 用于分配缓存资源的方法、系统和存储介质
CN109766179B (zh) 一种显存分配方法以及装置
CN114461406A (zh) DMA OpenGL优化方法
CN115454358B (zh) 数据的存储控制方法及其装置、图像处理系统
JP7058658B2 (ja) 映像表示方法、装置、電子機器及びコンピュータプログラム製品
CN112596913A (zh) 提高内存透明大页性能的方法、装置及用户设备、存储介质
CN105988871B (zh) 一种远端内存分配方法、装置和系统
CN112801856A (zh) 数据处理方法和装置
CN111026680A (zh) 将第一标识符映射到第二标识符
CN114461391A (zh) 一种可重映射的gpu主存访问管理方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.1, zanlong North Road, Fenghuang Industrial Park, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: No. 709 Research Institute of China Shipbuilding Corp.

Address before: No.1, zanlong North Road, Fenghuang Industrial Park, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant before: NO.709 RESEARCH INSTITUTE OF CHINA SHIPBUILDING INDUSTRY Corp.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20220811

Address after: 430000 No. 1 Baihe Road, Guandong Industrial Park, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan lingjiu Microelectronics Co.,Ltd.

Address before: No.1, zanlong North Road, Fenghuang Industrial Park, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant before: No. 709 Research Institute of China Shipbuilding Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant