CN112463502A - 一种可编程逻辑器件管脚状态检测方法、装置及系统 - Google Patents
一种可编程逻辑器件管脚状态检测方法、装置及系统 Download PDFInfo
- Publication number
- CN112463502A CN112463502A CN202011453259.3A CN202011453259A CN112463502A CN 112463502 A CN112463502 A CN 112463502A CN 202011453259 A CN202011453259 A CN 202011453259A CN 112463502 A CN112463502 A CN 112463502A
- Authority
- CN
- China
- Prior art keywords
- programmable logic
- logic device
- pin
- gpio
- electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000005611 electricity Effects 0.000 claims abstract description 32
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims description 49
- 230000002159 abnormal effect Effects 0.000 claims description 23
- 238000004590 computer program Methods 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种可编程逻辑器件管脚状态检测方法、装置及系统，包括：预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；在可编程逻辑器件正常工作后，控制可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个GPIO管脚的输入信号是否均为预设方波信号，若是，则释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使服务器正常启动；若否，则通过BMC进行告警提示；有利于及时对可编程逻辑器件的管脚进行维护，能够节约人力成本、提高运维效率。
Description
技术领域
本发明实施例涉及计算机技术领域，特别是涉及一种可编程逻辑器件管脚状态检测方法、装置及系统。
背景技术
目前服务器中使用的可编程逻辑器件芯片例如CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)都是经过芯片厂家及市场的大量验证，其稳定性可以得到保证，但是由于操作不当，线路设计及加工工艺等方面的问题，经常会出现可编程逻辑器件管脚损坏问题，从而导致服务器运行异常。如图1所示，在服务器架构中，可编程逻辑器件主要用来控制服务器的上下电时序，其控制原理是，可编程逻辑器件通过逻辑代码，控制GPIO的高低电平，从而控制VR芯片的使能信号，使能信号为高电平时，VR(VoltageRegulator，稳压器)芯片可以产生电压，服务器可以上电；使能信号为低电平时，VR芯片不会输出电压，服务器断电。此架构下，一旦可编程逻辑器件的管脚出现问题，VR的使能信号不再受控，电源不正常就会导致服务器工作不正常，由于服务器主板上VR较多，链路也比较复杂，当服务器工作不正常是，无法确定到底是VR链路中的可编程逻辑器件逻辑代码、可编程逻辑器件管脚、硬件链路、VR Code中哪一项存在问题，还是需要研发人员使用示波器或万用表，并配合可编程逻辑器件逻辑代码修改，来完成问题的分析定位，浪费大量的人力成本。
鉴于此，如何提供一种解决上述技术问题的可编程逻辑器件管脚状态检测方法、装置及系统成为本领域技术人员需要解决的技术问题。
发明内容
本发明实施例的目的是提供一种可编程逻辑器件管脚状态检测方法、装置及系统，在使用过程中能够使工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
为解决上述技术问题，本发明实施例提供了一种可编程逻辑器件管脚状态检测方法，包括：
预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；若否，则存在状态异常的GPIO管脚，通过BMC进行告警提示。
可选的，还包括：
记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。
可选的，还包括：
将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
可选的，所述将各个所述状态检测结果存储至寄存器中为：
将各个所述状态检测结果以列表的形式存储至所述寄存器中。
可选的，在确定出存在状态异常的GPIO管脚后，还包括：
持续拉低所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号。
本发明实施例还提供了一种可编程逻辑器件管脚状态检测装置，包括：
设置模块，用于预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
第一控制模块，用于在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
第二控制模块，用于控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号；
检测模块，用于检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，触发释放模块；若否，则存在状态异常的GPIO管脚，触发告警模块；
所述释放模块，用于释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；
所述告警模块，用于通过BMC进行告警提示。
可选的，还包括：
记录模块，用于记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。
可选的，还包括：
传输模块，用于将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
本发明实施例还提供了一种可编程逻辑器件管脚状态检测系统，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述可编程逻辑器件管脚状态检测方法的步骤。
本发明实施例提供了一种可编程逻辑器件管脚状态检测方法、装置及系统，该方法通过预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚，在可编程逻辑器件正常启动之后可以控制可编程逻辑器件中的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并且控制可编程逻辑器件中的各个GPIO管脚在预设时长内输出预设方波信号，由于每个GPIO管脚均为双向管脚，因此每个GPIO管脚均存在输入信号，当检测到各个GPIO管脚各自的输入信号均为预设方波信号时，说明每个GPIO管脚状态正常，此时可以释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，使服务器正常启动，只要检测出其中一个GPIO管脚的输入信号不是预设方波信号时，就说明该GPIO管脚状态异常，此时可以通过BMC进行告警提示，以便工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种可编程逻辑器件的GPIO管脚示意图；
图2为本发明实施例提供的一种可编程逻辑器件管脚状态检测方法的流程示意图；
图3为本发明实施例提供的一种可编程逻辑器件的GPIO管脚架构图；
图4为本发明实施例提供的一种可编程逻辑器件管脚状态检测装置的结构示意图。
具体实施方式
本发明实施例提供了一种可编程逻辑器件管脚状态检测方法、装置及系统，在使用过程中能够使工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图2，图2为本发明实施例提供的一种可编程逻辑器件管脚状态检测方法的流程示意图。该方法包括：
S110：预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
需要说明的是，本实施例中可以预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚，具体可以通过逻辑代码对各个GPIO管脚进行设置，使每个GPIO管脚在作为输入管脚的同时也能作为输出管脚使用，GPIO双向管脚架构如图3所示。S120：在可编程逻辑器件正常工作后，控制可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
具体的，由于可编程逻辑器件启动过程中所需的三个配置管脚不需要逻辑代码实现，若可编程逻辑器件能够正常启动，则说明三个配置管脚均是正常的，因此在服务器AC上电时，在可编程逻辑器件正常启动后可以通过控制可编程逻辑器件中的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，暂时延时服务器AC上电。
S130：控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个GPIO管脚的输入信号是否均为预设方波信号，若是，则进入S140；若否，则进入S150；
具体的，在拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号后，控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，可编程逻辑器件可以通过检测各个GPIO管脚的输入信号的高低电平变化来进一步检测GPIO管脚的输入信号是否为预设方波信号，其中，预设方波信号可以为1KHz的方波信号，预设时长可以为10ms，如果检测出每个GPIO管脚各自的输入也是预设方波信号，则说明可编程逻辑器件上的各个GPIO管脚均是正常状态，若检测中可编程逻辑器件上的各个GPIO管脚中至少有一个GPIO管脚的输入信号不是预设方波信号，则说明该GPIO管脚是异常状态。
S140：各个GPIO管脚的状态正常，释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使服务器正常启动；
可以理解的是，在确定出可编程逻辑器件上的各个GPIO管脚的状态均正常时，可以释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号使服务器正常启动。
其中，在对可编程逻辑器件上的各个GPIO管脚进行检测的过程中使各个各个GPIO管脚输出预设方波信号的持续时长为预设时长，可以将预设时长设置为不超过10ms的时长，从而可以避免对服务器本身功能带来影响，避免降低客户体验。当然，在实际应用过程中预设时长可以根据实际需要进行确定，本实施例对此不做特殊限定。
S150：存在状态异常的GPIO管脚，通过BMC进行告警提示。
具体的，在确定出可编程逻辑器件上的各个GPIO管脚存在状态异常的GPIO管脚时，可以通过BMC进行告警提示，具体可以通过I2C通知BMC进行告警提示，以便工作人员及时获知是可编程逻辑器件管脚出现异常，使工作人员快速完成VR链路中问题的分析定位，及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
另外，本实施例中在确定出存在状态异常的GPIO管脚后，还可以持续拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，以防止对服务器AC进行上电后服务器无法正常工作。
其中，该方法还可以包括：
记录可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个状态检测结果存储至寄存器中。
需要说明的是，为了方便工作人员能够了解可编程逻辑器件中所有GPIO管脚各自的状态，以及当存在异常管脚时能够尽快定位哪个GPIO管脚出现异常，本实施例中还可以在可编程逻辑器件中所有GPIO管脚状态检测完成后，记录各个GPIO管脚的状态检测结果，并将所有的状态检测结果存储至寄存器中，具体可以通过列表的形式进行存储，以方便工作人员从寄存器中获取状态检测结果后，对异常的GPIO管脚进行维护。
当然，为了方便工作人员对可编程逻辑器件中所有GPIO管脚各自的状态进行实时了解，还可以将寄存器中的各个状态检测结果传输至BMC中，以便通过BMC对各个状态检测结果进行展示，具体可以通过BMC的Web界面进行展示，从而可以使工作人员通过Web界面实时查看可编程逻辑器件中各个GPIO管脚的状态。
另外，在实际应用中本实施例中的可编程逻辑器件具体可以采用CPLD，当然也可以采用FPGA(Field-Programmable Gate Array，现场可编程门阵列)，具体采用哪种可以根据实际需要进行确定，本实施例对此不做特殊限定。
可见，该方法通过预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚，在可编程逻辑器件正常启动之后可以控制可编程逻辑器件中的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并且控制可编程逻辑器件中的各个GPIO管脚在预设时长内输出预设方波信号，由于每个GPIO管脚均为双向管脚，因此每个GPIO管脚均存在输入信号，当检测到各个GPIO管脚各自的输入信号均为预设方波信号时，说明每个GPIO管脚状态正常，此时可以释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，使服务器正常启动，只要检测出其中一个GPIO管脚的输入信号不是预设方波信号时，就说明该GPIO管脚状态异常，此时可以通过BMC进行告警提示，以便工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
在上述实施例的基础上，本发明实施例还提供了一种可编程逻辑器件管脚状态检测装置，具体请参照图4。该装置包括：
设置模块41，用于预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
第一控制模块42，用于在可编程逻辑器件正常工作后，控制可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
第二控制模块43，用于控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号；
检测模块44，用于检测各个GPIO管脚的输入信号是否均为预设方波信号，若是，则各个GPIO管脚的状态正常，触发释放模块45；若否，则存在状态异常的GPIO管脚，触发告警模块46；
释放模块45，用于释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使服务器正常启动；
告警模块46，用于通过BMC进行告警提示。
进一步的，该装置还包括：
记录模块，用于记录可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个状态检测结果存储至寄存器中。
进一步的，该装置还包括：
传输模块，用于将寄存器中的各个状态检测结果传输至BMC中，以便通过BMC对各个状态检测结果进行展示。
需要说明的是，本发明实施例中所提供的可编程逻辑器件管脚状态检测装置具有上述实施例中所提供的可编程逻辑器件管脚状态检测方法相同的有益效果，并且对于本实施例中所涉及到的饿可编程逻辑器件管脚状态检测方法的具体介绍请参照上述实施例，本申请在此不再赘述。
在上述实施例的基础上，本发明实施例还提供了一种可编程逻辑器件管脚状态检测系统，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上述可编程逻辑器件管脚状态检测方法的步骤。
具体的，本实施例中的处理器可以用于实现预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；在可编程逻辑器件正常工作后，控制可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个GPIO管脚的输入信号是否均为预设方波信号，若是，则各个GPIO管脚的状态正常，释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使服务器正常启动；若否，则存在状态异常的GPIO管脚，通过BMC进行告警提示。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种可编程逻辑器件管脚状态检测方法，其特征在于，包括：
预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；若否，则存在状态异常的GPIO管脚，通过BMC进行告警提示。
2.根据权利要求1所述的可编程逻辑器件管脚状态检测方法，其特征在于，还包括：
记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。
3.根据权利要求2所述的可编程逻辑器件管脚状态检测方法，其特征在于，还包括：
将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
4.根据权利要求2所述的可编程逻辑器件管脚状态检测方法，其特征在于，所述将各个所述状态检测结果存储至寄存器中为：
将各个所述状态检测结果以列表的形式存储至所述寄存器中。
5.根据权利要求1所述的可编程逻辑器件管脚状态检测方法，其特征在于，在确定出存在状态异常的GPIO管脚后，还包括：
持续拉低所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号。
6.一种可编程逻辑器件管脚状态检测装置，其特征在于，包括：
设置模块，用于预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
第一控制模块，用于在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
第二控制模块，用于控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号；
检测模块，用于检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，触发释放模块；若否，则存在状态异常的GPIO管脚，触发告警模块；
所述释放模块，用于释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；
所述告警模块，用于通过BMC进行告警提示。
7.根据权利要求6所述的可编程逻辑器件管脚状态检测装置，其特征在于，还包括：
记录模块，用于记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。
8.根据权利要求7所述的可编程逻辑器件管脚状态检测方法，其特征在于，还包括：
传输模块，用于将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
9.一种可编程逻辑器件管脚状态检测系统，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述可编程逻辑器件管脚状态检测方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011453259.3A CN112463502B (zh) | 2020-12-11 | 2020-12-11 | 一种可编程逻辑器件管脚状态检测方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011453259.3A CN112463502B (zh) | 2020-12-11 | 2020-12-11 | 一种可编程逻辑器件管脚状态检测方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112463502A true CN112463502A (zh) | 2021-03-09 |
| CN112463502B CN112463502B (zh) | 2022-11-11 |
Family
ID=74801383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011453259.3A Active CN112463502B (zh) | 2020-12-11 | 2020-12-11 | 一种可编程逻辑器件管脚状态检测方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112463502B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113032026A (zh) * | 2021-03-19 | 2021-06-25 | 山东英信计算机技术有限公司 | 一种服务器主板的固件管理方法、装置、设备及介质 |
| CN113127302A (zh) * | 2021-04-16 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种板卡gpio的监控方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107678909A (zh) * | 2017-07-31 | 2018-02-09 | 郑州云海信息技术有限公司 | 一种服务器中监控芯片配置状态的电路及方法 |
| CN109271178A (zh) * | 2018-09-05 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种基于Whitley平台实现CPLD升级的方法和系统 |
| CN110908839A (zh) * | 2019-11-22 | 2020-03-24 | 苏州浪潮智能科技有限公司 | 一种逻辑模块的故障解除方法、装置及设备 |
| CN111221390A (zh) * | 2019-12-31 | 2020-06-02 | 苏州浪潮智能科技有限公司 | 一种兼容分时连接CPU和Tri mode卡的背板及实现方法 |
-
2020
- 2020-12-11 CN CN202011453259.3A patent/CN112463502B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107678909A (zh) * | 2017-07-31 | 2018-02-09 | 郑州云海信息技术有限公司 | 一种服务器中监控芯片配置状态的电路及方法 |
| CN109271178A (zh) * | 2018-09-05 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种基于Whitley平台实现CPLD升级的方法和系统 |
| CN110908839A (zh) * | 2019-11-22 | 2020-03-24 | 苏州浪潮智能科技有限公司 | 一种逻辑模块的故障解除方法、装置及设备 |
| CN111221390A (zh) * | 2019-12-31 | 2020-06-02 | 苏州浪潮智能科技有限公司 | 一种兼容分时连接CPU和Tri mode卡的背板及实现方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113032026A (zh) * | 2021-03-19 | 2021-06-25 | 山东英信计算机技术有限公司 | 一种服务器主板的固件管理方法、装置、设备及介质 |
| CN113127302A (zh) * | 2021-04-16 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种板卡gpio的监控方法和装置 |
| CN113127302B (zh) * | 2021-04-16 | 2023-05-26 | 山东英信计算机技术有限公司 | 一种板卡gpio的监控方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112463502B (zh) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112463502B (zh) | 一种可编程逻辑器件管脚状态检测方法、装置及系统 | |
| TWI362588B (en) | Monitor apparatus, a monitoring method thereof and computer apparatus therewith | |
| US20080172578A1 (en) | Detection device capable of detecting main-board and method therefor | |
| CN110515802A (zh) | 一种服务器开机故障的监测方法、系统及相关组件 | |
| CN111176736B (zh) | 一种服务器主板上下电测试方法及系统 | |
| CN106055440A (zh) | 一种通过bmc实现服务器异常断电的测试方法及系统 | |
| CN115328290B (zh) | 上电异常指示方法、装置、设备及存储介质 | |
| CN111831498B (zh) | 一种断电测试方法、装置及设备 | |
| CN109582505B (zh) | 一种bios选项默认值的恢复系统、方法及装置 | |
| CN108802627B (zh) | Bbu独立供电的测试方法、装置、系统及可读存储介质 | |
| CN106201797A (zh) | 疲劳测试机搭配4u治具实现多节点ac测试的方法 | |
| CN117149491A (zh) | 一种电源监测方法、系统、装置及存储介质 | |
| CN111176958B (zh) | 信息监测方法、系统和存储介质 | |
| CN107194258B (zh) | 监测代码漏洞的方法、装置及电子设备、存储介质 | |
| CN108710037B (zh) | Ops状态检测方法、系统和设备 | |
| CN203365564U (zh) | 一种遥控器的自动测试系统 | |
| US20140164815A1 (en) | Server analyzing system | |
| CN114624569A (zh) | 传感器电路异常检测方法、电路、装置、智能设备及介质 | |
| CN112732498B (zh) | 模拟设备单点上下电的测试方法、装置、设备及存储介质 | |
| CN114895957A (zh) | 升级测试系统、方法及存储介质 | |
| CN103324186A (zh) | 一种遥控器的自动测试系统及其控制方法 | |
| CN111679943A (zh) | 一种服务器测试系统 | |
| CN102143338A (zh) | 一种电视机待机提醒方法及电视机 | |
| CN114564238A (zh) | 一种确定cpu的唤醒设备的方法、装置以及介质 | |
| CN215526032U (zh) | 一种mtk板的老化测试装置及屏幕老化测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |