CN112399100A - 一种实现相关双采样的同步复位脉冲输出像素结构 - Google Patents

一种实现相关双采样的同步复位脉冲输出像素结构 Download PDF

Info

Publication number
CN112399100A
CN112399100A CN201910750126.3A CN201910750126A CN112399100A CN 112399100 A CN112399100 A CN 112399100A CN 201910750126 A CN201910750126 A CN 201910750126A CN 112399100 A CN112399100 A CN 112399100A
Authority
CN
China
Prior art keywords
reset
voltage
pixel
comparator
vpix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910750126.3A
Other languages
English (en)
Inventor
徐江涛
林鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University Marine Technology Research Institute
Original Assignee
Tianjin University Marine Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University Marine Technology Research Institute filed Critical Tianjin University Marine Technology Research Institute
Priority to CN201910750126.3A priority Critical patent/CN112399100A/zh
Publication of CN112399100A publication Critical patent/CN112399100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种实现相关双采样的同步复位脉冲输出像素结构，由光电二极管PD、复位开关Sr、比较器、选择开关S1与S2、反馈开关S3、采样电容Cs以及像素控制逻辑组成；PD连接到比较器正相输入端，并通过复位开关Sr连接到复位电压Vpix；比较器的输出comp连接到像素控制逻辑的输入，并通过反馈开关S3连接到比较器的负相输入端；采样电容Cs的一个极板连接到比较器的负相输入端，另一个极板通过开关S2连接到Vpix，通过开关S2连接到参考电压Vref；像素控制逻辑产生控制信号S1、S2、S3，复位信号Sr以及像素的单比特输出；该结构解决传统脉冲输出像素无法进行相关双采样，固定模式噪声大的问题。

Description

一种实现相关双采样的同步复位脉冲输出像素结构
技术领域
本发明属于模拟集成电路设计领域，尤其涉及在图像传感器应用中一种实现相关双采样的同步复位脉冲输出像素结构。
背景技术
近年来，图像传感器发展日益迅猛，在消费电子，汽车电子，智能监控军事侦察等领域的应用越来越广泛。而脉冲型像素结构仅输出单比特或多比特的脉冲，大大减少了数据量，提高了传输速度，受到广泛关注。
经典脉冲型像素结构如图1所示，由光电二极管、复位管、比较器和像素控制逻辑组成。光电二极管PD通过复位晶体管M1连接到复位电压Vpix；PD同时连接到比较器的负相输入端；比较器的正相输入端接参考电压Vref；像素控制逻辑根据比较器的输出以及像素工作时序产生复位信号Rst以及数字输出。该结构仅输出单比特脉冲，减小了数据量，且无需进行后续量化处理，适应高速应用需求。但是该结构不能进行相关双采样，比较器失调和复位噪声引入的FPN会造成像素间非一致性，恶化成像效果。
发明内容
针对现有技术存在的问题，本发明提出了一种实现相关双采样的同步复位脉冲输出像素结构，利用像素内放大器存储失调电压和复位噪声，解决传统脉冲输出像素无法进行相关双采样，固定模式噪声大的问题。
一种实现相关双采样的同步复位脉冲输出像素结构，如图2所示，由光电二极管PD、复位开关Sr、比较器、选择开关S1与S2、反馈开关S3、采样电容Cs以及像素控制逻辑组成；PD连接到比较器正相输入端，并通过复位开关Sr连接到复位电压Vpix；比较器的输出comp连接到像素控制逻辑的输入，并通过反馈开关S3连接到比较器的负相输入端；采样电容Cs的一个极板连接到比较器的负相输入端，另一个极板通过开关S2连接到Vpix，通过开关S2连接到参考电压Vref；像素控制逻辑产生控制信号S1、S2、S3，复位信号Sr以及像素的单比特输出。
图3给出该像素结构工作的时序图。像素工作过程分为复位、失调存储、积分共三个阶段；在复位阶段，像素时钟信号Read为高电平，复位开关控制信号Sr置低，复位开关导通，PD被复位到电源电压Vpix，同时控制信号S1、S3置高，S2置低，开关S1与S3导通，S2关断，放大器输出反馈回放大器输入并通过采样电容Cs与Vpix相连，考虑放大器的失调电压Vos，此时放大器正相输入端上的电压为Vpix+Vos；像素时钟Read跳变到低电平后，像素进入失调存储状态，复位信号Sr被置高，复位开关关断，其他开关的控制信号不变；记复位噪声以及复位开关的沟道电荷注入引入的电压差为ΔVrst，则此时PD上的电压为Vpix+ΔVrst；此时放大器仍工作在闭环状态，其负相输入端的电压跟随PD电压变化，因此此时放大器负相输入端的电压为Vpix+Vos+ΔVrst，该电压被电容Cs存储，电容Cs上的电荷量为Q=（Vpix+Vos+ΔVrst-Vpix）•Cs=（Vos+ΔVrst）•Cs；而后开关S1、S2、S3的控制信号翻转，反馈开关S3关断，放大器工作在比较模式，像素进入积分状态，采样电容连接到参考电压Vref，在该过程中电容电荷守恒，比较器负相输入端的电压变为Vos+ΔVrst+Vref。PD收集光生电子，PD电压线性降低，当PD电压小于比较器负相电压时，比较器翻转，比较器翻转的时刻为Vpix+ΔVrst+Vos-I•t=Vos+ΔVrst+Vref；可得到t=（Vpix-Vref）/I，其中I为PD积分电流，t为像素从复位电压积分到参考电压的时间；积分触发的时间只与光电流、参考电压、像素复位电压有关，与比较器的失调电压，复位开关的复位噪声以及沟道电荷注入量无关，从而减小了复位噪声与固定模式噪声。比较器翻转后，等待Read信号到来，像素再次进入复位状态。
一种实现相关双采样的同步复位脉冲输出像素结构，输出1bit脉冲，无需后续量化操作，减小数据量，满足高速应用需求；同步复位，与传统基于帧的读出方式兼容，像素控制逻辑较为简单，减小像素面积；可以通过调节参考电压与复位电压灵活调节动态范围与灵敏度；实现了时间域的相关双采样，消除复位管复位噪声和比较器失调，减小像素FPN。
附图说明
图1是传统脉冲像素结构图；
图2是相关双采样脉冲输出像素结构图；
图3是工作时序图；
图4是像素控制逻辑电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清晰，下面将结合实例给出本发明实施方式的具体描述。
本发明提出一种实现相关双采样的同步复位脉冲输出像素结构，通过在积分前将运放接成闭环模式来存储运放的输入失调电压，通过使反馈开关延迟于复位开关关断的时序操作进一步实现复位噪声存储和复位管电荷注入量存储。像素控制逻辑的关键在于产生延迟于Sr响应的控制信号S1、S2、S3；该延迟可以通过额外引入一个延迟于Read的时钟信号实现，亦可通过像素内的反相器实现。通过像素内反相器产生控制信号延迟的一种像素控制逻辑电路如图4所示，由一个锁存器，一个或门，三个反相器和输出级组成。比较器的输出信号comp作为锁存器Pixel_latch的输入，锁存器在Read低电平时导通，Read为高电平时锁存，锁存器的输出连接到或门OR的一个输入端，或门的另一个输入端连接Readb信号，Readb信号与Read信号反相；或门的输出信号Sr作为复位管的控制信号，Sr通过两个反相器inv1、inv2产生控制信号S2，信号S2通过反相器inv3产生控制信号S1与控制信号S3；信号S2作为时钟Read控制的反相器的输入，产生像素输出out。复位阶段，PD被复位到复位电压Vpix；Read信号由高电平翻转到低电平后，进入失调存储阶段，失调存储阶段持续的时间为inv1、inv2、inv3三个反相器延迟；控制信号S1/S3翻转后像素即进入积分状态。
在开关S1、S2、S3的切换过程中，也会有部分的热噪声被电容采样，引入额外的噪声，但是由于采样电容Cs的容值远大于PD的寄生电容，故该噪声造成的电压误差远小于复位开关复位噪声带来的电压误差，该结构相对传统结构仍能显著减小噪声，提高成像效果。

Claims (2)

1.一种实现相关双采样的同步复位脉冲输出像素结构，其特征在于：由光电二极管PD、复位开关Sr、比较器、选择开关S1与S2、反馈开关S3、采样电容Cs以及像素控制逻辑组成；PD连接到比较器正相输入端，并通过复位开关Sr连接到复位电压Vpix；比较器的输出comp连接到像素控制逻辑的输入，并通过反馈开关S3连接到比较器的负相输入端；采样电容Cs的一个极板连接到比较器的负相输入端，另一个极板通过开关S2连接到Vpix，通过开关S2连接到参考电压Vref；像素控制逻辑产生控制信号S1、S2、S3，复位信号Sr以及像素的单比特输出。
2.根据权利要求1所述一种实现相关双采样的同步复位脉冲输出像素结构，其特征在于：像素工作过程分为复位、失调存储、积分共三个阶段；在复位阶段，像素时钟信号Read为高电平，复位开关控制信号Sr置低，复位开关导通，PD被复位到电源电压Vpix，同时控制信号S1、S3置高，S2置低，开关S1与S3导通，S2关断，放大器输出反馈回放大器输入并通过采样电容Cs与Vpix相连，考虑放大器的失调电压Vos，此时放大器正相输入端上的电压为Vpix+Vos；像素时钟Read跳变到低电平后，像素进入失调存储状态，复位信号Sr被置高，复位开关关断，其他开关的控制信号不变；记复位噪声以及复位开关的沟道电荷注入引入的电压差为ΔVrst，则此时PD上的电压为Vpix+ΔVrst；此时放大器仍工作在闭环状态，其负相输入端的电压跟随PD电压变化，因此此时放大器负相输入端的电压为Vpix+Vos+ΔVrst，该电压被电容Cs存储，电容Cs上的电荷量为Q=（Vpix+Vos+ΔVrst-Vpix）•Cs=（Vos+ΔVrst）•Cs；而后开关S1、S2、S3的控制信号翻转，反馈开关S3关断，放大器工作在比较模式，像素进入积分状态，采样电容连接到参考电压Vref，在该过程中电容电荷守恒，比较器负相输入端的电压变为Vos+ΔVrst+Vref；PD收集光生电子，PD电压线性降低，当PD电压小于比较器负相电压时，比较器翻转，比较器翻转的时刻为Vpix+ΔVrst+Vos-I•t=Vos+ΔVrst+Vref；可得到t=（Vpix-Vref）/I，其中I为PD积分电流，t为像素从复位电压积分到参考电压的时间；积分触发的时间只与光电流、参考电压、像素复位电压有关，与比较器的失调电压，复位开关的复位噪声以及沟道电荷注入量无关，从而减小了复位噪声与固定模式噪声；比较器翻转后，等待Read信号到来，像素再次进入复位状态。
CN201910750126.3A 2019-08-14 2019-08-14 一种实现相关双采样的同步复位脉冲输出像素结构 Pending CN112399100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910750126.3A CN112399100A (zh) 2019-08-14 2019-08-14 一种实现相关双采样的同步复位脉冲输出像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910750126.3A CN112399100A (zh) 2019-08-14 2019-08-14 一种实现相关双采样的同步复位脉冲输出像素结构

Publications (1)

Publication Number Publication Date
CN112399100A true CN112399100A (zh) 2021-02-23

Family

ID=74601436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910750126.3A Pending CN112399100A (zh) 2019-08-14 2019-08-14 一种实现相关双采样的同步复位脉冲输出像素结构

Country Status (1)

Country Link
CN (1) CN112399100A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631033A (zh) * 2001-12-10 2005-06-22 摩托罗拉公司 时间积分像素传感器中的数字双采样
CN101098413A (zh) * 2006-06-30 2008-01-02 富士通株式会社 图像处理电路、成像电路和电子装置
CN107454350A (zh) * 2017-08-25 2017-12-08 电子科技大学 脉冲宽度调制型图像传感器电路及其处理方法
CN109787563A (zh) * 2019-01-16 2019-05-21 电子科技大学 一种基于运放失调补偿的相关双采样电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631033A (zh) * 2001-12-10 2005-06-22 摩托罗拉公司 时间积分像素传感器中的数字双采样
CN101098413A (zh) * 2006-06-30 2008-01-02 富士通株式会社 图像处理电路、成像电路和电子装置
CN107454350A (zh) * 2017-08-25 2017-12-08 电子科技大学 脉冲宽度调制型图像传感器电路及其处理方法
CN109787563A (zh) * 2019-01-16 2019-05-21 电子科技大学 一种基于运放失调补偿的相关双采样电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
于璐等: "一种基于地址－事件表达的实时视觉传感器实现方法", 《光学学报》 *

Similar Documents

Publication Publication Date Title
US9866775B2 (en) Digital double sampling method, a related CMOS image sensor, and a digital camera comprising CMOS image sensor
US6498576B1 (en) Selective analog-to-digital conversion for a digital pixel sensor
US7095439B2 (en) Image sensor circuit and method
CN108184081A (zh) 一种用于cmos图像传感器中的高速数据读出电路
US10326955B1 (en) Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
CN110493546B (zh) Cmos图像传感器、像素单元及其控制方法
KR20040011836A (ko) 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
CN110832780B (zh) 模数转换器电路及用于模数转换的方法
CN110278397B (zh) 一种用于cmos图像传感器的低功耗列电路
JP2007329913A (ja) 電荷を均等化する改良されたアナログ／デジタル変換器マイクロ電子デバイス
CN115052118A (zh) 低噪声列并行单斜式微光图像传感器模数转换器
CN112399113B (zh) 一种实现像素内相关双采样的高速全局曝光像素结构
US7046079B2 (en) Circuit for generating a reference voltage
WO2021197454A1 (en) Fast multi-sampling in image sensors
CN112399100A (zh) 一种实现相关双采样的同步复位脉冲输出像素结构
CN110336965B (zh) 用于cmos图像传感器的有源像素摆幅扩展系统及方法
CN115550581A (zh) 一种像素列读出电路及图像传感器
US11977186B2 (en) ToF system
CN110505417A (zh) 用于cmos图像传感器的自适应转换增益系统及方法
US10687010B2 (en) Single-slope comparison device with high resolution and low noise and CMOS image sensor including the same
CN107846559B (zh) 一种高动态范围的图像传感器结构及其驱动方法
CN108881749B (zh) 一种基于相关双采样的像素单元电路及其相关双采样方法
CN114567738B (zh) 一种应用于cmos图像传感器的两步式单斜模数转换器
CN115209075A (zh) 一种像素单元电路、图像传感器及其时序控制方法
CN220234844U (zh) 图像传感器及其读出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210223

WD01 Invention patent application deemed withdrawn after publication