CN112385079A - 毫米波滤波器阵列 - Google Patents

Abstract

公开了毫米波滤波器阵列的方法、系统以及设备。该滤波器阵列包括：使用由介电材料制成的介电层形成的单位单元阵列；具有第一表面和相反的第二表面的介电层。各个单位单元包括导电侧壁层，该导电侧壁层至少部分地在介电层的第一表面与第二表面之间延伸并且在介电层内限定谐振空间。各个单位单元还包括在第一表面上形成的金属化层，该金属化层覆盖介电层的谐振空间的至少一部分并且电连接至导电侧壁层。各个单位单元包括在介电层的第一表面上形成的射频输入输出(RF I/O)触点。

Description

毫米波滤波器阵列

相关申请的交叉引用

本申请要求2019年7月13日提交的题为“Millimeter Wave Filter Array”的美国临时申请No.62/697,558的优先权，其主题通过引用其全部内容而并入本文。

技术领域

本公开总体上涉及射频装置，特别地涉及毫米波或微波滤波器，包括但不限于用于实现包括毫米波或微波滤波器阵列的装置的系统和方法。

背景技术

毫米波或微波相控阵(phased array)发送器和/或接收器可以用于高频蜂窝通信。例如，相控阵发送器和/或接收器可以用于蜂窝通信网络的基站中，以与一个或更多个蜂窝电话或者与另一基站进行通信。例如，在有源相控阵天线应用中，在与各个天线元件相关联的发送(或接收)功能中实现电子组件是一项挑战，该电子组件要足够小以装配在天线元件的单位元件面积或占用空间(footprint)内。此外，微波和毫米波滤波器通常被设计和制造为分立的组件，这些分立组件之间在物理和/或电气精度方面缺乏统一性，并且具有显著高于1dB的相对高的插入损耗的特点。

发明内容

在一个方面，本公开致力于提供一种射频装置。该射频装置包括：由介电材料制成的第一介电层，该第一介电层具有第一表面以及与第一表面相反的第二表面，该第一介电层具有第一多个腔，所述第一多个腔中的各个腔在第一表面与第二表面之间延伸。该射频装置还包括：至少部分地形成在第一介电层中的第一滤波器单位单元，该第一滤波器单位单元包括所述第一多个腔的第一多个侧壁。该单位单元还包括在所述第一多个侧壁中的至少一部分上形成的第一导电侧壁层，该第一导电侧壁层限定包括介电材料中的一些介电材料的第一谐振空间。该单位单元还包括在第一表面上形成的第一导电层，该第一导电层覆盖第一谐振空间的至少一部分并且电连接至第一导电侧壁层。该单位单元还包括在第一表面上形成的第一射频输入输出(RF I/O)触点，该第一RF I/O触点通过第一隔离区与第一导电层电隔离，该第一隔离区是绕第一RF I/O触点的周边的至少一部分形成的。

在另一方面，本公开致力于提供一种形成射频装置的方法。所述方法包括以下步骤：设置第一光学透明介电层，该介电层具有第一表面以及与第一表面相反的第二表面。所述方法还包括以下步骤：使用激光在第一光学透明介电层中照射第一三维结构，该第一三维结构包括第一多个侧壁区，所述第一多个侧壁区至少部分地在第一光学透明介电层的第一表面与第二表面之间延伸。所述方法还包括以下步骤：对第一三维结构进行蚀刻以形成第一三维腔结构。所述方法另外包括以下步骤：在第一三维腔结构中淀积金属以形成至少一个第一导电侧壁层，该第一导电侧壁层至少部分地在第一光学透明介电层的第一表面与第二表面之间延伸。所述方法还包括以下步骤：在第一光学透明介电层的第一表面上淀积第一金属层，并且在第一光学透明介电层的第二表面上淀积第二金属层。所述方法还包括以下步骤：对第一光学透明介电层的第一表面上的第一金属层进行构图，以形成射频输入输出(RF I/O)区，以及第一地平面(ground plane)，该第一地平面绕RF I/O区的周边(perimeter)并且与RF I/O区电隔离。

附图说明

本公开的前述和其它特征根据下面结合附图的描述和所附权利要求将完全变得更加显而易见。应当明白，这些附图仅描绘了根据本公开的几个实施方式，并因此不应被视为对其范围的限制，本公开通过使用附图，以附加特异性和细节进行描述。

图1示出了根据各种实现的示例相控阵(phased array)收发器。

图2示出了根据各种实现的示例滤波器阵列层的截面图。

图3示出了图2所示的滤波器阵列的一部分的俯视图。

图4示出了根据各种实现的示例集成滤波器天线阵列。

图5示出了图4所示的集成滤波器天线阵列的一部分的俯视图。

图6A和图6B示出了根据各种实现的具有可以提高滤波器阵列的机械稳定性的不同的金属化侧壁图案的两个介电层的各部分的俯视图。

图7A示出了根据各种实现的滤波器阵列的制造工艺的流程图。

图7B示出了根据各种实现的具有多个介电层的滤波器阵列的制造工艺的流程图。

图8示出了根据各种实现的集成滤波器天线阵列的制造工艺的流程图。

图9A至图9C示出了在制造的各个阶段的滤波器阵列的多部分的截面图。

在下面的详细描述中，针对形成本公开的一部分的附图进行说明。在附图中，除非上下文另有规定，相似符号通常标识相似组件。在该详细描述、附图以及权利要求中描述的例示性实施方式不是旨在进行限制。在不脱离在此呈现的主题的精神或范围的情况下，可以利用其它实施方式，并且可以进行其它改变。应当容易地明白，如在本文通常描述且在附图中例示的本公开的各方面可以按宽泛种类的不同配置来设置、代替、组合以及设计，它们全部明确地进行了设想并且成为本公开的一部分。

具体实施方式

在有源相控阵天线应用中，天线元件(antenna element)以及在与各个天线元件相关联的发送(或接收)功能中所需的电子组件优选为足够小以装配在单位天线元件面积内。单位天线元件面积是基于工作频率和天线波束的最大扫描角度的。例如，对于大约39GHz的“5G”蜂窝频率和大约45°的波束扫描角，该单位元件面积大约为(0.6λ(lambda))²或0.026平方英寸。举例来说，这样的单位元件面积可以介于0.01平方英寸至0.08平方英寸的范围内。在这里，λ(lambda)是自由空间波长。该天线元件间距是可以采用的最大间距，其可以防止在45°扫描角上相控阵天线辐射图上的栅瓣(grating lobe)。栅瓣是沿不希望的方向的天线辐射。结果，为了防止栅瓣并且使得能够实现+/-45°天线波束扫描，基于作为工作频率的39GHz的示例天线每平方英寸将具有大约38个或更多个的辐射元件。使滤波器和关联电子装置(例如，放大器和移相器)具有合适的尺寸以装配在该单位天线元件面积内也是一个挑战。作为示例，其它工作频率可以包括6GHz(或以下)、28GHz、55GHz至75GHz、120GHz。

微波和毫米波滤波器通常被设计和制造为单独的或分立的组件，其是经由焊料表面安装、经由同轴连接器或者经由波导连接而连接到较大系统(例如，发送和/或接收系统)中的。通常，滤波器需要按各个单独的滤波器进行测试和调谐，这是由于在这样的分立组件中缺乏足够的物理/电气精度的缘故。然而，由于要单独测试和调谐的滤波器数量庞大，因此在具有每平方英寸38个滤波器和天线元件的相控阵天线上执行单独的测试、调谐以及组装可能非常具有挑战性。此外，在一些相控阵应用中，当滤波器表现出不可接受的插入损耗而导致信噪比和相控阵天线范围下降时，则不采用天线元件与有源发送/接收电路之间的滤波器。另一方面，在该前端位置具有滤波器对于保护天线系统免受干扰信号可能是有用的。这是对照插入损耗与希望信号之间的关系，基于滤波器在抑制干扰源方面的性能而进行的系统权衡。足够小的尺寸(例如，天线元件间距约束)以及与阵列组件的集成和电互连也是重要的考虑因素。

预期到用于商用“5G”无线通信和卫星的毫米波或微波相控阵的期望激增(anticipated explosion)，将导致同时以紧密间隔开的频率工作的发送和/或接收阵列的密集网络。为了减轻固有的干扰问题，应当使用插入损耗(insertion loss)非常低的前端滤波器(天线元件与有源电路之间的滤波器)。

下面的描述讨论了射频装置，具体地可以用于毫米波或微波相控阵天线的毫米波或微波滤波器阵列。滤波器阵列减轻或避免了与上述其它滤波器方法相关联的缺点。特别地，与该频率范围内的符合尺寸和集成要求的常规滤波器的约100至约300的品质因数(Q)相比，滤波器阵列具有约1000至约2000的数量级的高品质因数(Q)。高Q使得滤波器阵列能够具有非常低的插入损耗。例如，滤波器阵列的插入损耗可以低于1dB(例如0.8dB、0.5dB等)。在现有技术中实现的具有类似抑制性能的滤波器将表现出超过3dB的插入损耗，致使难于接受将该滤波器用于这种前端位置中。

可以使用精密制造技术来制造滤波器阵列，从而消除了对滤波器元件进行单独调谐的需要。结果，可以高可靠性地制造诸如要用于高频蜂窝应用的高密度滤波器阵列。为了提供高性能毫米波或微波滤波器的阵列，材料特性、电介质和金属几何形状的物理精度以及对准和结合方法必须是高度可重复的。本文所描述的材料和工艺具有这些希望的属性。

下面还讨论了集成相控阵滤波器天线，它在同一集成单位单元内包括了滤波器和天线元件。集成相控阵滤波器天线表现出高增益、高Q以及低插入损耗，这可以使集成相控阵滤波器天线非常适合高频“5G”蜂窝应用。

下面还讨论了制造滤波器阵列和集成相控阵滤波器天线的工艺。该制造工艺利用了高精度3D激光照射方法，该方法可使精确定位，从而可以高密度制造滤波器和天线元件。

在一些实施方式中，射频装置还包括滤波器单位单元阵列，该滤波器单位单元阵列包括：在由介电材料制成的第一介电层中形成的第一滤波器单位单元，以及该滤波器单位单元阵列中的与第一滤波器单位单元相邻的第二滤波器单位单元，其中，第二滤波器单位单元包括由介电材料限定的腔的第二多个侧壁，所述第二多个侧壁中的至少一个侧壁和所述第一多个侧壁中的至少一个侧壁限定了所述腔中的一个腔。该第二滤波器单位单元还包括在所述第二多个侧壁中的至少一部分(at least portions)上设置的第二导电侧壁层，该第二导电侧壁层限定包括介电材料中的一些介电材料的第二谐振空间。该第二滤波器单位单元另外包括在第一表面上形成的第一导电层，该第一导电层覆盖第二谐振空间的至少一部分并且电连接至第二导电侧壁层。该第二滤波器单位单元还包括在第一表面上形成的第二RF I/O触点，该第二RF I/O触点是通过第二隔离区与第一导电层电隔离的，该第二隔离区是绕第二RF I/O的周边的至少一部分形成的。

在一些实施方式中，在同一腔内，第一导电侧壁层中的至少一个第一导电侧壁层是与第二导电侧壁层中的至少一个第二导电侧壁层间隔开的。在一些实施方式中，在同一腔内，第一导电侧壁层中的至少一个第一导电侧壁层和第二导电侧壁层中的至少一个第二导电侧壁层相接触而填充同一腔的至少一部分。

在一些实施方式中，该射频装置还包括由介电材料制成的第二介电层，该第二介电层具有第一表面以及与第一表面相反的第二表面，第二介电层形成在第一介电层上并且具有第二多个腔，所述第二多个腔中的各个腔在第二介电层的第一表面与第二表面之间延伸。第一滤波器单位单元还包括：在第一介电层的第二表面上形成的第二导电层，该第二导电层覆盖第一谐振空间的至少一部分并且电连接至第一导电侧壁层，该第二导电层具有第一孔，所述第二多个腔的第三多个侧壁，以及在所述第三多个侧壁中的至少一部分上形成的第三导电侧壁层，该第三导电侧壁层限定包括介电材料中的一些介电材料的第三谐振空间，该第三导电侧壁层电连接至在第一介电层的第二表面上形成的第二导电层，该第一孔被置放在第一谐振空间与第三谐振空间之间。

在一些实施方式中，第二介电层的第一表面的至少一部分与第一介电层的第二表面相结合。在一些实施方式中，该装置还包括第一介电层的第一结合表面，该第一结合表面包括第一介电层的第二表面的至少一部分以及第二导电层的一部分。在一些实施方式中，该射频装置还包括第二介电层的第二结合表面，该第二结合表面包括第二介电层的第一表面的至少一部分以及在第二介电层的第一表面上形成的经构图的金属层的至少一部分。在一些实施方式中，将第一介电层的第一结合表面与第二介电层的第二结合表面相结合。在一些实施方式中，第一谐振空间的中心和第三谐振空间的中心以比工作频率的四分之一波长小的距离分隔开。

在一些实施方式中，该介电材料是光学透明介电材料。在一些实施方式中，介电材料具有至少为2的相对介电常数。在一些实施方式中，介电材料包括熔融石英、石英、单晶碳化硅和单晶蓝宝石中的至少一种。在一些实施方式中，所述第一多个侧壁包括四个侧壁。在一些实施方式中，第一导电侧壁层中的至少一个导电侧壁层是不连续的。在一些实施方式中，第一导电侧壁层中的至少一个导电侧壁层具有网格图案或结构。在一些实施方式中，第一滤波器单位单元还包括：在第一介电层的第二表面上形成的天线地平面(antennaground plane)，该天线地平面覆盖第一介电层的第一谐振空间的至少一部分并且电连接至第一导电侧壁层，以及在第一介电层的第二表面上形成的天线元件，该天线元件是通过天线元件隔离区与天线地平面电隔离的，该天线元件隔离区是绕天线元件的周边的至少一部分形成的。在一些实施方式中，其中，将天线元件与第一RF I/O对准。

在一些实施方式中，该射频装置还包括：由介电材料制成的天线介电层，该天线介电层具有第一表面以及与第一表面相反的第二表面，天线介电层是形成在第一介电层上的，该天线介电层具有天线层腔，天线层腔中的各个天线层腔在天线介电层的第一表面与第二表面之间延伸。该第一滤波器单位单元还包括：在第一介电层的第二表面上形成的第二导电层，该第二导电层覆盖第一介电层的第一谐振空间的至少一部分并且电连接至第一导电侧壁层，第二导电层具有第一孔。该第一滤波器单位单元还包括：所述天线层腔的天线层多个侧壁。该单位单元还包括：在天线层多个侧壁中的至少一部分上形成的天线层导电侧壁层，该天线层导电侧壁层限定包括介电材料中的一些介电材料的天线层谐振空间，该天线层导电侧壁层电连接至在第一介电层的第二表面上形成的第二导电层，第一孔被置放在第一谐振空间与天线层谐振空间之间。该单位单元还包括：在天线介电层的第二表面上形成的天线地平面，该天线地平面覆盖天线层谐振空间的至少一部分并且电连接至天线层导电侧壁层，以及在天线介电层的第二表面上形成的天线元件，该天线元件通过天线元件隔离区与天线地平面电隔离，该天线元件隔离区是绕天线元件的周边的至少一部分形成的，其中，将天线元件与第一RF I/O触点对准。在一些实施方式中，第一RF I/O触点与第一导电层进行电隔离包括：在第一RF I/O触点与第一导电层之间具有至少10¹⁴欧姆的电阻。在一些实施方式中，第一导电侧壁层包括铜、金、银和铝中的至少一种。

在一些实施方式中，提供了一种形成射频装置的方法，所述方法包括以下步骤：设置第二光学透明介电层，该介电层具有第二光学透明介电层的第一表面以及与第一表面相反的第二表面；以及将第一光学透明介电层的第二表面与第二光学透明介电层的第一表面相结合。在一些实施方式中，所述方法还包括以下步骤：使用激光在第二光学透明介电层中照射第二三维结构，该第二三维结构包括第二多个侧壁区，所述第二多个侧壁区至少部分地在第二光学透明介电层的第一表面与第二表面之间延伸。在一些实施方式中，所述方法还包括以下步骤：对第二三维结构进行蚀刻以形成第二三维腔结构，以及在第二三维腔结构中淀积金属以形成至少一个第二导电侧壁层，该第二导电侧壁层至少部分地在第二光学透明介电层的第一表面与第二表面之间延伸。

在一些实施方式中，所述方法还包括以下步骤：在第二光学透明介电层的第二表面上淀积金属并进行构图，以形成第二RF I/O区，以及第二地平面，该第二地平面绕第二RFI/O区的周边并且是与第二RF I/O区电隔离的。在一些实施方式中，所述方法还包括以下步骤：在第二光学透明介电层的第一表面上淀积金属并进行构图，以形成第三地平面。在一些实施方式中，所述方法还包括以下步骤：在第二光学透明介电层的第一表面上淀积金属并进行构图，以设置第二金属层孔，该第二金属层孔将第一光学透明介电层中的谐振空间联接至第二光学透明介电层中的谐振空间。在一些实施方式中，所述方法还包括以下步骤：安装耦合结构，该耦合结构将第一光学透明介电层中的谐振空间耦合至第二光学透明介电层中的谐振空间。

在一些实施方式中，所述方法还包括以下步骤：在第二光学透明介电层的第一表面上淀积金属并进行构图，以形成第二结合平面；以及对第一光学透明介电层的第二表面上的第二金属层进行构图，以形成第一结合表面。在一些实施方式中，所述方法还包括以下步骤：通过将第一结合表面与第二结合表面进行结合，来将第一光学透明介电层结合至第二光学透明介电层。在一些实施方式中，所述方法还包括以下步骤：将第一结合表面中的孔与第二结合表面中的孔对准。在一些实施方式中，所述方法还包括以下步骤：验证第一光学透明介电层或第二光学透明介电层的多个部分具有以下测量结果：该测量结果对应于相应第一光学透明介电层或第二光学透明介电层的介电常数的平均值的0.5％以内。

在一些实施方式中，所述方法还包括以下步骤：通过照射，在第一光学透明介电层或第二光学透明介电层中引入直径处于一微米至十微米的范围内的缺陷。在一些实施方式中，所述方法还包括以下步骤：利用激光来照射第一光学透明介电层中的第一三维结构，以相对于第一或第二光学透明介电层的未照射部分生成至少200:1的蚀刻选择性。在一些实施方式中，所述方法还包括以下步骤：使用溅射或镀覆技术在第一三维腔结构中淀积金属。在一些实施方式中，所述方法还包括以下步骤：在第一三维腔结构中淀积金属，该金属包括处于粘附层上的铜、金、银和铝中的至少一种。在一些实施方式中，所述方法还包括以下步骤：在第一三维腔结构中淀积金属，以使具有介于0.5微米到3微米之间的厚度。在一些实施方式中，所述方法还包括以下步骤：施加无电表面氧化阻挡层(electro-less surfaceoxidation barrier layer)。

在一些实施方式中，所述方法还包括以下步骤：设置第三光学透明介电层，该介电层具有第三光学透明介电层的第一表面以及与第一表面相反的第二表面。所述方法还包括以下步骤：使用激光在第三光学透明介电层中照射第三三维结构，该第三三维结构包括多个侧壁区，所述多个侧壁区至少部分地在第三光学透明介电层的第一表面与第二表面之间延伸。所述方法还包括以下步骤：对第三三维结构进行蚀刻以形成第三三维腔结构。所述方法还包括以下步骤：在第三三维腔结构中淀积金属以形成至少一个第三导电侧壁层，该第三导电侧壁层至少部分地在第三光学透明介电层的第一表面与第二表面之间延伸。所述方法还包括以下步骤：将第二光学透明介电层的第二表面与第三光学透明介电层的第一表面相结合。

滤波器阵列

图1示出了示例相控阵收发器100。相控阵收发器100包括三个部分或层：天线阵列层102、滤波器阵列层104以及电路层106。天线层可以包括以二维网格状方式设置的天线元件108的阵列。天线元件108可以包括贴片天线元件(patch antenna element)，贴片天线元件可以包括形成天线阵列的辐射表面的导体贴片或焊盘。在一些示例中，天线元件108可以包括正交于或垂直于天线阵列层102的表面延伸的辐射元件。相邻天线元件108之间的间距可以基于希望的工作频率。例如，对于工作频率的波长λ，可以将天线元件108设置成，使得在同一行或同一列中的任何两个相邻天线元件108的中心分隔开约等于λ/2的距离(在自由空间中)。例如，对于5G应用，工作频率之一是39GHz，这导致λ约为0.4英寸。

电路层106可以包括以下集成电路：该集成电路向滤波器阵列层104提供信号并从该滤波器阵列层接收信号。电路层106可以包括以下集成电路：该集成电路包括发送和/或接收电路、放大电路、移相器电路等。在一些示例中，电路层106可以包括集成电路阵列，其中，该阵列中的各个集成电路对滤波器阵列层104中的滤波器元件和天线阵列层102中的天线元件各自对应信号进行处理。在一些示例中，电路层106中的各个集成电路可以处理与多个对应滤波器元件和对应天线元件相关联的信号。例如，电路层106中的各个集成电路可以处理与四个天线元件108和四个对应滤波器元件相关联的信号。与各个集成电路相关联的天线元件或滤波器元件的数量可以基于由相控阵收发器100的工作频率所施加的表面积和尺寸限制。作为示例，专用于处理与四个天线元件108和四个对应滤波器元件相关联的信号的集成电路可以具有约λ/2×λ/2的尺寸。在39GHz，该尺寸可以约为0.15英寸×0.15英寸。在一些示例中，在30GHz，包括其在电路层106上的封装在内的集成电路(IC)可能占据电路层的总面积的约36％，但是在39GHz，可能会增加至约64％，并导致约60mil的间隙(clearance)。为了保持较短的射频(RF)路径长度，并且RF IC与滤波器和天线元件之间的路径长度相等，IC应当稍小于单位元件面积。在一些示例中，可以将由Anokiawave制造的集成收发器IC用于某些应用。

滤波器阵列层104可以包括以下滤波器单位单元的阵列：该滤波器单位单元的阵列可以以与天线元件108在天线层102上的布置相似的方式进行设置。滤波器阵列层104可以包括与天线层102中存在的天线元件108相同数量的滤波器单位单元。各个滤波器单位单元可以装配在天线元件的占用空间或单位面积内，以获得空间高效的配置。可以将滤波器单位单元置放成与天线层上的对应天线元件108对准。滤波器阵列层104可以对向天线层102传送的信号和从天线层102传送来的信号进行滤波。

图2示出了示例滤波器阵列层104的截面图。滤波器阵列层104可以包括滤波器单位单元的阵列。例如，图2示出了第一滤波器单位单元202a、第二滤波器单位单元202b以及第三滤波器单位单元202c(统称为“滤波器单位单元202”)。各个滤波器单位单元包括由介电材料形成的至少一个介电层。例如，图2中的滤波器单位单元202包括两个介电层：第一介电层220和第二介电层218。介电层可以由光学透明介电材料形成，举例来说，如熔融石英(fused silica,)、石英(quartz)、单晶碳化硅(single crystal silicon carbide)、单晶蓝宝石(single crystal sapphire)等。在一些实施方式中，介电层可以由晶体(例如，由单晶形成)介电材料和/或作为各向同性材料的电介质形成。在一些实施方式中，介电层可以由热导率至少为1W/(m·K)(Watt meter per degree Kelvin)的介电材料形成(例如，熔融石英、碳化硅、蓝宝石)。介电层可以由具有高于预定义阈值(例如，对应于频率的温度系数小于100ppm/℃或小于20ppm/℃)的温度稳定性的介电材料形成。介电层可由具有低损耗角正切(low loss tangent)(例如，损耗角正切小于0.002(诸如0.0001))的介电材料形成。介电层可以由比当前在电路板中使用的介电材料(例如，柔韧、易曲或可钻孔的介电材料)更坚固和刚性的介电材料形成。在热工艺和其它工艺中不会发生机械变形的刚性介电材料可以将可能导致滤波器频率响应缺陷的尺寸特征变化、或者耦合孔特征的所得到的层到层对准误差、或者谐振空间的尺寸畸变最小化。例如，利用由介电常数为3.8的材料组成的介电层所制成的39GHz滤波器可以具有约为0.080英寸的谐振空间x-y尺寸，并且小于0.5％的尺寸准确度应当导致4/10,000英寸的尺寸公差。在一些示例中，介电层的相对介电常数(有时在本文中通常称为介电常数)可以至少约为2(例如，在2到100的范围内的值)。为了使得能够实现将谐振器(滤波器的构成组件)包含在单个介电层中，并且具有有限的壁厚且小于天线单位部件(～λ/2)，介电常数必须稍大于1(例如，高于2.1、3.5或另一值)。滤波器阵列的几何形状可以支持以任何合适的介电材料(例如，低损耗电介质、具有温度稳定的介电常数)来制造滤波器。可以采用较高介电常数的材料以减小滤波器谐振器的物理尺寸，从而减小滤波器尺寸。可以将介电材料选择成形成Q为1000或更大的滤波器谐振器。

各个单位单元202可以包括：在单位单元的底表面和顶表面之间延伸的多个导电侧壁层。例如，第一单位单元202a包括在第一介电层220中形成的第一导电侧壁层222和224。第二单位单元202b包括：也在第一介电层220中形成的第二导电侧壁层230和232。如下更详细讨论的，可以在第一介电层220和第二介电层218中限定的腔的侧壁上形成导电侧壁层。导电侧壁层可以包括任何导电材料，举例来说，如铜、铝、银、金或导电合金。可以将具有尽可能高的电导率的金属用于提供最大的滤波器谐振器Q。第一导电侧壁层222和224可以在第一介电层220中限定第一单位单元202a的谐振空间208a(也称为“第一谐振空间”)，而第二导电侧壁层230和232在第一介电层220中限定第二单位单元202b的谐振空间238a。

单位单元202的底表面234(或第一介电层220的第一表面)包括第一地平面206(也称为“第一导电层”)，该第一地平面是由导电材料形成的金属化层。第一地平面206(总体上，地平面)可以是可以电连接至地电位的导电表面。第一单位单元202a的底表面234可以包括第一射频输入/输出(RF IO)触点焊盘204，该触点焊盘是通过第一隔离区242与第一地平面206电隔离开的。类似地，第二单位单元202b的底表面可以包括第二RF IO触点焊盘244，该第二RF IO触点焊盘244也是通过第二隔离区246与第一地平面206电隔离开的。在一些实施方式中，电隔离可以是指至少10¹⁴欧姆的电阻或者某一其它定义的值。类似地，单位单元202的顶表面236可以包括第二地平面214和/或与第二地平面214电隔离的第二RF IO触点焊盘216。在一些实施方式中，可以将金属化迹线连接在第一地平面206与第一RF IO触点焊盘204之间，以在工作频率(例如，在39GHz)下提供电感耦合。然而，在这样的实施方式中，尽管存在金属化迹线，但是只要包含金属化迹线不会将单位单元202a的电压驻波比(VSWR：voltage standing wave ratio)更改成大于3:1，就可以将第一RF IO触点焊盘206看作是与第一地平面206电隔离开的。没有任何金属化迹线的单位单元202a的VSWR可以处于1:1至2:1的范围内。在一些实施方式中，金属化迹线的宽度可以小于0.5毫米。一个或更多个金属化迹线中的各个金属化迹线可以由用于第一地平面206或第一RF IO触点焊盘204的材料或者不同的材料来形成。在一些实施方式中，可以将金属化迹线形成为窄迹线，该窄迹线的长宽比至少为3:1。可以将第二RF IO触点焊盘216看作是以与上面讨论的第一RF IO触点焊盘204和第一地平面206的电隔离相似的方式与第二地平面214电隔离开的。第一RFI/O触点焊盘204和第二RF I/O触点焊盘216可以提供针对电路层106上的集成电路和天线层102上的天线元件108两者的电触点。

单位单元202可以包括：具有第一孔210的中间金属化层212(也称为“第二导电层”或“第三地平面”)。可以将中间金属化层212形成在第一介电层220的与底表面234相反的第二表面上。中间金属化层212被置放在第一介电层220与第二介电层218之间，并且电连接至第一导电侧壁层222和224。中间金属化层212覆盖第一介电层220中的第一单位单元202a的谐振空间208a的至少一部分。第一单位单元202a包括第三导电侧壁层226和228，该第三导电侧壁层226和228在第二介电层218的两个相反的表面之间延伸。第三导电侧壁层226和228在第二介电层218中限定第一单位单元202的谐振空间208b(也称为“第三谐振空间”)。第一孔210位于第一单位单元202a的谐振空间208a与208b之间。各个谐振空间可以在单位单元滤波器的传递功能中发挥作用。虽然图2示出了两个谐振空间，但是在一些示例中，单位单元202可以仅包括一个谐振空间，或者可以包括多于两个的谐振空间。将谐振空间形成在两个介电层218和220的介电材料内。可以将附加介电层添加至单位单元202以添加附加谐振空间。添加额外谐振空间可以增加单位单元202的频率响应的斜率。结果，可以增加单位单元的选择性。在一些示例中，单位单元的插入损耗可以是谐振空间的Q的反函数。因此，增加谐振空间的Q可以减小单位单元202的插入损耗。谐振空间各自可以根据需要具有受控的谐振频率，以实现希望的滤波器响应。

滤波器阵列104中的各个滤波器可以包括：一个或更多个谐振器，其中受控的耦合部件互连所述一个或更多个谐振器；以及具有受控耦合的射频输入或输出(RF I/O)。为了从滤波器实现希望的频率响应，各个谐振器应具有特定的预定谐振频率，并且各个谐振器之间的耦合以及输入触点与第一个谐振器和输出触点与最后一个谐振器之间的耦合，均应具有特定且预定的值。各个谐振器可以对应于上面讨论的谐振空间208或谐振腔。谐振腔或谐振腔可以是三维腔或波导滤波器的构建块(building block)。谐振空间可以包括大体上金属涂敷或封闭的电介质填充体积，例如由金属壁(例如，222和224)和表面地平面(例如,206、212和214)的组合所形成的体积，谐振空间在x-y平面上的物理尺寸通常可以约为λ/2×λ/2，该谐振空间的形状例如可以是矩形或圆形。对于充满电介质的谐振空间，对应于λ/2的物理尺寸减小了(1/√(介电常数))倍。因此，与自由空间λ/2天线元件间距(滤波器阵列中的滤波器的标称间距)相比，使用这种充满电介质的谐振空间可以减小对应滤波器结构的尺寸。在一些实施方式中，谐振空间的高度或厚度可以小于谐振空间的宽度的一半。例如，第一谐振空间208a可以具有以下尺寸：第一地平面206与中间金属化层212之间的距离小于第一导电侧壁层222与224之间的距离的一半。在一些实施方式中，第一谐振空间208a的中心与第三谐振空间208c的中心之间的距离可以小于工作频率的四分之一波长。

如本文所公开的，耦合结构可以在谐振空间之间的金属地层(ground layer)中包括孔(例如，孔210)或“虹状物(Iris)”。该孔可以用多种另选耦合结构来代替，包括在两个介电层220和218中的谐振空间之间延伸的金属插针。例如，金属插针可以从第一谐振空间208a的中心起延伸，穿过孔210并到达第三谐振空间208b的中心。在一些实施方式中，该金属插针可以在如下任何两点之间延伸：一个点在第一谐振空间208a内，而另一个点在第三谐振空间208b内。可以将金属插针嵌入介电材料内。可以代替孔210或者或除孔210之外来利用金属插针，并且可以提供增加的自由度来形成磁场耦合或电场耦合或者这两者的组合。耦合部件或耦合结构的另一另选例可以包括蚀刻孔(在两个介电层220与218之间，例如，位于两个谐振空间208a与208b之间)，该蚀刻孔是金属化的(例如，蚀刻孔的侧壁镀有金属)。然而，在另选例当中，可以将孔(例如,第一孔210)视为构造起来最简单。孔和另选例在下文中被通称为耦合结构。作为例示，本公开中的各种描述可以使用或引用孔，但是应理解，任何耦合结构都可以应用。

单位单元202的厚度或高度可以影响单位单元202的Q。例如，Q可以随着单位单元202的厚度的增加而增加。然而，Q相对于厚度的增加率会随着厚度接近于以下值而渐近地减小：该值是单位单元沿xy方向的尺寸的一半(该厚度是沿正交于xy平面的z方向测量出的)。作为示例，在39GHz，并且在x-y尺寸约为十分之一英寸的情况下，可以将谐振空间的介电厚度选择为约15mil，或者不超过约50mil。

第一导电侧壁层222和224可以具有约0.1mil或更大的厚度。两个相邻单位单元(例如，第一单位单元202a与第二单位单元202b)之间的金属壁可以由单个宽壁形成(例如，通过将腔的一个侧壁/部分进行金属化，或者通过将腔部分地或完全地填充金属)，或者由2个单独的壁形成(例如，通过将腔的两个相对的侧壁/部分进行金属化，或者通过将一对相邻腔中的各个腔的一个侧壁/部分进行金属化，或者通过将该对相邻腔中的各个腔部分地或完全地填充金属)，或者由许多分立的金属化腔形成(例如，按成排或成队设置以共同形成金属壁的任何数量的腔)，从而与以规定的谐振频率定义相应谐振空间同时保持与天线元件间距相关联的希望物理间距相当。可以在介电层的整个厚度上或者沿着该厚度部分地形成腔和导电侧壁中的一个或更多个。介电层中的腔和导电侧壁中的各个可以形成为任何形状或尺寸。可以在腔的侧壁的局部部分上或者在整个侧壁上执行金属化。地平面206和214以及RF IO触点焊盘可以具有约0.1mil或更大的厚度。孔210的尺寸可以基于滤波器的希望带宽。在一些示例中，孔210的宽度可以是在孔210的平面内的谐振空间的尺寸的约20％至25％。孔210可以具有任何形状，诸如圆形、椭圆形以及多边形(规则或不规则)。在一些示例中，滤波器阵列层104可以包括32、64、128或256个单位单元202。例如，具有256个单位单元的滤波器阵列在39GHz时的大小约为2.4英寸乘2.4英寸。

在一些实施方式中，导电侧壁层(例如，第一导电侧壁层222和224、第二导电侧壁层230和232以及第三导电侧壁层226和228)可以是不连续的。特别地，导电侧壁层可以包括孔(aperture)、洞(hole)或间隙(hole)，使得腔的对应侧壁的淀积有该导电侧壁层的至少一些部分未被导电材料覆盖。在一些实施方式中，导电侧壁层可以具有网格图案或结构。即，导电侧壁层可以具有带有规则间隔开的孔的图案或结构。在一些实施方式中，导电侧壁层可以包括彼此分隔开的一组导电材料带。

图3示出了图2所示的滤波器阵列104的俯视图。单独的单位单元的边界由虚线示出。图3示出了包括第二地平面214和RF IO触点焊盘216的第一单位单元202a。RF IO触点焊盘216位于第二地平面214的周边内，并通过隔离区302与第二地平面214电隔离开。除了图2所示的两个第三导电侧壁层226和228之外，第一单位单元202a还包括两个附加第三导电侧壁层304和308。

在一些实施方式中，与第二介电层218的顶表面236的平面垂直的第三导电侧壁层226、228、304以及308的至少一些边缘可以不与相邻第三导电侧壁层的边缘邻接来形成完全封闭的谐振空间或谐振腔。为了使两个导电侧壁层的相邻边缘邻接或接触，必须将分隔开这些相邻边缘的介电材料蚀刻掉。然而，如果要在所有四个侧面上一直蚀刻介电层(以形成完全封闭的谐振空间或谐振腔)，则形成谐振腔的介电材料将与介电层分隔开，并且可能掉出介电层。代替完全封闭的谐振腔，对介电层中的腔进行蚀刻以施加金属涂层从而形成导电侧壁，同时在腔之间或周围保持一些介电材料(例如，在间隙中，以形成网或其它支承结构)，以在结构上支承介电层中的谐振腔。形成导电侧壁层的金属涂层可以很薄(例如，在工作频率下为趋肤深度(skin depth)的约3倍，以实现滤波器的最小插入损耗，其中，趋肤深度是指导电侧壁层的深度，其中电流密度是在工作频率下导电侧壁层的表面处的电流密度的预定义百分比(例如，37％))。腔可以镀满诸如铜的金属，以提供更高的机械强度和增加的热导率。通过在至少一些相邻导电侧壁(或腔)之间保留一些电介质区域以分隔相邻金属化壁(或腔)，可以将谐振腔机械地保持在该结构中，并且可以作为在单个介电层内形成的谐振腔阵列中的一个结构来进行加工。因此，第三导电侧壁226、228、304以及308中的至少两个导电侧壁可以通过以下间隙分隔开：该间隙包括第二介电层218的介电材料(例如，在第二介电层218的顶表面236与底表面之间的区域中)。作为一个非限制例，第三导电侧壁可以使除了一对相邻边缘以外的其余全部导电侧壁形成类似于字母U或C的形状，并且中间为部分封闭的谐振空间。有限的分隔量或间隙数仍可以形成基本上连续的金属壁，该金属壁使得能够实现更高Q的谐振器，从而降低滤波器的插入损耗。

上面讨论的实现与利用带有电镀金属的机械钻孔(即，圆形通孔)的印刷电路板(PCB)层形成对比。机械钻孔不会提供足够的精度来实现希望的滤波器尺寸和结构特征，从而导致下降的频率准确度和滤波器频率响应，以及下降的电压驻波比(VSWR)，这会导致过多的信号损失。此外，通过机械钻可达到的孔表面的光洁度劣于本文所公开的蚀刻技术，并且可以影响金属涂层在表面上的施加，以及金属和/或电介质几何形状的精度和尺寸。另外，与本文所提出的用于介电层的材料相比，PCB材料的介电损耗大。

集成滤波器天线阵列

上面图1至图3讨论了包括可以置放在电路层和天线层之间的滤波器单位单元阵列的滤波器层的示例实施方式。下面的描述讨论其中将天线元件集成到滤波器阵列中以形成集成滤波器天线阵列的示例实施方式。

图4示出了示例集成滤波器天线阵列400的截面图。图4示出了滤波器天线阵列400的三个单位单元：第一单位单元402a、第二单位单元402b以及第三单位单元402c(统称为“滤波器天线单位单元402”)。在一些方面，滤波器天线阵列400与图2所示的滤波器阵列200的相似之处在于：滤波器天线阵列400的滤波器天线单位单元402(例如，第一单位单元402a)可以包括两个介电层220和218、导电侧壁层222、224、226以及228、输入RF IO触点焊盘204和第一地平面206、第一中间地平面212和第一孔210以及介电材料内的两个谐振空间208a和208b。然而，不同于在第二介电层218的顶表面236上包括另一RF IO触点焊盘的滤波器阵列200，滤波器天线阵列400代替地包括天线元件416，该天线元件416可以类似于上面关于图1讨论的天线元件108。天线元件416可以形成用于发送和接收射频信号的贴片辐射器。另外，图4所示的滤波器天线阵列400包括附加的第二中间地平面412和孔410、附加的第三介电层420(也称为“天线介电层”)以及附加的第四导电侧壁422和424(也称为“天线层导电侧壁层”)，它们电连接至中间地平面412和第二地平面214。可以将第四导电侧壁422和424淀积在第三介电层420中的、由介电材料限定的腔的天线层多个侧壁上(类似于下面参照图9A至图9C讨论的侧壁912，但是形成在第三介电层420中)。结果，第一滤波器天线单位单元402a包括形成三极滤波器(three-pole filter)的三个谐振空间208a、208b以及208c。该实施方式使得能够实现背腔的贴片天线元件和屏蔽，这增强了天线元件的性能并减少了不希望的天线元件相互作用(称为互耦合)。

在一些实施方式中，可以将第一滤波器天线单位单元402a构造成仅包括两个谐振空间，就像图2的滤波器阵列200所示的一样。在这种情况下，滤波器天线阵列400可以不包括第二介电层218，而是可以将第三介电层(也称为“天线介电层”)420直接设置在第一介电层220上。在这样的实施方式中，第四导电侧壁层422和424可以限定第三谐振空间208c(也称为“天线层谐振空间”)，并且可以电连接至形成在第一介电层220上的地平面212以及形成在第三介电层420的第二或顶表面上的第二地平面214。然后可以将第一孔210置放在第一谐振空间208a与第三谐振空间208c之间并且耦合这两个谐振空间。在一些实施方式中，滤波器天线阵列400可以仅包括一个谐振空间208a。在这种情况下，滤波器天线阵列400可以不包括第二介电层218和第三介电层420。第二地平面214可以充任天线地平面，并且可以代替地与天线元件416一起形成在第一介电层220的顶表面上。可以将第二地平面214电连接至第一导电侧壁层222和224。

在一些示例中，第一单位单元402a可以包括三个以上的谐振空间。通过将天线元件集成在包含滤波器的同一封装(介电层封装)内或之中，滤波器天线阵列400不需要单独的天线层，诸如图1所示的天线层102。该实施方式使得能够在天线元件单位单元面积内制造具有任意数量的谐振器的滤波器，从而提供了实现高选择性和低损耗滤波器的自由度，同时仍采用“单板(single board)”或“平铺(tile)”阵列制造方法，这对于低成本相控阵(诸如被用于“5G”商业通信应用的相控阵)是优选的。例如，这可以减少集成滤波器天线阵列的制造成本和时间。集成滤波器天线阵列400的各种部件的尺寸与上面关于图2所示的滤波器阵列200所讨论的对应部件的尺寸相似。

天线元件416的尺寸可以基于滤波器天线阵列的工作频率。通过非限制例的方式，对于使用熔融石英作为介电常数为3.8的介电材料的实现，用于39GHz工作的贴片天线元件的x-y尺寸约为0.090平方英寸。图5示出了图4所示的集成滤波器天线阵列400的俯视图。单独的滤波器天线单位单元的边界由虚线表示。该俯视图示出了除图4所示的第四导电侧壁422和424之外的另外两个第四导电侧壁508和504。天线元件416置放于第二地平面214(也称为“天线地平面”)的周边内。然而，天线元件416通过由图4所示的介电层420的介电材料形成的隔离区502(也称为“天线元件隔离区”)与第二地平面214电隔离开。如上面关于第一RF IO触点焊盘204和第一地平面206的电隔离所提及的，可以在天线元件416与第二地平面214之间引入金属迹线，同时仍保持它们之间的电隔离。也就是说，尽管天线元件416与第二地平面214之间具有金属化迹线，但是只要包含金属化迹线不将单位单元402a的VSWR更改至大于3:1，就可以将天线元件416看作是与第二地平面214电隔离开。例如，不具有金属化迹线的单位单元402a的VSWR可以介于1:1与2:1之间。

可以将天线元件416置放成与第一RF IO触点焊盘204对准。例如，可以将天线元件416的几何中心可以与第一RF IO触点焊盘204的几何中心对准。在一些实施方式中，使天线元件416、第一RF IO 204以及对谐振空间进行耦合的中间孔中的至少一个中间孔对准。例如，可以使天线元件416、第一孔210和第二孔410中的至少一个孔以及第一RF IO触点焊盘204对准。

图6A和图6B示出了具有不同的导电侧壁图案的两个介电层的示例实施方式的俯视图。相对于本文所讨论的一些其它的实施方式，使用这样的导电侧壁图案可以提高滤波器阵列的机械稳定性和/或降低制造成本。例如，图6A和图6B示出了图2所示的滤波器阵列104的第一介电层220和第二介电层218的俯视图。第一介电层220中的第一导电侧壁222、224、604以及608的结构与图6B所示的第二介电层218中的第三导电侧壁226、228、304以及308的结构不同并且是互补的。例如，参照图6A，将第一导电侧壁608和222各自的一端接合在一起。与此相反，参照图6B，将第三导电侧壁228和304各自的一端在该端处接合起来。当通过在第一介电层220上堆叠第二介电层218来制造滤波器阵列时，这些层中的侧壁的互补结构可以提高滤波器阵列的机械强度。在一些示例中，也可以利用其它的互补图案。

滤波器阵列和集成滤波器天线阵列的制造工艺

图7A示出了上面关于图1至图3讨论的滤波器阵列的制造工艺700的流程图。该方法包括以下步骤：设置光学透明介电层，该介电层具有第一表面以及与第一表面相反的第二表面(702)。光学透明性可使通过激光照射处于介电层内部的介电层的部分。介电层可以具有约4英寸至12英寸的尺寸(例如，受诸如蚀刻浴能力的加工设备的限制)和约0.01英寸至约0.05英寸的厚度。介电层可以由光学透明介电材料形成，诸如熔融石英、石英、单晶碳化硅、单晶蓝宝石等。该工艺还可以包括：检查介电层的视觉缺陷。还可以检查介电层的厚度、曲度(camber)以及表面光洁度的一致性。还可以对介电层进行测试以验证介电常数在希望介电常数的可接受范围内。例如，可以对第一介电层220、第二介电层218或第三介电层420的各个部分处的介电常数进行测量并且可以确定所测量出的介电层的介电常数的平均值。此外，可以证实在介电层的各个部分处测量出的介电常数处于该层的介电常数平均值的0.5％以内。此外，可以使介电层经历清洁以去除任何异物。

该工艺还包括：使用激光在光学透明介电层中照射三维结构，该三维结构包括多个侧壁区，所述多个侧壁区至少部分地在介电层的第一表面与第二表面之间延伸(704)。激光可以工作于从红外到紫外波长的任何波长，并可以产生皮秒至飞秒脉冲长度的激光脉冲。可以将激光聚焦于介电层内的任何位置以照射该位置。经照射的区域不必贯穿介电层的整个厚度(例如，从顶表面到底表面)。这些滤波器阵列中采用的壁的大多数区域在顶表面与底表面之间可以是连续的。一些区域(特别是在壁相交处)可以是局部直通的，从而提供机械强度以及射频能量的电屏蔽(由此实现Hi-Q谐振器)。可以操纵激光以照射介电层内的三维结构。在照射期间，激光可以修改材料特性或者在介电材料中引入尺寸在几微米的范围内的缺陷。可以经由照射(例如，在具有特定结构形状的体积内均匀地)引入缺陷，并且可以促进选择性蚀刻。图9A示出了介电层中的经照射的三维结构的截面图。特别地，图9A示出了在第一介电层220中形成的经照射的三维结构902(也称为“第一三维结构”)。该经照射的三维结构902可以包括多个侧壁区906，这些侧壁区可以至少部分地在第一介电层220的第一表面234和第二表面904之间延伸。该经照射的三维结构902可以包括凹进的经照射区域908，该凹进的照射区域在被蚀刻时可以形成凹进的区域，以形成凹进的第二表面904。

该工艺还可以包括：对三维结构进行蚀刻以形成三维腔结构(706)。例如，可以将经照射的介电层放置在蚀刻浴中，该蚀刻浴可以对介电层中的已经暴露于激光或被激光照射过的部分进行蚀刻。例如，蚀刻可以从经照射的表面开始，并且向下穿过材料(例如，沿着由激光引入的缺陷和/或在由激光引入的缺陷内精确地向下蚀刻或基本上约束着向下蚀刻)。在一些示例中，蚀刻剂可以包括氢氧化钾。相对于介电层的未照射部分，经照射的三维结构可以具有1000:1的蚀刻选择性，例如，以进行精确蚀刻。在一些实施方式中，蚀刻选择性可以是500:1、200:1、100:1或者某一其它比率。可以对(三维结构的)的经激光照射的几何形状进行补偿，以考虑蚀刻选择性的影响，从而生成更高精度的所得几何形状。在蚀刻浴中进行蚀刻后，可以将三维结构变换成三维腔结构。可以以类似的方式，例如同时和/或顺序地实现三维结构的任何数量和/或组合。图9B示出了介电层中的经蚀刻的三维结构的截面图。特别地，图9B示出了在蚀刻图9A所示的经照射的三维结构902之后形成的三维腔结构910。三维腔结构910可以包括多个侧壁912，这些侧壁部分地限定腔结构910的边界。所述多个侧壁912是第一介电层220的介电材料的表面，并且限定了三维腔结构910的至少一部分。所述多个侧壁912可以至少部分地在第一介电层220的第一表面234与第二表面904之间延伸。三维腔结构910可以包括从第一介电层220的第二表面904的平面凹进的凹进区域914。如下进一步讨论的，可以在凹进区域914中形成导电层以形成地平面。在一些实施方式中，三维结构910可以不包括凹进区域914，而相反具有平坦的第二表面904。在这样的实施方式中，在第二表面904上淀积的导电层可以具有与第二表面904的平面相对偏移(例如，在等于导电层的厚度的高度处)的表面。

该工艺还可以包括：在三维腔结构中淀积金属，以形成至少部分地在介电层的第一表面与第二表面之间延伸的一个或更多个第一导电侧壁层(708)。该工艺还包括：将金属淀积到介电层的第一表面上，并将金属淀积到介电层的第二表面上(710)。例如可以使用溅射技术来淀积金属。可以使用在诸如钛钨(TiW)的合适粘附层上的诸如铜、金或银的金属。可以执行淀积持续以下时间长度：持续该时间长度可使第一导电侧壁层的厚度以及第一表面和第二表面上的导电层的厚度约为1微米至2微米厚(或某一其它范围，举例来说，如0.5微米至3微米)。例如，第一导电侧壁层可以类似于图2所示的侧壁222和224。当需要较厚的金属涂层或金属填充的导电侧壁层时，例如，当需要增强的热导率或机械强度时，可以采用金属镀覆工艺。

该工艺还可以包括：对介电层的第一表面上的金属层进行构图，以形成射频输入输出(RF I/O)区域和绕RF I/O区域的输入地平面，该RF I/O区域通过绕RF I/O区域的周边形成的隔离区与地平面电隔离开，或者通过宽度上小于0.5毫米的一个或更多个金属化迹线跨该隔离区连接至地平面(712)。可以将光致抗蚀剂施加至介电层的所有表面。光致抗蚀剂可以包括诸如电泳(electrophoretic)的材料。可以将光致抗蚀剂曝光成与形成RF I/O接触焊盘、金属化迹线和/或地平面的希望图案相匹配的图案，诸如图2所示的RF I/O触点焊盘204和地平面206。可以将自动对准直接写入激光光刻工艺用于曝光。然后可以使用蚀刻剂对经暴露的表面进行蚀刻，以从RF I/O区域与绕RF I/O区域的周边的地平面之间去除金属层，从而将RF I/O区与地平面电隔离开。在一些实施方式中，保留或形成金属迹线(例如，宽度小于0.5毫米，且长宽比至少为3:1)，以在地平面与RF I/O区域之间提供电感耦合，同时保持地平面与RF I/O区域之间的电气隔离。构图还可以包括对介电层的另一侧上的中间地平面和孔进行构图，诸如图2所示的中间地平面212和孔210。

图9C示出了具有经构图的金属层的介电层的截面图。特别地，图9C示出了图9B所示的已经如上面的操作710和712中所述的淀积有金属并进行了构图的第一介电层220的截面图。第一介电层220示出了第一单位单元202a和第二单位单元202b的形成。第一单位单元202a包括第一导电侧壁层222和224，该第一导电侧壁层222和224是在第一介电层220中形成的腔910的第一多个侧壁(例如，多个侧壁912)上形成的。第一导电侧壁层222和224限定了第一谐振空间208a的至少一部分。类似地，第二单位单元202b包括在第二多个侧壁腔910上形成的第二导电侧壁层230和232。具体地，第一单位单元202a的第一导电侧壁层224以及第二单位单元202b(与第一单位单元202a相邻)的第二导电侧壁230是在第一单位单元202a与第二单位单元202b之间的同一腔结构910的侧壁上形成的。图9C例示了以下示例：其中，用导电材料填充三维腔结构910的部分体积，以形成导电侧壁层(例如，腔结构910中的224和230)。将同一三维腔结构910中的导电侧壁层间隔开或者使其间具有间隙。在一些实施方式中，可以用导电材料填充三维腔结构910的体积的至少一部分，使得腔结构内的导电侧壁层224和230的至少部分之间没有分隔或间隙。即，可以使导电侧壁层224和230相接触以填充腔结构910的体积的至少一部分。图2例示了一个这样的示例，其中，用导电材料填充第一单位单元202a与第二单位单元202b之间的腔结构完全，使得在相邻单位单元202a和202b的导电侧壁层224和230之间没有分隔或间隙。可以使用用于形成导电侧壁层224和230的相同导电材料来填充三维腔结构910。例如，在将导电材料淀积在第一多个侧壁912上以形成导电侧壁层224和230期间，可以使淀积持续，使得将导电侧壁层224与230之间的空间填充有导电材料。

可以重复上述工艺以形成附加的介电层。例如，可以将该工艺用于形成图2所示的第二介电层218，该第二介电层218包括在一侧的第二地平面214和RF I/O区域216、在第二介电层218的另一侧的结合中间金属化层212形成第一孔210的中间金属层、以及第三导电侧壁226和228。图9C还示出了第二介电层218的截面图，该第二介电层218已经以与上面关于第一介电层220所讨论的方式类似的方式进行了加工。第二介电层218包括第二三维腔结构950，该第二三维腔结构950是以与上面在形成第一三维腔结构910方面所讨论的方式相似的方式，通过利用激光进行照射和蚀刻而形成的。第二介电层218可以包括第一表面952和第二表面954，其中，第二腔结构950的侧壁960(也称为“第三多个侧壁”)至少部分地在第二介电层218的第一表面952与第二表面954之间延伸。向第二介电层218淀积金属并进行构图，以形成在第二介电层218的第一表面952与第二表面954之间延伸的第三导电侧壁层226和228。第三导电侧壁层还限定了第一单位单元202a的谐振空间208b。

可以将金属层956可以淀积在第二介电层218的第一表面952上，并且可以对其进行构图以形成第二孔958。第一介电层220的第二表面904(包括中间层212)可以形成第一结合表面。类似地，第一表面952和在第二介电层218的第一表面952上淀积的金属层956可以形成第二结合表面。通过将第一结合表面与第二结合表面进行结合，可以将第二介电层218与第一介电层220结合在一起。结合可以导致金属层956与中间层212相接触并组合，以形成具有第一孔210的第三地平面212(如图2所示)。在一些实施方式中，其中，第一介电层220的第二表面904和第二介电层218的第一表面952不包括凹进区域(例如，图9A和9B所示的凹进区域914)，金属层956和中间金属化层212可以分别不与第一表面952和第二表面904共面。因此，结合表面可以不包括第一表面952和第二表面904。这可以在孔210处在第一表面952与第二表面904之间形成气隙。

在一些实施方式中，可以将第一孔210和第二孔958对准，使得第一孔210的周边与第二孔958的周边对准。在将第一介电层220与第二介电层218进行结合之后，第一和第二孔210和第二孔958可以形成单个孔。

在一些实施方式中，图9C所示的第二介电层218可以代替地表示天线介电层(图4中的420)，可以对在天线介电层的第二表面954上淀积的金属进行构图，以形成与天线地平面(类似于地平面214)隔离开的天线元件(类似于图4所示的天线元件416)。可以将天线介电层直接结合至第一介电层220，以形成包括两个谐振空间的单位单元202。在这样的实现中，所述多个侧壁960可以表示由天线介电层中的介电层限定的腔950的天线层多个侧壁。类似地，导电侧壁层226和228可以表示限定天线层谐振空间208b的天线层导电侧壁层，并且可以电连接至在第一介电层的第二表面904上形成的第二导电层212。

如果将滤波器阵列设计成包括附加谐振空间，则可以对附加介电层进行构图。例如，可以使用上面讨论的工艺来形成第三介电层，其中，第三介电层包括在两个侧面上构图的中间地平面和孔，以及在第三介电层的两个表面之间形成的侧壁。这在图7B中进行了例示，该图示出了制造包括多个介电层的滤波器阵列的工艺750的一个实施方式的流程图。工艺750可以包括：将各个介电层添加至滤波器阵列的操作702n至710n，这些操作分别类似于如上讨论的操作702至710。操作714描述了在对应介电层是第一介电层、最后一个介电层或中间介电层的情况下的工艺750的一部分。操作716描述了决策点，其中，工艺750可以进行至操作702n以添加另一介电层，或者可以进行至操作718以将多个介电层结合在一起，从而形成滤波器阵列。

在一些实施方式中，工艺700或750还可以包括：对各个介电层的尺寸进行检查和测量。工艺700或750还可以包括：使用清洁工艺(诸如等离子体清洁工艺)来清洁介电层和/或金属表面的所有表面。工艺700或750可以包括：将两个相邻介电层进行对准和结合。例如，可以将在介电层的一个表面上暴露的孔和/或金属化壁与在第二介电层的表面上暴露的对应孔和/或金属化壁进行对准。相邻介电层中的金属化壁的对准可以确保一个介电层中的金属化壁与相邻介电层中的金属化壁之间存在电接触。

在一些实施方式中，两个介电层的彼此相邻地堆叠的表面可以具有相同的金属化图案。例如，参照图2，第一介电层220和第二介电层218各自可以具有中间地层212连同经构图的孔210。当将这两个介电层结合在一起时，第一介电层220上的孔210的边缘和/或第一导电侧壁层222和224的边缘与第二介电层218中的对应结构的边缘进行对准。通过在两个介电层上都包括金属化图案，由于两个介电层的金属至金属表面之间的高结合强度，可以改善介电层之间的结合。在一些示例中，在各个介电层上的中间地平面212的厚度可以是希望厚度的一半。

工艺700或750还可以包括：施加无电(electro-less)(或浸没(immersion))表面氧化阻挡层，诸如具有约0.1微米至约0.2微米的厚度的钯。氧化阻挡层可以降低金属表面发生腐蚀的风险。工艺700或750还可以包括：使用诸如声学显微镜这样的技术来对层结合进行验证。该工艺还可以包括：使用矢量网络分析仪装置对滤波器执行RF探测(probe)测试。工艺700或750还可以包括：将堆叠的介电层组件单片化(singulating)或切割(例如，跨度可以多达12英寸)成一组滤波器单位单元。与直接构建较小阵列或较小堆叠的介电层组件相比，所述制造较大滤波器单位单元阵列(例如，对应于介电层的可用尺寸和/或设备的容纳能力)的工艺可以更高效。可以使用激光或锯片从较大滤波器单位单元阵列中切割或单片化较小部分。例如，各个单片化的介电层组件的大小可以约为2×2英寸，并且可以包括约128个滤波器单位单元。各个单片化的介电层组件的滤波器单位单元的尺寸和/或数量可以通过特定的应用(例如，对应于天线的希望阵列尺寸和配置)来进行确定。

一旦制造好滤波器阵列，就可以将该滤波器阵列连接至电路，诸如图1所示的电路层106。例如，参照图2，可以将滤波器阵列104的底表面结合至电路层，使得电路层上的集成电路与相应RF I/O触点焊盘204进行电接触。也可以将滤波器阵列结合至天线阵列，举例来说，如图1所示的天线层102。例如，参照图2，可以将滤波器阵列104的顶表面上的RF I/O触点焊盘216电连接至天线层102上的天线元件阵列的相应天线元件108。

制造集成滤波器天线阵列的方法可以类似于上面关于滤波器阵列所讨论的方法。图8示出了集成滤波器天线阵列的制造工艺800的流程图。工艺800中的几个工艺阶段类似于上面关于图7所示的工艺700所讨论的那些工艺阶段。例如，工艺800包括：在第一介电层中形成第一一个或更多个导电侧壁层的阶段802至808，这些阶段类似于上面关于图7讨论的工艺阶段702至708。工艺800还可以包括：在第一介电层的表面上淀积金属层，以电连接至所述第一一个或更多个导电侧壁层(810)。金属层例如可以包括中间地平面，诸如图4所示的第一中间地平面212和或第二中间地平面412。工艺800还可以包括：设置第二介电层。在第二介电层中形成第二一个或更多个导电侧壁层的阶段812至818类似于上面关于图7讨论的工艺阶段702至708。工艺800还可以包括：在一个介电层的一个表面上对天线元件(诸如图4和图5所示的天线元件416)进行构图(820)。在一些实施方式中，可以使用激光照射进行蚀刻以去除介电材料来形成波导天线的形状，并且在通过蚀刻形成的表面上淀积金属，从而在介电层中形成天线元件(例如，波导天线或波导喇叭天线)。工艺800还可以包括：将第一介电层的第二表面结合至第二介电层的第一表面，使得在第一中间地平面212和第二中间地平面412上构图的孔彼此对准，或者第一介电层220中的导电侧壁层222和224与第二介电层218中的导电侧壁层226和228对准(822)。可以将在第一介电层的第二表面上形成的金属化图案以及在第二介电层的第一表面上形成的金属化图案彼此对准并且彼此结合。作为示例，图4示出了结合至第二介电层218的第一介电层220，使得在第一介电层220的顶表面上构图的孔与在第二介电层218的底表面上构图的孔对准。可以将第一介电层220中的导电侧壁层222和224可以与第二介电层218中的导电侧壁层226和228进行对准。

一旦制造好集成滤波器天线阵列，就可以将该滤波器天线阵列连接至电路，诸如图1所示的电路层106。例如，参照图4，可以将滤波器阵列104的底表面结合至电路层，使得电路层上的集成电路与相应RF I/O触点焊盘204进行电接触。由于将天线元件416集成到了滤波器天线阵列中，因此，无需将滤波器天线阵列结合至天线层。这可以减少集成滤波器天线阵列的插入损耗。

本文所述的主题有时例示了包含在不同的其它组件内或与其相连接的不同组件。要明白的是，这样描绘的架构仅仅是示例性的，并且实际上，可以实现获得相同功能的许多其它架构。在概念意义上，用于实现相同功能的组件的任何排布结构都有效地“关联”，以使实现期望功能。因而，在此为获得特定功能而组合的任何两个组件都可以被看作彼此“相关联”，以使实现期望功能，而与架构或中间组件无关。同样地，这样关联的任两个组件还可以被视作彼此“在工作上连接”，或“在工作上联接”，以获得希望功能，并且能够这样关联的任两个组件也可以被视作可彼此“在工作上联接”，以获得希望功能。在工作上联接的具体示例包括但不限于，物理上可配合和/或物理上交互的组件和/或可无线地交互和/或无线地交互的组件和/或逻辑上交互和/或逻辑上可交互组件。

针对本文中基本上任何复数和/或单数术语的使用，本领域技术人员可以针对情况和/或应用在适当时从复数翻译成单数和/或从单数翻译成复数。为清楚起见，可以在本文中明确地阐述各种单数/复数置换。

本领域技术人员将理解，通常，如本文所用的，而且尤其是在所附权利要求(例如，所附权利要求的主体)中使用的术语通常旨在作为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应当解释为“至少具有”，术语“包含”应当解释为“包含但不限于”等)。

本领域技术人员将进一步理解，如果意图陈述特定数量的引用的权利要求，则这种意图将明确地在该权利要求中陈述，并且在没有这些列举的情况下，不存在这种意图。例如，为了帮助理解，上文所附权利要求可以包含使用介绍性短语“至少一个”和“一个或更多个”来介绍权利要求列举。然而，使用这种短语不应被认为暗示由不定冠词“一”介绍的权利要求列举将包含这种介绍权利要求列举的任何特定权利要求限制于仅包含一个这种列举的发明，即使同一权利要求包括介绍性短语“一个或更多个”或“至少一个”以及诸如“一”的不定冠词(例如，“一”通常应当被解释成意指“至少一个”或“一个或更多个”)；对于使用用于引用权利要求陈述的定冠词也是如此。另外，即使明确地陈述了特定数量的引用的权利要求陈述，本领域技术人员也应当认识到，这种列举通常应当被解释成，至少意指所陈述数量(例如，“两个列举”的裸列举在没有其它修饰语的情况下通常意指至少两个列举，或者两个或更多个列举)。

而且，在使用类似于“A、B、以及C等中的至少一个”的惯用语的那些实例中，通常，这种句法结构希望本领域技术人员在意义上理解这种惯用语(例如，“具有A、B以及C中的至少一个的系统”应当包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起、和/或A、B和C一起等的系统)。在使用类似于“A、B或C等中的至少一个”的惯用语的那些实例中，通常，这种句法结构希望本领域技术人员在意义上应当理解这种惯用语(例如，“具有A、B、或C中的至少一个的系统”应当包括但不限于具有单独A、单独B、单独C、A和B一起、A和C一起、B和C一起、和/或A、B以及C一起等的系统)。本领域技术人员还应当理解，实际上，呈现两个或更多个另选术语的任何转折词和/或短语(无论在说明书中、权利要求中，还是在附图中)应当被理解成，设想包括这些术语中一个、这些术语中的任一个或者两个术语的可能性。例如，短语“A或B”应当被理解成包括“A”或“B”或“A和B”的可能性。而且，除非另外加以指明，否则使用词语“近似”、“大约”、“大概”、“大致”等意指加或减百分之十。

出于例示和描述的目的，呈现了例示性实施方式的前述描述。该描述不旨在是详尽的或者限于所公开精确形式，而是可以根据上述教导进行修改和改变，或者可以根据所公开实施方式的实践来获取。本发明的范围旨在通过所附权利要求及其等同物来限定。

Claims (20)

1.一种射频装置，所述射频装置包括：

由介电材料制成的第一介电层，所述第一介电层具有第一表面以及与所述第一表面相反的第二表面，所述第一介电层具有第一多个腔，所述第一多个腔中的各个腔在所述第一表面与所述第二表面之间延伸；以及

第一滤波器单位单元，所述第一滤波器单位单元被至少部分地形成在所述第一介电层中，所述第一滤波器单位单元包括：

所述第一多个腔的第一多个侧壁，

在所述第一多个侧壁中的至少一部分上形成的第一导电侧壁层，所述第一导电侧壁层限定包括所述介电材料中的一些介电材料的第一谐振空间，

在所述第一表面上形成的第一导电层，所述第一导电层覆盖所述第一谐振空间的至少一部分并且电连接至所述第一导电侧壁层，以及

在所述第一表面上形成的第一射频输入输出RF I/O触点，所述第一RF I/O触点通过第一隔离区与所述第一导电层电隔离，所述第一隔离区是绕所述第一RF I/O触点的周边的至少一部分形成的。

2.根据权利要求1所述的射频装置，所述射频装置包括：

在由介电材料制成的所述第一介电层中形成的滤波器单位单元阵列，所述滤波器单位单元阵列包括所述第一滤波器单位单元以及被置放成与所述第一滤波器单位单元相邻的第二滤波器单位单元，所述第二滤波器单位单元包括：

所述第一多个腔的第二多个侧壁，所述第二多个侧壁中的至少一个侧壁和所述第一多个侧壁中的至少一个侧壁限定了所述第一多个腔中的同一腔的一部分，

在所述第二多个侧壁中的至少一部分上形成的第二导电侧壁层，所述第二导电侧壁层限定包括所述介电材料中的一些介电材料的第二谐振空间，

在所述第一表面上形成的所述第一导电层，所述第一导电层覆盖所述第二谐振空间的至少一部分并且电连接至所述第二导电侧壁层，以及

在所述第一表面上形成的第二RF I/O触点，所述第二RF I/O触点通过第二隔离区与所述第一导电层电隔离，所述第二隔离区是绕所述第二RF I/O触点的周边的至少一部分形成的。

3.根据权利要求2所述的射频装置，其中，在所述同一腔内，所述第一导电侧壁层中的至少一个第一导电侧壁层与所述第二导电侧壁层中的至少一个第二导电侧壁层间隔开。

4.根据权利要求2所述的射频装置，其中，在所述同一腔内，所述第一导电侧壁层中的至少一个第一导电侧壁层和所述第二导电侧壁层中的至少一个第二导电侧壁层相接触而填充所述同一腔的至少一部分。

5.根据权利要求1所述的射频装置，所述射频装置包括：

由介电材料制成的第二介电层，所述第二介电层具有第一表面以及与所述第一表面相反的第二表面，所述第二介电层形成在所述第一介电层上并且具有第二多个腔，所述第二多个腔中的各个腔在所述第二介电层的所述第一表面与所述第二表面之间延伸，

所述第一滤波器单位单元还包括：

在所述第一介电层的所述第二表面上形成的第二导电层，所述第二导电层覆盖所述第一谐振空间的至少一部分并且电连接至所述第一导电侧壁层，所述第二导电层具有第一孔，

所述第二多个腔的第三多个侧壁，以及

在所述第三多个侧壁中的至少一部分上形成的第三导电侧壁层，所述第三导电侧壁层限定包括所述介电材料中的一些介电材料的第三谐振空间，所述第三导电侧壁层电连接至在所述第一介电层的所述第二表面上形成的所述第二导电层，所述第一孔被置放在所述第一谐振空间与所述第三谐振空间之间。

6.根据权利要求5所述的射频装置，其中，所述第二介电层的所述第一表面的至少一部分与所述第一介电层的所述第二表面相结合。

7.根据权利要求5所述的射频装置，所述射频装置还包括所述第一介电层的第一结合表面，所述第一结合表面包括所述第一介电层的所述第二表面的至少一部分以及所述第二导电层的一部分。

8.根据权利要求7所述的射频装置，所述射频装置还包括所述第二介电层的第二结合表面，所述第二结合表面包括所述第二介电层的所述第一表面的至少一部分以及在所述第二介电层的所述第一表面上形成的经构图的金属层的至少一部分。

9.根据权利要求8所述的射频装置，其中，所述第一介电层的所述第一结合表面与所述第二介电层的所述第二结合表面相结合。

10.根据权利要求5所述的射频装置，其中，所述第一谐振空间的中心和所述第三谐振空间的中心以比工作频率的四分之一波长小的距离分隔开。

11.根据权利要求1所述的射频装置，其中，所述介电材料是光学透明介电材料，并且具有至少为2的相对介电常数。

12.根据权利要求1所述的射频装置，其中，所述介电材料包括熔融石英、石英、单晶碳化硅和单晶蓝宝石中的至少一种。

13.根据权利要求1所述的射频装置，其中，所述第一多个侧壁包括四个侧壁。

14.根据权利要求1所述的射频装置，其中，所述第一导电侧壁层中的至少一个导电侧壁层是不连续的。

15.根据权利要求1所述的射频装置，其中，所述第一导电侧壁层中的至少一个导电侧壁层具有网格图案或结构。

16.根据权利要求1所述的射频装置，其中，所述第一滤波器单位单元包括：

在所述第一介电层的所述第二表面上形成的天线地平面，所述天线地平面覆盖所述第一介电层的所述第一谐振空间的至少一部分，并且电连接至所述第一导电侧壁层，以及

在所述第一介电层的所述第二表面上形成的天线元件，所述天线元件通过天线元件隔离区与所述天线地平面电隔离，所述天线元件隔离区是绕所述天线元件的周边的至少一部分形成的。

17.根据权利要求16所述的射频装置，其中，所述天线元件与所述第一RF I/O触点对准。

18.根据权利要求1所述的射频装置，所述射频装置包括：

由介电材料制成的天线介电层，所述天线介电层具有第一表面以及与所述第一表面相反的第二表面，所述天线介电层形成在所述第一介电层上，所述天线介电层具有天线层腔，所述天线层腔中的各个天线层腔在所述天线介电层的所述第一表面与所述第二表面之间延伸；

所述第一滤波器单位单元包括：

在所述第一介电层的所述第二表面上形成的第二导电层，所述第二导电层覆盖所述第一介电层的所述第一谐振空间的至少一部分，并且电连接至所述第一导电侧壁层，所述第二导电层具有第一孔，

所述天线层腔的天线层多个侧壁，

在所述天线层多个侧壁中的至少一部分上形成的天线层导电侧壁层，所述天线层导电侧壁层限定包括所述介电材料中的一些介电材料的天线层谐振空间，所述天线层导电侧壁层电连接至在所述第一介电层的所述第二表面上形成的所述第二导电层，所述第一孔被置放在所述第一谐振空间与所述天线层谐振空间之间，

在所述天线介电层的所述第二表面上形成的天线地平面，所述天线地平面覆盖所述天线层谐振空间的至少一部分，并且电连接至所述天线层导电侧壁层，以及

在所述天线介电层的所述第二表面上形成的天线元件，所述天线元件通过天线元件隔离区与所述天线地平面电隔离，所述天线元件隔离区是绕所述天线元件的周边的至少一部分形成的，其中，所述天线元件与所述第一RF I/O触点对准。

19.根据权利要求1所述的射频装置，其中，所述第一RF I/O触点与所述第一导电层进行电隔离包括：在所述第一RF I/O触点与所述第一导电层之间具有至少10¹⁴欧姆的电阻。

20.根据权利要求1所述的射频装置，其中，所述第一导电侧壁层包括铜、金、银和铝中的至少一种。

Images