CN112384978A - 采用cpu向3d xpoint芯片键合的新颖集成方案 - Google Patents

采用cpu向3d xpoint芯片键合的新颖集成方案 Download PDF

Info

Publication number
CN112384978A
CN112384978A CN202080002712.0A CN202080002712A CN112384978A CN 112384978 A CN112384978 A CN 112384978A CN 202080002712 A CN202080002712 A CN 202080002712A CN 112384978 A CN112384978 A CN 112384978A
Authority
CN
China
Prior art keywords
memory
chip
substrate
word line
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080002712.0A
Other languages
English (en)
Other versions
CN112384978B (zh
Inventor
程卫华
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112384978A publication Critical patent/CN112384978A/zh
Application granted granted Critical
Publication of CN112384978B publication Critical patent/CN112384978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

将3D交叉点存储器键合至中央处理单元芯片。通过将3D交叉点引入到VM系统和NVM系统两者当中实现了具有更高效率的更快数据处理和传输。存在CPU与3D交叉点芯片的直接键合以及主机系统与SSD的键合。与常规系统相比缩短了电路由距离。将3D交叉点存储器包含到主存储器当中并且将CPU键合至非易失性存储器芯片提供了更高的CPU性能，因为CPU与主存储器之间的距离更短。此外，与常规DRAM相比，制造成本更低并且可获得更高的数据存储能力。与常规系统相比，提供了更高的信噪比、更小的PCB面积消耗裸片尺寸、更低的位成本、诸如CPU、存储器、引擎等的功能模块的更密集的布置以及更快的处理速度。

Description

采用CPU向3D XPOINT芯片键合的新颖集成方案
技术领域
概括地说，本公开内容涉及用于实现提高的存储能力和更高效的数据传输速率的改进的存储芯片架构。
背景技术
近来存储阵列架构的大踏步前进带来了与以前使用的平面存储结构完全不同的三维(3D)存储器堆叠结构的发展。这种堆叠结构允许将更高密度的存储阵列键合到每个存储芯片的衬底上，从而带来计算生产力和效率的提高。然而，每个存储芯片上的存储阵列的密度当前受到存储芯片的衬底的被在存储阵列与衬底之间的接触区域所占据的表面积的限制。
本领域仍然需要能够降低每个衬底上使用的不必要表面积的量并且能够提高每个存储芯片内的存储阵列的密度的改进配置。
发明内容
根据一方面，将具有中央处理单元(CPU)微处理器芯片的集成架构键合至三维(3D)交叉点芯片。依据实施例，将3D交叉点芯片引入易失性存储器(VM)系统和非易失性存储器(NVM)系统两者内。将3D交叉点存储器键合至CPU芯片允许通过将3D交叉点芯片引入到VM系统和 NVM系统两者内而实现具有更高效率的更快数据处理和传输。可以存在 CPU与3D交叉点芯片的直接键合以及主机系统与存储器件(例如，固态驱动器(SSD))的键合。与常规系统相比，包括3D交叉点芯片允许缩短电路由距离。将3D交叉点存储器包括到主存储器当中并且将CPU键合至非易失性存储器(NVM)芯片提供了更好的CPU性能，因为在CPU与主存储器之间具有更短的距离。此外，与常规系统(例如，动态随机存取存储器(DRAM))相比，制造成本更低，并且提供了更高的数据存储能力、更高的信噪(S/N)比、更小的印刷电路板(PCB)面积消耗管芯尺寸、更低的位成本、诸如CPU、存储器、引擎等的功能模块的更密集的布置以及更快的处理速度。可以借助于数以百万计的短距离垂直金属互连将CPU核芯片键合至NVM芯片。例如，通孔、焊盘和/或接触结构，而非布置在存储阵列两侧的现有技术位线接触。不一定需要常规过硅通孔(TSV)结构。
根据另一方面，一种系统包括中央处理单元芯片以及耦接至中央处理单元芯片的存储芯片，该存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将所述多条字线耦接至衬底的多条字线接触以及将所述多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，中央处理单元芯片可以包括具有金属氧化物半导体场效应晶体管的核。此外，存储阵列可以是三维存储阵列，其中，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。此外，存储芯片可以通过多个互连键合至中央处理单元芯片。此外，多个互连可以通过键合界面对中央处理单元和存储芯片进行键合。
根据另一方面，一种存储器件包括非易失性存储器或易失性存储器中的至少一者，至少一个非易失性存储器或易失性存储器包括存储芯片，所述存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将所述多条字线耦接至衬底的多条字线接触以及将所述多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，存储器件可以是固态驱动器。此外，存储阵列可以是三维存储阵列，包括，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。
根据另一方面，一种存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将多条字线耦接至衬底的多条字线接触以及将多条位线耦接至衬底的多条位线接触。所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。根据另一方面，一种系统包括具有中央处理单元芯片和耦接至中央处理单元芯片的存储芯片的主机系统以及包括非易失性存储器或易失性存储器中的至少一者的固态存储器件，所述至少一个非易失性存储器或易失性存储器包括存储芯片，所述存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将多条字线耦接至衬底的多条字线接触以及将多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，中央处理单元芯片可以包括具有金属氧化物半导体场效应晶体管的核。此外，在主机系统或固态存储器件中的至少一者的存储芯片内，存储阵列是三维存储阵列，其中，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。此外，主机系统的存储芯片可以通过多个互连键合至中央处理单元芯片。此外，多个互连可以通过键合界面对中央处理单元和存储芯片进行键合。
附图说明
在参考下文对示例性实施例的描述以及附图考虑时，本公开内容的前述方面、特征和优点将得到进一步理解，其中，类似的附图标记表示类似的元素。在对本公开内容的示例性实施例的描述当中，可能为了清楚的原因而使用了特定术语。然而，无意使本公开内容的各个方面局限于所使用的特定术语。
图1是根据本公开的各个方面的三维交叉点存储器的区段的等轴视图。
图2是根据本公开各个方面的计算器件的功能图。
图3是根据本公开各个方面的存储器件的功能图。
图4是根据本公开的各个方面的存储芯片的区段的顶视图。
图5A是根据本公开的各个方面的存储器的区段的顶视图。
图5B是图5A的存储芯片的区段的侧视图。
具体实施方式
本技术应用于存储芯片架构领域，并且尤其关于存储芯片中使用的存储单元的配置。图1中示出了存储芯片中使用的存储阵列的一般化示例。具体而言，图1是三维交叉点存储阵列的区段的等轴视图。存储阵列10包括存储单元12a、12b以及选择器11a、11b。在存储单元12a与选择器11b 之间，是沿X方向延伸的一定数量的字线13。在选择器11a以上是沿Y方向延伸的一定数量的位线14a，以及在存储单元12b以下是沿Y方向延伸的一定数量的位线14b。此外，从图1可以看出，位线-存储单元-选择器- 字线的顺序结构可以沿Z方向重复，以实现堆叠的配置。这种堆叠配置允许提高每个存储芯片中使用的存储单元的密度。
沿Y轴的第一长度可以由与存储阵列10的第一末端相邻的第一字线和与存储阵列10的第二末端相邻的第二字线限定，第二末端与第一末端相反。沿X轴的第二长度可以由与存储阵列10的第三末端相邻的第一位线和与存储阵列10的第四末端相邻的第二位线限定，第四末端与第三末端相反。由存储阵列10占据的表面积可以由第一长度x和第二长度限定。
在使用中，激活字线13和位线14a、14b能够访问存储在单独的存储单元12a、12b内的值。于是能够读取或改变所访问的值。堆叠在该单独的存储单元12a、12b上的对应选择器11a、11b能够随后传输该存储单元12a、 12b的值，以供计算机操作中使用。
图2示出了具有附接至电路板23的中央处理单元21和主存储器22的示例性计算器件(或主机系统)20。主存储器22可以包括易失性存储芯片和/或非易失性存储芯片中的至少一者。电路板23可以是印刷电路板或母板等。主存储器22的尺寸影响中央处理单元21和主存储器22在电路板23 上彼此相距多远。这个距离转而影响计算器件20的逻辑效率和性能。例如，中央处理单元21与主存储器22之间的距离越大，传输和处理数据和状态的速率越慢，此外还具有降低的高速缓存尺寸。反之，中央处理单元21与主存储器22之间的距离越小，传输和处理数据和状态的速率越快，并且可用高速缓存尺寸越大。
图3示出了具有附接至电路板33的控制器31和主存储器32的示例性存储器件30。存储器件30可以是闪存驱动器或固态驱动器(SSD)等。控制器31可以是中央处理单元，并且可以包括总线接口单元(未示出)。主存储器32可以包括易失性存储芯片和/或非易失性存储芯片中的至少一者。电路板33可以是印刷电路板或母板等。与计算器件20的中央处理单元21 和主存储器22类似，主存储器32的尺寸影响控制器31和主存储器32在电路板33上相距多远。这个距离既影响存储器件30的系统速度又影响电路板33的尺寸。例如，控制器31与主存储器32之间的距离越大，存储器件30的系统速度越慢，并且必须容纳该距离的电路板33越大。反之，控制器31与主存储器32之间的距离(尤其是主存储器32与控制器31内的总线接口单元之间的距离)越小，存储器件30的系统速度越块，并且电路板33越小。电路板33变小可能尤其有利，因为这样将允许存储器件30更小，并且更具便携性。可以使存储器件30与计算器件20键合，使得可以同时且协作地使用两个系统。
图4示出了具有现有配置的存储芯片100的区段的顶视图(从Z方向)。存储芯片100的该区段包括存储阵列110和衬底120。存储阵列110与图1 中描绘的存储阵列10类似，并且包括与位线14a、14b类似的位线114以及与字线13类似的字线(未示出)。位线114在存储芯片100上沿Y方向延伸，并且包括如图1中所示的顶层可见位线以及底部线层的位线(未示出)。底层位线通过位线接触130连接至衬底120。字线在存储芯片100上沿X方向延伸，并且包括通过沿字线接触140的字线接触(未示出)连接至衬底120的底层字线。衬底120的被占据的表面积的总量由位线接触130 的从存储阵列110的两个垂直末端延伸的沿Y方向的长度以及字线接触140 的从存储阵列110的两个水平末端延伸的沿X方向的长度决定。例如，其可以是20nm/20nm线/间隔(L/S)图案。
图4所例示的现有存储芯片配置是低效的，因为所占据的表面积消耗了衬底120的面积的相当大的部分，其原因在于位线接触130沿Y轴与存储阵列110的末端间隔开一定距离。参考图2和图3，在将存储芯片100包括到计算器件20的主存储器22或者存储器件30的主存储器32内的情况下，这个距离可能具有很多缺陷。由于被位线接触130占用的空间的原因，主存储器22、32必须更大，并且对应地与中央处理单元23和控制器33分隔得更远，从而导致计算器件20和存储器件30两者的很多缺陷，如上文所述。在图5A和图5B中可以看出相对于图4中所示的现有存储芯片配置的存储芯片配置改进。
图5A和图5B示出了具有垂直连接配置的存储芯片200的区段。图5A 示出了存储芯片200的区段的顶视图(从Z方向)。存储芯片200的区段包括与上文描述的存储阵列110和衬底120类似的存储阵列210和衬底220。图5B示出了存储芯片200的该区段的截面侧视图(从X方向)，其仅描绘了位线214中的底层位线。该底层的位线214借助于位线接触230通过沿Z方向的垂直连接配置连接至衬底220。通过这种方式，与图4的现有存储芯片配置相比，衬底220的被占据的表面积的量由仅存储阵列210的沿Y方向的较短长度以及字线接触240的从存储阵列210的两个水平末端延伸的沿X方向的长度决定。
注意，衬底220可以由硅、硅化合物或锗化合物等形成。位线接触230 可以是垂直互连通道(VIA)，诸如过硅通孔、焊盘或者任何其它接触结构。位线接触230可以由氧化物层形成。如本文所用，术语(元素的)“氧化物”将被理解为包括除了该元素和氧之外的额外元素，包括但不限于掺杂剂或杂质。如本文所用，术语(元素的)“氮化物”将被理解为包括除了该元素和氮之外的额外元素，包括但不限于掺杂剂或杂质。这样的材料的示例包括但不限于诸如TiN、TiAlN、TaN、BN的金属氮化物、诸如TiON的金属氮氧化物、诸如PtSi的金属硅化物、诸如硅或锗的半导体(有或没有掺杂)、诸如TiOx(x<2表示还原)的还原金属氧化物、诸如W、Ni、CO的金属或者基于碳的材料。依据实施例，沉积可以通过化学气相沉积(CVD)完成。在该过程中，采用真空沉积方法生成高质量、高性能的固态材料。在典型的CVD中，将晶圆(衬底)暴露于一种或多种挥发性前体之下，其在衬底表面上反应和/或分解，以生成预期沉积。
如上文所提及的，衬底的被占据表面积的量的下降提供了很多相对于现有存储芯片配置的改进。参考图2，将存储芯片200实施到计算器件20 中允许主存储器22与中央处理单元21之间的距离的下降(例如，从厘米量级的分隔到微米量级的分隔)。该下降的距离允许计算器件20具有更快的数据和状态传输及处理速率，同时增大了高速缓存尺寸。在额外地使用如图1中所示的3D交叉点存储阵列作为主存储器22中的易失性和/或非易失性存储器中的至少一者的情况下，衬底的被占据面积越小，允许在每个衬底上制造的3D交叉点存储阵列就越多；因而，与现有配置(例如，直接随机存取存储器(DRAM))相比，允许每个存储芯片具有更密集的存储阵列配置，并且降低了制造的每位成本。
在一个示例中，可以将中央处理单元芯片键合至具有3D交叉点存储阵列的存储芯片200。中央处理单元芯片可以具有使用逻辑互补金属氧化物半导体(CMOS)工艺制造的核。该CMOS工艺能够生成包括金属氧化物半导体场效应晶体管的核。可以借助于形成在键合界面处的电互连将中央处理单元芯片和存储芯片200键合到一起。
参考图3，当在存储器件30中实施垂直连接配置的情况下，主存储器 32与包括总线接口单元的控制器31之间的缩短的距离提高了系统速度，与此同时实现了电路板33的下降的尺寸。在额外地使用如图1中所示的3D 交叉点存储器作为主存储器32中的易失性和/或非易失性存储器中的至少一者的情况下，垂直连接配置和3D交叉点存储堆叠架构带来了比采用某些形式的存储器(诸如，NAND闪存)更快的存储，同时具有比其它形式的存储器(诸如，DRAM)更高的数据存储能力。此外，垂直连接配置和3D 交叉点存储器的使用实现了更短的制造周期时间，同时具有更高的管芯到芯片产率。这首先因为用于中央处理单元的晶圆和存储芯片制造中使用的 SSD的晶圆的制造工艺之间具有更少的相互作用影响。其次，可以通过使用本领域已知的管芯混合键合工艺来利用垂直堆叠的存储结构来提高存储芯片的存储器件的最终产率。
此外，计算器件20和存储器件30可以具有集成架构，其中，中央处理单元21、31可以键合至主存储器22、32中的具有3D交叉点存储阵列的存储芯片(诸如，存储芯片200)。将3D交叉点芯片引入到易失性存储系统和非易失性存储系统两者内，允许更高效地实现更快的数据处理和传输。与常规系统(诸如，DRAM等)相比，包括3D交叉点芯片允许缩短电路由距离。将3D交叉点存储器包括到主存储器22、32中并且使中央处理单元21、31键合至非易失性存储芯片将在中央处理单元21、31中提供更好的性能，这是因为在中央处理单元21、31与主存储器22、32之间具有更短的距离。另外或替代地，可以将主机系统(诸如，计算器件20)直接键合至存储器件30。通过这种方式，与常规系统(诸如，DRAM)相比，降低了制造成本，提高了数据存储能力，并且提供了更高的信噪(S/N)比、更小的印刷电路板(PCB)面积消耗管芯尺寸、更低的位成本、诸如CPU、存储器、引擎等的功能模块的更密集的布置以及更快的处理速度。
大部分前述替代示例不相互排斥，而是可以按照各种组合来实施，以实现独特的优势。由于可以采用上文描述的特征的这些和其它变型及组合而不脱离权利要求限定的主题，因而应当按照举例说明而非对权利要求限定的主题的限制来理解前文对实施例的描述。作为示例，未必一定要按照上文描述的确切顺序执行前述操作。相反，可以按照不同的顺序操纵各种步骤，例如，颠倒顺序或者同时进行。除非另行指出，否则还可以省略步骤。此外，本文描述的示例的提供以及被表达为“诸如……”、“包括……”等的条款不应被解释为使权利要求的主题局限于具体示例；相反，示例意在对很多种可能的实施例中的仅一种进行举例说明。此外，在不同附图当中，相同的附图标记可以表示相同或类似的要素。
尽管已经参考特定实施例描述了本公开内容，但是应当理解，这些实施例仅用于对本公开的原理和应用举例说明。因此，应当理解，可以对所例示的实施例做出很多修改，并且可以设计其它布置，而不脱离所附权利要求限定的本公开的实质和范围。

Claims (14)

1.一种系统，包括：
中央处理单元芯片；以及
键合至所述中央处理单元芯片的存储芯片，包括：
衬底；
存储阵列，包括：
多个存储单元；
多个选择器；
耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及
耦接至所述存储单元的多条位线；
将所述多条字线耦接至所述衬底的多条字线接触；以及
将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。
2.根据权利要求1所述的系统，其中，所述中央处理单元芯片包括具有金属氧化物半导体场效应晶体管的核。
3.根据权利要求1所述的系统，其中，所述存储阵列是三维存储阵列，其中：
所述多个存储单元具有第一末端和第二末端；
所述多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端；
所述多条字线耦接至所述多个选择器的第一末端；并且
所述多条位线耦接至所述多个存储单元的第二末端。
4.根据权利要求1所述的系统，其中，所述存储芯片通过多个互连键合至所述中央处理单元芯片。
5.根据权利要求1所述的系统，其中，所述多个互连通过键合界面对所述中央处理单元和所述存储芯片进行键合。
6.一种存储器件，包括：
非易失性存储器或易失性存储器中的至少一者，所述至少一个非易失性存储器或易失性存储器包括：
存储芯片，包括：
衬底；
存储阵列，包括：
多个存储单元；
多个选择器；
耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及
耦接至所述存储单元的多条位线；
将所述多条字线耦接至所述衬底的多条字线接触；以及
将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。
7.根据权利要求6所述的存储器件，其中，所述存储器件是固态驱动器。
8.根据权利要求6所述的存储器件，其中，所述存储阵列是三维存储阵列，其中：
所述多个存储单元具有第一末端和第二末端；
所述多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端；
所述多条字线耦接至所述多个选择器的第一末端；并且
所述多条位线耦接至所述多个存储单元的第二末端。
9.一种存储芯片，其包括：
衬底；
存储阵列，包括：
多个存储单元；
多个选择器；
耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及
耦接至所述存储单元的多条位线；
将所述多条字线耦接至所述衬底的多条字线接触；以及
将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。
10.一种系统，包括：
主机系统，包括：
中央处理单元芯片；以及
键合至所述中央处理单元芯片的根据权利要求9所述的存储芯片；以及
固态存储器件，包括：
非易失性存储器或易失性存储器中的至少一者，所述至少一个非易失性存储器或易失性存储器包括：
存储芯片，包括：
衬底；
存储阵列，包括：
多个存储单元；
多个选择器；
耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及
耦接至所述存储单元的多条位线；
将所述多条字线耦接至所述衬底的多条字线接触；以及
将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。
11.根据权利要求9所述的系统，其中，所述中央处理单元芯片包括具有金属氧化物半导体场效应晶体管的核。
12.根据权利要求9所述的系统，其中，在所述主机系统或所述固态存储器件中的至少一者的存储芯片内，所述存储阵列为三维存储阵列，其中：
所述多个存储单元具有第一末端和第二末端；
所述多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端；
所述多条字线耦接至所述多个选择器的第一末端；并且
所述多条位线耦接至所述多个存储单元的第二末端。
13.根据权利要求9所述的系统，其中，所述主机系统的存储芯片通过多个互连键合至所述中央处理单元。
14.根据权利要求10所述的系统，其中，所述多个互连通过键合界面对所述中央处理单元和所述存储芯片进行键合。
CN202080002712.0A 2020-10-12 2020-10-12 采用cpu向3d xpoint芯片键合的新颖集成方案 Active CN112384978B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/120321 WO2022077147A1 (en) 2020-10-12 2020-10-12 Novel integration scheme with cpu bonding to 3d xpoint chip

Publications (2)

Publication Number Publication Date
CN112384978A true CN112384978A (zh) 2021-02-19
CN112384978B CN112384978B (zh) 2023-06-13

Family

ID=74590200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002712.0A Active CN112384978B (zh) 2020-10-12 2020-10-12 采用cpu向3d xpoint芯片键合的新颖集成方案

Country Status (2)

Country Link
CN (1) CN112384978B (zh)
WO (1) WO2022077147A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674772A (zh) * 2021-10-25 2021-11-19 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175371A1 (en) * 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
CN104866459A (zh) * 2015-05-29 2015-08-26 上海新储集成电路有限公司 一种存储芯片
US20150364479A1 (en) * 2014-06-13 2015-12-17 Kabushiki Kaisha Toshiba Semiconductor device
CN105428526A (zh) * 2015-11-20 2016-03-23 华中科技大学 一种三维存储器及其制备方法
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN109473435A (zh) * 2018-11-21 2019-03-15 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837471B2 (en) * 2016-04-14 2017-12-05 Western Digital Technologies, Inc. Dual OTS memory cell selection means and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175371A1 (en) * 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
US20150364479A1 (en) * 2014-06-13 2015-12-17 Kabushiki Kaisha Toshiba Semiconductor device
CN104866459A (zh) * 2015-05-29 2015-08-26 上海新储集成电路有限公司 一种存储芯片
CN105428526A (zh) * 2015-11-20 2016-03-23 华中科技大学 一种三维存储器及其制备方法
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN109473435A (zh) * 2018-11-21 2019-03-15 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674772A (zh) * 2021-10-25 2021-11-19 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备
CN113674772B (zh) * 2021-10-25 2022-04-12 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备

Also Published As

Publication number Publication date
WO2022077147A1 (en) 2022-04-21
CN112384978B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
CN110731012B (zh) 具有处理器和异构存储器的一体化半导体器件及其形成方法
JP7311615B2 (ja) プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
WO2022077148A1 (en) Multiple integration scheme with asic or fpga chip bonding to 3d crosspoint chip
US11508693B2 (en) High capacity memory module including wafer-section memory circuit
CN110720143B (zh) 具有处理器和nand闪存的键合半导体器件及其形成方法
US11694993B2 (en) Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
JP2022529165A (ja) ３次元相変化メモリを伴う３次元メモリデバイス
US9165897B2 (en) Semiconductor package having unified semiconductor chips
JP2022519659A (ja) フラッシュメモリーコントローラーを有する結合されたメモリーデバイス、ならびに、その製作方法および動作方法
US20110013353A1 (en) Multi-chip package structure suitable for multi-processor system having memory link architecture
US11411127B2 (en) Multi-dimensional integrated circuits having semiconductors mounted on multi-dimensional planes and multi-dimensional memory structure
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN112384978B (zh) 采用cpu向3d xpoint芯片键合的新颖集成方案
CN112385038B (zh) 通过xtacking形成的用以提高存储器阵列效率并且实现缩放的新型3d交叉点存储器结构
US20240206148A1 (en) Memory devices and methods for forming the same
JP2023043671A (ja) 半導体記憶装置及びその設計方法
CN118575220A (zh) 存储装置以及用于形成存储装置的方法
CN117529087A (zh) 存储装置以及用于形成存储装置的方法
CN118265309A (zh) 存储器设备及其形成方法
CN113517271A (zh) 一种带有堆叠存储器的集成电路结构
CN118265288A (zh) 存储器器件和用于形成存储器器件的方法
CN117412589A (zh) 存储装置以及用于形成存储装置的方法
CN118234220A (zh) 存储器件及其形成方法
CN115274664A (zh) 一种三维存储器、芯片封装结构及电子设备
CN115497949A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant