CN112384051B - 浮地装置保护电路和浮地装置保护设备 - Google Patents
浮地装置保护电路和浮地装置保护设备 Download PDFInfo
- Publication number
- CN112384051B CN112384051B CN202011210177.6A CN202011210177A CN112384051B CN 112384051 B CN112384051 B CN 112384051B CN 202011210177 A CN202011210177 A CN 202011210177A CN 112384051 B CN112384051 B CN 112384051B
- Authority
- CN
- China
- Prior art keywords
- interface circuit
- common
- floating
- mode inductor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了浮地装置保护电路和浮地装置保护设备,浮地装置保护电路包括主控模块、共模滤波模块、防护模块和浮地接口电路,本发明通过在主控模块与浮地接口电路之间的信号线上串联共模滤波模块,利用共模滤波模块过滤信号线之间的共模干扰;将防护模块的静电隔离单元连接浮地接口电路,以利用静电隔离单元隔离静电,将防护模块的静电保护单元连接共模滤波模块与浮地接口电路之间的信号线,以在静电放电时利用静电保护单元保护主控模块不受静电损坏。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种浮地装置保护电路和浮地装置保护设备。
背景技术
现有浮地接口电路的设计方案,对于浮地产品来说,很难通过静电放电(Electrostatic Discharge,ESD)的测试,ESD干扰直接导入芯片的数字地导致产品出现异常。
发明内容
鉴于上述问题,本发明提出一种浮地装置保护电路和浮地装置保护设备。
本发明的一个实施例提出一种浮地装置保护电路,该电路包括主控模块、共模滤波模块、防护模块和浮地接口电路;
所述主控模块与所述浮地接口电路之间的信号线上串联所述共模滤波模块,所述共模滤波模块用于过滤所述信号线之间的共模干扰;
所述防护模块包括静电隔离单元和静电保护单元,所述静电隔离单元连接所述浮地接口电路,用于隔离静电,所述静电保护单元连接所述共模滤波模块与所述浮地接口电路之间的信号线,用于在静电放电时保护所述浮地接口电路。
进一步的,所述浮地接口电路包括USB2.0接口电路和/或USB3.0接口电路。
本发明的另一个实施例所述的浮地装置保护电路,所述USB2.0接口电路对应的所述静电保护单元包括TVS静电保护元件;
所述USB2.0接口电路包括数据正线端和数据负线端,所述TVS静电保护元件的第一端连接所述数据正线端,所述TVS静电保护元件的第二端连接所述数据负线端,所述TVS静电保护元件的第三端连接所述USB2.0接口电路的电源端,所述TVS静电保护元件的第四端接地;
所述USB3.0接口电路对应的所述静电保护单元包括TVS37集成芯片,所述TVS37集成芯片的IO2引脚连接USB3.0接口电路的第一数据负线端,所述TVS37集成芯片的IO5引脚连接第一数据正线端,所述TVS37集成芯片的IO1引脚连接第二数据负线端,所述TVS37集成芯片的IO6引脚连接第二数据正线端,所述TVS37集成芯片的IO3引脚连接第三数据负线端,所述TVS37集成芯片的IO4引脚连接第三数据正线端,所述TVS37集成芯片的VDD引脚连接电源接口,所述TVS37集成芯片的GND引脚和HS引脚接地。
上述的浮地装置保护电路,所述USB2.0接口电路对应的静电隔离单元包括:第一磁珠、第二磁珠、第一隔离电容和第一隔离电阻;
所述USB2.0接口电路的电源端通过所述第一磁珠连接至电源接口;
所述USB2.0接口电路的第一接地端通过所述第二磁珠连接至地;
所述USB2.0接口电路的第二接地端和第三接地端连接所述第一隔离电阻的一端,所述第一隔离电阻的另一端连接所述第一隔离电容的一端,所述第一隔离电容的另一端接地。
上述的浮地装置保护电路,所述USB2.0接口电路对应的共模滤波模块包括第一共模电感;
所述第一共模电感的第一端连接所述USB2.0接口电路的第一数据负线端,所述第一共模电感的第二端连接所述主控模块的第一数据负线端,所述第一共模电感的第三端连接所述主控模块的第一数据正线端,所述第一共模电感的第四端连接所述USB2.0接口电路的第一数据正线端。
上述的浮地装置保护电路,所述USB3.0接口电路对应的静电隔离单元包括:第三磁珠、第四磁珠、第二隔离电容和第二隔离电阻;
所述USB3.0接口电路的电源端通过所述第三磁珠连接至电源接口;
所述USB3.0接口电路的电源接地端和信号接地端通过所述第四磁珠连接至地;
所述USB3.0接口电路的第一外壳引脚和第二外壳引脚连接所述第二隔离电阻的一端,所述第二隔离电阻的另一端连接所述第二隔离电容的一端,所述第二隔离电容的另一端连接至地。
上述的浮地装置保护电路,所述USB3.0接口电路对应的共模滤波模块包括第二共模电感、第三共模电感、第四共模电感、第一滤波电容和第二滤波电容;
所述第二共模电感的第一端连接所述USB3.0接口电路的第一数据负线端,所述第二共模电感的第二端连接所述主控模块的第一数据负线端,所述第二共模电感的第三端连接所述主控模块的第一数据正线端,所述第二共模电感的第四端连接所述USB3.0接口电路的第一数据正线端;
所述第三共模电感的第一端连接所述USB3.0接口电路的第二数据负线端,所述第三共模电感的第二端连接所述主控模块的第二数据负线端,所述第三共模电感的第三端连接所述主控模块的第二数据正线端,所述第三共模电感的第四端连接所述USB3.0接口电路的第二数据正线端;
所述第四共模电感的第一端连接所述USB3.0接口电路的第三数据负线端,所述第四共模电感的第二端通过所述第一滤波电容连接所述主控模块的第三数据负线端,所述第四共模电感的第三端所述第二滤波电容连接所述主控模块的第三数据正线端,所述第四共模电感的第四端连接所述USB3.0接口电路的第三数据正线端。
上述的浮地装置保护电路,还包括限流模块,所述限流模块的控制信号接收端连接所述主控模块的电源控制端,所述限流模块的输出端作为电源接口,在所述限流模块的输出端的输出电流大于预设的电流阈值时,所述主控模块控制所述限流模块的输出端切断电源输出。
本发明的又一个实施例提出一种浮地装置保护设备,该设备包括数字地接地点和本发明实施例所述的浮地装置保护电路。
上述的浮地装置保护设备,所述浮地接口电路与所述数字地接地点的距离大于预设的距离阈值,所述距离阈值的取值大于80mil。
本发明通过在主控模块与浮地接口电路之间的信号线上串联共模滤波模块,利用共模滤波模块过滤信号线之间的共模干扰;将防护模块的静电隔离单元连接浮地接口电路,以利用静电隔离单元隔离静电,将防护模块的静电保护单元连接共模滤波模块与浮地接口电路之间的信号线,以在静电放电时利用静电保护单元保护主控模块不受静电损坏。
附图说明
为了更清楚地说明本发明的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对本发明保护范围的限定。在各个附图中,类似的构成部分采用类似的编号。
图1示出了本发明实施例提供的一种浮地装置保护电路的结构示意图;
图2示出了本发明实施例提供的一种通过USB2.0接口电路连接的浮地装置保护电路的电路示意图;
图3示出了本发明实施例提供的另一种通过USB2.0接口电路连接的浮地装置保护电路的电路示意图;
图4示出了本发明实施例提供的一种通过USB3.0接口电路连接的浮地装置保护电路的电路示意图;
图5示出了本发明实施例提供的另一种浮地装置保护电路的结构示意图。
主要元件符号说明:
10-主控模块;20-共模滤波模块;30-防护模块;40-浮地接口电路;31-静电隔离单元;32-静电保护单元;41-USB2.0接口电路;42-USB3.0接口电路;T1-TVS静电保护元件;F1-第一磁珠;F2-第二磁珠;C1-第一隔离电容;R1-第一隔离电阻;L1-第一共模电感;F3-第三磁珠;F4-第四磁珠;C2-第二隔离电容;R2-第二隔离电阻;L2-第二共模电感;L3-第三共模电感;L4-第四共模电感;C3-第一滤波电容;C4-第二滤波电容;50-限流模块;R3-第一滤波电阻;R4-第二滤波电阻;R5-第一下拉电阻;R6-第二下拉电阻。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下文中,可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本发明的各种实施例中被清楚地限定。
实施例1
本实施例,参见图1,示出了一种浮地装置保护电路,该电路包括主控模块10、共模滤波模块20、防护模块30和浮地接口电路40。
主控模块10与浮地接口电路40之间的信号线上串联共模滤波模块20,共模滤波模块20用于过滤信号线之间的共模干扰;防护模块30包括静电隔离单元31和静电保护单元32,静电隔离单元31连接浮地接口电路40,用于隔离静电,静电保护单元32连接共模滤波模块20与浮地接口电路40之间的信号线,用于在静电放电时保护浮地接口电路40。
可以理解,浮地指装置中没有专门的地线在电气上与大地相连接,在EMC测试中,大地指参考地板。如果装置产品中所有的电路都没有专门的地线在电气上与大地相连接,那么这个装置是浮地装置。浮地装置一般通过浮地接口电路40与主控模块10进行通信。
可以理解,EMC测试又叫做电磁兼容,指对电子装置在电磁场方面干扰大小(EMI)和抗干扰能力(EMS)的综合评定,是电子装置最重要的指标之一。
本实施例通过在主控模块10与浮地接口电路40之间的信号线上串联共模滤波模块20,利用共模滤波模块20过滤信号线之间的共模干扰;将防护模块30的静电隔离单元31连接浮地接口电路40,以利用静电隔离单元31隔离静电,将防护模块30的静电保护单元32连接共模滤波模块20与浮地接口电路40之间的信号线,以在静电放电时利用静电保护单元32保护主控模块不受静电损坏。
实施例2
本实施例,参见图2,示出了一种通过USB2.0接口电路41连接的浮地装置保护电路,USB2.0接口电路41包括一组通信端(即第一数据负线端D-和第二数据正线端D+)、电源端VCC、第一接地端GND1、第二接地端GND2和第三接地端GND3。
USB2.0接口电路41对应的静电隔离单元31包括:第一磁珠F1、第二磁珠F2、第一隔离电容C1和第一隔离电阻R1。
USB2.0接口电路41的电源端通过第一磁珠F1连接至电源接口;USB2.0接口电路41的第一接地端通过第二磁珠F2连接至地;USB2.0接口电路41的第二接地端和第三接地端连接第一隔离电阻R1的一端,第一隔离电阻R1的另一端连接第一隔离电容C1的一端,第一隔离电容C1的另一端接地。
磁珠用于抑制信号线上的高频噪声和尖峰干扰,可以吸收静电脉冲。第一磁珠F1和第二磁珠F2可以选择:在100MHz频率的时候,阻抗大于120欧姆的磁珠,其作用是在浮地接口电路40的外壳到数字地PIN脚的间距过小,出现空间耦合后,可以通过增大静电阻抗隔离静电;第一磁珠F1和第二磁珠F2还具有滤波效果。
将第一隔离电容C1和第一隔离电阻R1串联接到数字地,部分积累在连接器的静电利用RC串联将残留静电能量吸收消耗掉。第一隔离电容C1选择高压电容,保证第一隔离电容C1的额定工作电压大于2KV,以保证不被静电击穿。采用1206以上封装标准封装第一隔离电阻R1和第一隔离电容C1。
进一步的,USB2.0接口电路41对应的共模滤波模块20包括第一共模电感L1。第一共模电感L1的第一端连接USB2.0接口电路41的第一数据负线端,第一共模电感L1的第二端连接主控模块10的第一数据负线端,第一共模电感L1的第三端连接主控模块10的第一数据正线端,第一共模电感L1的第四端连接USB2.0接口电路41的第一数据正线端。
可以理解,浮地装置通过USB2.0接口电路41与主控模块10之间通信是一种差分传输,差分传输是一种信号传输的技术,区别于传统的一根信号线和一根地线的信号传输,差分传输在两根线上都传输信号,这两根线上的信号的振幅相等,相位相差180度,极性相反。在这两根线上传输的信号可称为差分信号。第一共模电感L1可以有效过滤信号线上的共模干扰。
进一步的,参见图3,在信号线之间的共模干扰较小时,可以用第一滤波电阻R3和第二滤波电阻R4代替第一共模电感L1,以节省开销。示范性的,USB2.0接口电路41对应的共模滤波模块20包括第一滤波电阻R3和第二滤波电阻R4,USB2.0接口电路41的第一数据负线端通过第一滤波电阻R3连接主控模块10的第一数据负线端,USB2.0接口电路41的第一数据正线端通过第二滤波电阻R4连接主控模块10的第二数据负线端。
进一步的,USB2.0接口电路41对应的静电保护单元32包括TVS静电保护元件T1,TVS静电保护元件T1的第一端连接USB2.0接口电路41的第一数据负线端,TVS静电保护元件T1的第二端连接USB2.0接口电路41的第一数据正线端,TVS静电保护元件T1的第三端连接USB2.0接口电路41的电源端,TVS静电保护元件T1的第四端接地。
进一步的,如图5所示,浮地装置保护电路还包括限流模块50,限流模块50的控制信号接收端连接主控模块10的电源控制端,限流模块50的输出端作为电源接口,在所述限流模块的输出端的输出电流大于预设的电流阈值时,所述主控模块控制所述限流模块的输出端切断电源输出。如图2所示,可根据需要调整限流芯片的ILIM引脚连接的第一下拉电阻R5来调整的负载电流,当负载电流超过预设的电流阈值时,输出电压自动断开,保证USB2.0接口电路41不会超负载运行,限流模块50中各个元件连接关系为常规连接方式,在此不再赘述。
实施例3
本实施例,参见图4,示出了一种通过USB3.0接口电路42连接的浮地装置保护电路,USB3.0接口电路42包括三组通信端(即第一数据负线端D_N、第一数据正线端D_P、第二数据负线端SSRX_N、第二数据正线端SSRX_P、第三数据负线端SSTX_N和第三数据正线端SSTX_P)、电源端VBUS、电源接地端GND_PWR、信号接地端GND_SGNL、第一外壳引脚SHIELD1和第二外壳引脚SHIELD2。
USB3.0接口电路42对应的静电隔离单元31包括:第三磁珠F3、第四磁珠F4、第二隔离电容C2和第二隔离电阻R2。
USB3.0接口电路42的电源端通过第三磁珠F3连接至电源接口;USB3.0接口电路42的电源接地端和信号接地端通过第四磁珠F4连接至地;USB3.0接口电路42的第一外壳引脚和第二外壳引脚连接第二隔离电阻R2的一端,第二隔离电阻R2的另一端连接第二隔离电容C2的一端,第二隔离电容C2的另一端连接至地。
将第二隔离电容C2和第二隔离电阻R2串联接到数字地。第二隔离电容C2选择高压电容,保证第二隔离电容C2的额定工作电压大于2KV,以保证不被静电击穿。采用1206以上封装标准封装第二隔离电阻R2和第二隔离电容C2。
进一步的,USB3.0接口电路42对应的共模滤波模块20包括第二共模电感L2、第三共模电感L3、第四共模电感L4、第一滤波电容C3和第二滤波电容C4。
第二共模电感L2的第一端连接USB3.0接口电路42的第一数据负线端,第二共模电感L2的第二端连接主控模块10的第一数据负线端,第二共模电感L2的第三端连接主控模块10的第一数据正线端,第二共模电感L2的第四端连接USB3.0接口电路42的第一数据正线端。
第三共模电感L3的第一端连接USB3.0接口电路42的第二数据负线端,第三共模电感L3的第二端连接主控模块10的第二数据负线端,第三共模电感L3的第三端连接主控模块10的第二数据正线端,第三共模电感L3的第四端连接USB3.0接口电路42的第二数据正线端。
第四共模电感L4的第一端连接USB3.0接口电路42的第三数据负线端,第四共模电感L4的第二端通过第一滤波电容C3连接主控模块10的第三数据负线端,第四共模电感L4的第三端第二滤波电容C4连接主控模块10的第三数据正线端,第四共模电感L4的第四端连接USB3.0接口电路42的第三数据正线端。
进一步的,如图4所示,USB3.0接口电路42对应的静电保护单元32包括TVS37集成芯片,TVS37的IO2引脚连接USB3.0接口电路42的第一数据负线端D_N,IO5引脚连接第一数据正线端D_P,IO1引脚连接第二数据负线端SSRX_N,IO6引脚连接第二数据正线端SSRX_P,IO3引脚连接第三数据负线端SSTX_N,IO4引脚连接第三数据正线端SSTX_P,TVS37的VDD引脚连接电源接口,TVS37的GND引脚和HS引脚接地。
进一步的,如图5所示,浮地装置保护电路还包括限流模块50,限流模块50的控制信号接收端连接主控模块10的电源控制端,限流模块50的输出端作为电源接口,在所述限流模块的输出端的输出电流大于预设的电流阈值时,所述主控模块控制所述限流模块的输出端切断电源输出。如图4所示,可根据需要调整限流芯片的ILIM引脚连接的第二下拉电阻R6来调整的负载电流,当负载电流超过预设的电流阈值时,输出电压自动断开,保证USB3.0接口电路42不会超负载运行,限流模块50中各个元件连接关系为常规连接方式,在此不再赘述。
实施例4
本实施例,公开一种浮地装置保护设备,该设备包括数字地接地点和本发明实施例中公开的浮地装置保护电路。
浮地接口电路40与数字地接地点的距离大于80mil。浮地接口电路40需要承受高压,浮地接口电路40与数字地接地点的距离越大越好,避免浮地接口电路40的外壳在静电放电干扰时,高压直接透过器件击穿空气放电到数字地。
本实施例公开浮地装置保护设备包括本发明实施例中公开的浮地装置保护电路,上述实施例所涉及的实施方案以及有益效果在本实施例中同样适用,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和结构图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或更多个模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是智能手机、个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。
Claims (6)
1.一种浮地装置保护电路,其特征在于,该电路包括主控模块、共模滤波模块、防护模块和浮地接口电路,
所述主控模块与所述浮地接口电路之间的信号线上串联所述共模滤波模块,所述共模滤波模块用于过滤所述信号线之间的共模干扰;
所述防护模块包括静电隔离单元和静电保护单元,所述静电隔离单元连接所述浮地接口电路,用于隔离静电,所述静电保护单元连接所述共模滤波模块与所述浮地接口电路之间的信号线,用于在静电放电时保护所述浮地接口电路;
所述浮地接口电路包括USB2.0接口电路和/或USB3.0接口电路;
所述USB2.0接口电路对应的静电隔离单元包括:第一磁珠、第二磁珠、第一隔离电容和第一隔离电阻,
所述USB2.0接口电路的电源端通过所述第一磁珠连接至电源接口;
所述USB2.0接口电路的第一接地端通过所述第二磁珠连接至地;
所述USB2.0接口电路的第二接地端和第三接地端连接所述第一隔离电阻的一端,所述第一隔离电阻的另一端连接所述第一隔离电容的一端,所述第一隔离电容的另一端接地;
所述USB3.0接口电路对应的静电隔离单元包括:第三磁珠、第四磁珠、第二隔离电容和第二隔离电阻,
所述USB3.0接口电路的电源端通过所述第三磁珠连接至电源接口;
所述USB3.0接口电路的电源接地端和信号接地端通过所述第四磁珠连接至地;
所述USB3.0接口电路的第一外壳引脚和第二外壳引脚连接所述第二隔离电阻的一端,所述第二隔离电阻的另一端连接所述第二隔离电容的一端,所述第二隔离电容的另一端连接至地;
所述浮地装置保护电路还包括限流模块,所述限流模块的控制信号接收端连接所述主控模块的电源控制端,所述限流模块的输出端作为电源接口,在所述限流模块的输出端的输出电流大于预设的电流阈值时,所述主控模块控制所述限流模块的输出端切断电源输出。
2.根据权利要求1所述的浮地装置保护电路,其特征在于,所述USB2.0接口电路对应的所述静电保护单元包括TVS静电保护元件;
所述USB2.0接口电路包括数据正线端和数据负线端,所述TVS静电保护元件的第一端连接所述数据正线端,所述TVS静电保护元件的第二端连接所述数据负线端,所述TVS静电保护元件的第三端连接所述USB2.0接口电路的电源端,所述TVS静电保护元件的第四端接地;
所述USB3.0接口电路对应的所述静电保护单元包括TVS37集成芯片,所述TVS37集成芯片的IO2引脚连接USB3.0接口电路的第一数据负线端,所述TVS37集成芯片的IO5引脚连接第一数据正线端,所述TVS37集成芯片的IO1引脚连接第二数据负线端,所述TVS37集成芯片的IO6引脚连接第二数据正线端,所述TVS37集成芯片的IO3引脚连接第三数据负线端,所述TVS37集成芯片的IO4引脚连接第三数据正线端,所述TVS37集成芯片的VDD引脚连接电源接口,所述TVS37集成芯片的GND引脚和HS引脚接地。
3.根据权利要求1所述的浮地装置保护电路,其特征在于,所述USB2.0接口电路对应的共模滤波模块包括第一共模电感,
所述第一共模电感的第一端连接所述USB2.0接口电路的第一数据负线端,所述第一共模电感的第二端连接所述主控模块的第一数据负线端,所述第一共模电感的第三端连接所述主控模块的第一数据正线端,所述第一共模电感的第四端连接所述USB2.0接口电路的第一数据正线端。
4.根据权利要求1所述的浮地装置保护电路,其特征在于,所述USB3.0接口电路对应的共模滤波模块包括第二共模电感、第三共模电感、第四共模电感、第一滤波电容和第二滤波电容,
所述第二共模电感的第一端连接所述USB3.0接口电路的第一数据负线端,所述第二共模电感的第二端连接所述主控模块的第一数据负线端,所述第二共模电感的第三端连接所述主控模块的第一数据正线端,所述第二共模电感的第四端连接所述USB3.0接口电路的第一数据正线端;
所述第三共模电感的第一端连接所述USB3.0接口电路的第二数据负线端,所述第三共模电感的第二端连接所述主控模块的第二数据负线端,所述第三共模电感的第三端连接所述主控模块的第二数据正线端,所述第三共模电感的第四端连接所述USB3.0接口电路的第二数据正线端;
所述第四共模电感的第一端连接所述USB3.0接口电路的第三数据负线端,所述第四共模电感的第二端通过所述第一滤波电容连接所述主控模块的第三数据负线端,所述第四共模电感的第三端所述第二滤波电容连接所述主控模块的第三数据正线端,所述第四共模电感的第四端连接所述USB3.0接口电路的第三数据正线端。
5.一种浮地装置保护设备,其特征在于,该设备包括数字地接地点和权利要求1至4中任一项所述的浮地装置保护电路。
6.根据权利要求5所述的浮地装置保护设备,其特征在于,所述浮地接口电路与所述数字地接地点的距离大于80mil。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011210177.6A CN112384051B (zh) | 2020-11-03 | 2020-11-03 | 浮地装置保护电路和浮地装置保护设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011210177.6A CN112384051B (zh) | 2020-11-03 | 2020-11-03 | 浮地装置保护电路和浮地装置保护设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112384051A CN112384051A (zh) | 2021-02-19 |
CN112384051B true CN112384051B (zh) | 2022-10-28 |
Family
ID=74577911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011210177.6A Active CN112384051B (zh) | 2020-11-03 | 2020-11-03 | 浮地装置保护电路和浮地装置保护设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112384051B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207010672U (zh) * | 2017-08-11 | 2018-02-13 | 昊翔电能运动科技(昆山)有限公司 | 无线通讯模块 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203733112U (zh) * | 2013-12-30 | 2014-07-23 | 深圳Tcl新技术有限公司 | 多功能usb接口实现电路和usb连接器 |
CN104135148B (zh) * | 2014-07-17 | 2018-01-12 | 青岛歌尔声学科技有限公司 | 一种usb接口电路 |
CN210183629U (zh) * | 2019-05-27 | 2020-03-24 | 惠州市纬特科技有限公司 | 静电消除装置 |
CN209692347U (zh) * | 2019-06-06 | 2019-11-26 | 上海市共进通信技术有限公司 | 用于抗静电伤害的电路结构 |
-
2020
- 2020-11-03 CN CN202011210177.6A patent/CN112384051B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207010672U (zh) * | 2017-08-11 | 2018-02-13 | 昊翔电能运动科技(昆山)有限公司 | 无线通讯模块 |
Also Published As
Publication number | Publication date |
---|---|
CN112384051A (zh) | 2021-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4259705A (en) | Combination surge suppressor filter | |
EP3648163A1 (en) | Discharge protection circuit and method for operating a discharge protection circuit | |
CN102904235A (zh) | 以太网络受电电路与其静电防护电路 | |
CN105591355A (zh) | Usb-c控制芯片及其保护电路和usb-c系统 | |
US7262944B2 (en) | Receptacle | |
CN112384051B (zh) | 浮地装置保护电路和浮地装置保护设备 | |
CN111930657A (zh) | 连接电路、连接电路的控制方法和连接设备 | |
CN202713356U (zh) | 可实现过压和过流保护的接口电路及电子设备 | |
CN112039473A (zh) | 一种用于变电站设备电源端的共形抗电磁干扰装置 | |
CN216215876U (zh) | 信号端口的静电浪涌防护电路及电子设备 | |
CN209730809U (zh) | 一种sd卡静电保护电路 | |
CN212009797U (zh) | 一种防雷防静电的火灾报警电路 | |
CN210490459U (zh) | 一种type-c接口保护电路和装置 | |
RU191571U1 (ru) | Сборная система защиты от перенапряжений | |
CN204695307U (zh) | 具有静电防护功能的sd卡接口电路及其电子产品 | |
CN110768230A (zh) | 一种网络接口保护电路及终端设备 | |
CN219204092U (zh) | 一种传感器的电磁兼容防护电路 | |
US20140022682A1 (en) | Packaged chip integrated with a signal isolation transformer and a protective component | |
CN107820160B (zh) | 信号输入电路 | |
US9343900B2 (en) | Passive network for electrostatic protection of integrated circuits | |
CN114124079A (zh) | 接口电路、接口电路的保护方法及终端设备 | |
CN219626011U (zh) | 接口转换电路 | |
CN104821574A (zh) | 一种iic总线接口的静电防护电路 | |
JP2014083932A (ja) | Can通信装置 | |
CN219350861U (zh) | 数据传输线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |