CN112380156A - 基于龙芯3a3000的serdes多主通讯系统 - Google Patents
基于龙芯3a3000的serdes多主通讯系统 Download PDFInfo
- Publication number
- CN112380156A CN112380156A CN202011260437.0A CN202011260437A CN112380156A CN 112380156 A CN112380156 A CN 112380156A CN 202011260437 A CN202011260437 A CN 202011260437A CN 112380156 A CN112380156 A CN 112380156A
- Authority
- CN
- China
- Prior art keywords
- chip
- serdes
- loongson
- communication
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种基于龙芯3A3000的SERDES多主通讯系统，包括主控芯片、主芯片组，龙芯3A3000作为主控芯片，龙芯7A1000作为主芯片组，主芯片组连接2路SERDES通讯芯片，2路SERDES通讯芯片与VPX连接器相连；主控芯片通过主芯片组实时监测SERDES总线信号，主控芯片与电平转换芯片相连，电平转换芯片通过电源芯片与2路SERDES通讯芯片相连；当其中SERDES主通讯电路发生通讯错误时，通过主控芯片发出GPIO控制信号通过电平转换芯片，控制电源芯片的使能引脚，控制2路SERDES通讯芯片的电源供电，实现SERDES电路的切换。本发明的优点和有益效果：通过龙芯7A1000自身的MAC接口控制多路通讯芯片实现多路SERDES通讯，通过控制电路实现系统对设备供电和接口切换，该方法具有性能稳定，适用性强，可操作性强的特点。
Description
技术领域
本发明属于计算机通讯控制领域，具体涉及一种基于龙芯3A3000的SERDES多主通讯系统。
背景技术
随着电子行业技术的发展，特别是在传输接口的发展上，传统并行接口的速度已经达到一个瓶颈了，取而代之的是速度更快的串行接口，于是原本用于光纤通信的SerDes技术成为了为高速串行接口的主流。串行接口主要应用了差分信号传输技术，具有功耗低、抗干扰强，速度快的特点，理论上串行接口的最高传输速率可达到10Gbps以上。
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。
而现代社会信息安全已上升到国家战略安全的高度，在提升信息安全保障水平的形势下，国产软硬件都在顺应趋势大力发展。而目前的大部分军用计算机产品都采用国外CPU芯片，而进口的CPU芯片在底层会留有后门,芯片厂商可以远程控制使用芯片的终端,并能获取数据，因而信息安全性无法保证。这就要求核心芯片必须要实现国产化。龙芯3A3000则是中国具有完全自主知识产权的高集成度系统芯片，满足安全适用计算机、云终端、网络设备、消费类电子等领域需求。
发明内容
本发明的目的在于克服现有技术中的缺陷，提供一种基于龙芯3A3000的SERDES多主通讯系统。
为了实现上述目的，本发明的技术方案如下：
一种基于龙芯3A3000的SERDES多主通讯系统，包括主控芯片、主芯片组，龙芯3A3000作为主控芯片，龙芯7A1000作为主芯片组，主芯片组连接2路SERDES通讯芯片，2路SERDES通讯芯片与VPX连接器相连；主控芯片通过主芯片组实时监测SERDES总线信号，主控芯片与电平转换芯片相连，电平转换芯片通过电源芯片与2路SERDES通讯芯片相连；当其中SERDES主通讯电路发生通讯错误时，通过主控芯片发出GPIO控制信号通过电平转换芯片，完成信号的电平转换，控制电源芯片的使能引脚，控制2路SERDES通讯芯片的电源供电，实现SERDES电路的切换。
本发明的优点和有益效果：通过龙芯3A3000作为主控芯片，龙芯7A1000作为主芯片组，通过龙芯7A1000自身的MAC接口控制多路通讯芯片实现多路SERDES通讯，通过控制电路实现系统对设备供电和接口切换，该方法具有实现简单，性能稳定，适用性强，集成度高、可操作性强的特点。
附图说明
图1为本发明实施提供的一种基于龙芯3A3000的SERDES多主通讯使用连接原理框图。
具体实施方式
以下通过附图和具体实施方式对本发明作进一步的详细说明。
如图1所示，本发明提供一种基于龙芯3A3000的SERDES多主通讯系统，包括一片CPU龙芯3A3000作为主控芯片，一片芯片组龙芯7A1000，1路电平转换芯片74LVC4245，供电电源TPS53319，2路SERDES通讯芯片88E1111，1根VPX连接器。
龙芯3A3000芯片1作为主控芯片，通过HT总线连接龙芯芯片组7A1000芯片2,组成国产化的最小操作平台,实现电路的核心部分,控制其它电路,实现电路的通讯控制。
龙芯7A1000芯片2作为主芯片组，通过本身集成MAC控制器，通过对外的RGMII接口，连接网络PHY控制器88E1111芯片5和88E1111芯片6，实现基本的SERDES高速总线通讯，连接到VPX连接器7，实现与其它外设模块通讯。
龙芯3A3000芯片1通过连接的7A1000芯片2实时监测SERDES总线信号，当其中SERDES主通讯电路发生通讯错误时，通过控制龙芯3A3000芯片1电路本身的GPIO控制信号，自动切换到辅助的SERDES总线通讯电路。
龙芯3A3000芯片1的控制信号通过电平转换芯片74LVC4245，完成信号的电平转换，控制电源芯片4的使能引脚，控制88E1111芯片5和88E1111芯片6的2路芯片电源供电，实现SERDES电路的娥切换。
上述实施例仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (5)
1.一种基于龙芯3A3000的SERDES多主通讯系统，包括主控芯片、主芯片组，其特征在于，采用龙芯3A3000作为主控芯片，龙芯7A1000作为主芯片组，主芯片组连接2路SERDES通讯芯片，2路SERDES通讯芯片与VPX连接器相连；主控芯片通过主芯片组实时监测SERDES总线信号，主控芯片与电平转换芯片相连，电平转换芯片通过电源芯片与2路SERDES通讯芯片相连；当其中SERDES主通讯电路发生通讯错误时，通过主控芯片发出GPIO控制信号通过电平转换芯片，完成信号的电平转换，控制电源芯片的使能引脚，控制2路SERDES通讯芯片的电源供电，实现SERDES电路的切换。
2.根据权利要求1所述的基于龙芯3A3000的SERDES多主通讯系统，其特征在于，所述龙芯3A3000芯片作为主控芯片，通过HT总线连接龙芯芯片组7A1000芯片，组成国产化的最小操作平台。
3.根据权利要求1所述的基于龙芯3A3000的SERDES多主通讯系统，其特征在于，所述龙芯7A1000芯片通过本身集成MAC控制器，通过对外的RGMII接口连接网络PHY控制器芯片，实现SERDES高速总线通讯，连接到VPX连接器，实现与其它外设模块通讯。
4.根据权利要求1所述的基于龙芯3A3000的SERDES多主通讯系统，其特征在于，所述龙芯3A3000芯片通过连接的7A1000芯片实时监测SERDES总线信号，当其中SERDES主通讯电路发生通讯错误时，通过控制龙芯3A3000芯片电路本身的GPIO控制信号，自动切换到辅助的SERDES总线通讯电路。
5.根据权利要求1所述的基于龙芯3A3000的SERDES多主通讯系统，其特征在于，所述龙芯3A3000芯片的控制信号通过电平转换芯片，完成信号的电平转换，控制电源芯片的使能引脚，控制2路SERDES通讯芯片电源供电，实现SERDES电路的切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011260437.0A CN112380156A (zh) | 2020-11-12 | 2020-11-12 | 基于龙芯3a3000的serdes多主通讯系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011260437.0A CN112380156A (zh) | 2020-11-12 | 2020-11-12 | 基于龙芯3a3000的serdes多主通讯系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112380156A true CN112380156A (zh) | 2021-02-19 |
Family
ID=74583171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011260437.0A Pending CN112380156A (zh) | 2020-11-12 | 2020-11-12 | 基于龙芯3a3000的serdes多主通讯系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112380156A (zh) |
-
2020
- 2020-11-12 CN CN202011260437.0A patent/CN112380156A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374782B2 (en) | Full duplex transmission method for high speed backplane system | |
| EP2085889B1 (en) | Cable with circuitry for asserting stored cable data or other information to an external device or user | |
| US20150339250A1 (en) | Ethernet over usb interfaces with full-duplex differential pairs | |
| US20050276607A1 (en) | Interface arrangement for opto-electronic data transfer, and plug-in opto-electronic transceiver | |
| CN202872757U (zh) | 一种rs485光电通信转换装置 | |
| US9807036B2 (en) | Apparatus and method for encoding MDIO into SGMII transmissions | |
| CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
| CN110784259B (zh) | 一种基于pam4的一体化光模块误码测试仪 | |
| KR20000029124A (ko) | 디지탈 직렬 데이타 인터페이싱 장치 및 데이타 전송 속도선택 방법 | |
| US8713237B2 (en) | X2 10GBASE-T transceiver with 1 Gigabit side-band support | |
| CN112380156A (zh) | 基于龙芯3a3000的serdes多主通讯系统 | |
| CN107070547B (zh) | 一种具有故障监控能力的cpci型千兆以太网装置 | |
| CN112367573B (zh) | 一种适用于正交架构设备的控制链路及其实现方法 | |
| CN213403348U (zh) | 适用于正交架构设备的控制链路 | |
| CN201159878Y (zh) | 一种pcie卡槽转接器 | |
| CN101175226A (zh) | 用于将设备连接至网络的方法和系统 | |
| US20220103255A1 (en) | Power amplifier system with an internal optical communication link | |
| CN211237681U (zh) | 接收卡和显示控制卡组件 | |
| CN219085413U (zh) | 一种pc内嵌式的ate设备 | |
| CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
| CN218676026U (zh) | 一种lvds信号隔离电路结构 | |
| WO2023273759A1 (zh) | 光互连系统及通信设备 | |
| CN220673779U (zh) | 一种车载以太网仿真装置 | |
| CN221429034U (zh) | 一种网络处理模块及主板 | |
| CN109032988B (zh) | 一种应用在服务器中的网络直通板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210219 |
|
| WD01 | Invention patent application deemed withdrawn after publication |