CN112350390A - 充电电路、充电芯片、终端和充电系统 - Google Patents

Abstract

本申请涉及一种一种充电电路、充电芯片、终端和充电系统，在快充通路中采用了至少两路并联的晶体管通路，每个晶体管通路至少包括一个晶体管，通过该充电通路可实现为待充电设备进行快速充电，在该充电电路中，由于采用并联的晶体管通路，降低了整个快充通路的阻抗，从而降低了快充通路的发热量，且采用至少两路并联的晶体管通路，可以增加了晶体管的数量，也增加了散热面积，更加促使整个快充通路的热量降低，进而大大可以降低整机的热量。

Description

充电电路、充电芯片、终端和充电系统

技术领域

本申请涉及充电技术领域，特别是涉及一种充电电路、充电芯片、终端和充电系统。

背景技术

随着电子技术的发展，电子设备已经成为人们的生活不可或缺的设备了，为了更加方便用户体验，电子设备的功能也越来越多。

对于电子设备来说，功能越多耗电自然越快，自然就需要不停的充电。但繁忙的生活和电子设备的高频使用促使人们对电子设备充电时间的要求越来越高，例如，缩短电子设备充电时间、随时随地都可以为电子设备充电等。因此，快速充电成为充电技术的一种发展趋势。快速充电技术中，通常为了降低电子设备发热的情况，会采用更换更小阻抗的晶体管的方式，但阻抗更小的晶体管的型号资源很难选，即使有，其成本和供货也都会成为瓶颈。

因此，现有的快速充电技术中存在如何更好降低电子设备发热的技术问题。

发明内容

基于此，有必要针对上述现有的快速充电技术中存在如何更好降低电子设备发热的技术问题，提供一种充电电路、充电芯片、终端和充电系统。

第一方面，本申请实施例提供一种充电电路，该充电电路包括：快充通路和控制电路；快充通路包括至少两路并联的晶体管通路；每个晶体管通路至少包括一个晶体管；

晶体管通路中晶体管的第一极连接待充电设备的储能装置，晶体管通路中晶体管的第二极连接充电接口；晶体管通路中晶体管的控制极连接控制电路；

控制电路用于为快充通路提供导通电压，以使快充通路处于导通状态时，通过快充通路将充电电流传递给储能装置。

在其中一个实施例中，上述控制电路包括导通控制单元和开关控制单元；

导通控制单元的输入端连接充电接口和时钟信号端，导通控制单元的输出端连接晶体管通路中晶体管的控制极；

开关控制单元的输入端连接开关信号端，开关控制单元的输出端连接晶体管通路中晶体管的控制极；

导通控制单元，用于在开关控制单元关断时，为晶体管通路中晶体管提供导通电压。

在其中一个实施例中，上述开关控制单元包括多个并联开关控制子单元，各开关控制子单元连接对应的晶体管通路；则导通控制单元，用于在各开关控制子单元关断时，为对应的晶体管通路提供导通电压。

在其中一个实施例中，上述导通控制单元包括充电信号输入子单元、时钟信号输入子单元和信号处理子单元；

充电信号输入子单元的输入端连接充电接口，输出端连接信号处理子单元的输入端；时钟信号输入子单元的输入端连接时钟信号端，输出端连接信号处理子单元的输入端；信号处理子单元的输出端连接晶体管通路中晶体管的控制极；

充电信号输入子单元，用于将充电信号输入至信号处理子单元；

时钟信号输入子单元，用于将时钟信号输入至信号处理子单元；

信号处理子单元，用于根据充电信号和时钟信号为晶体管通路中晶体管提供导通电压。

在其中一个实施例中，上述充电信号输入单元包括防倒灌子单元；防倒灌子单元的输入端连接充电接口，防倒灌子单元的输出端连接信号处理单元的输入端；防倒灌子单元用于防止充电电压倒灌。

在其中一个实施例中，上述充电信号输入单元还包括滤波子单元；滤波子单元的输入端连接充电接口；滤波子单元的输出端连接防倒灌子单元的输入端；

滤波子单元用于滤除随充电电压进入的噪声信号。

在其中一个实施例中，上述控制电路还包括保护单元；

保护单元的输入端连接充电接口，输出端连接晶体管通路中晶体管的控制极；保护单元，用于防止所述晶体管通路中晶体管进入负压。

第二方面，本申请实施例提供一种充电芯片，该芯片包括上述第一方面实施例提供的任一项充电电路。

第三方面，本申请实施例提供一种终端，该终端包括上述第二方面实施例提供的充电芯片。

在其中一个实施例中，上述终端的快充通路中各晶体管通路之间的距离大于预设距离阈值。

在其中一个实施例中，若上述快充通路中包括第一晶体管通路和第二晶体管通路，则第一晶体管通路设置在终端的电路板主板区，第二晶体管通路设置在终端的电路板小板区。

第四方面，本申请实施例提供一种充电系统，该充电系统包括电源适配器和如上述第三方面实施例提供的终端；

电源适配器通过终端的USB端口为终端充电。

本申请实施例提供的一种充电电路、充电芯片、终端和充电系统，在快充通路中采用了至少两路并联的晶体管通路，每个晶体管通路至少包括一个晶体管，通过该充电通路可实现为待充电设备进行快速充电，在该充电电路中，由于采用并联的晶体管通路，降低了整个快充通路的阻抗，从而降低了快充通路的发热量，且采用至少两路并联的晶体管通路，可以增加了晶体管的数量，也增加了散热面积，更加促使整个快充通路的热量降低，进而大大可以降低整机的热量。

附图说明

图1为一个实施例提供的一种快充电路示意图；

图2为一个实施例提供的一种充电电路内部结构框图；

图3为一个实施例提供的一种充电电路内部结构框图；

图4为一个实施例提供的一种充电电路内部结构框图；

图5为一个实施例提供的一种充电电路内部结构框图；

图6为一个实施例提供的一种充电电路内部结构框图；

图7为一个实施例提供的一种充电电路内部结构框图；

图8为一个实施例提供的一种充电电路内部结构框图；

图9为一个实施例提供的一种终端结构框图；

图10为一个实施例提供的一种充电系统结构框图。

附图标记说明：

01： MCU； 02： AP；

03： 电池； 04： MOS管；

05： 驱动电路； 06： USB座；

07： 数据线； 08： 适配器；

10： 快充通路； 11： 控制电路；

112： 开关控制单元； 1111： 充电信号输入子单元；

1112： 时钟信号输入子单元； 1113： 信号处理子单元；

12： 终端； 101： 第一晶体管通路；

102： 第二晶体管通路； 13： 电路板主板区；

14： 电路板小板区； 15： 充电系统；

17： 电源适配器； 121： USB端口。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

提供一种快充技术的电路示意图如图1所示，由微控制单元(MicrocontrollerUnit；MCU)01、应用处理器(Application Processor，AP)02、电池03、MOS管04、驱动电路05、USB座06、数据线07和适配器08构成。其中，图1中驱动电路05所产生的驱动电压是适配器08输出的电压VBUS与MCU01输出的VCLK的叠加，其中由MCU01控制驱动电路05来实现控制MOS管04的导通与关闭，从而实现快充的进入和退出。

在图1所示电路示意图中，根据MOS管的特性，在源极和栅极(GS)电压一定范围内，GS电压越高，MOS的导通阻抗越小，通过提高GS电压就可以降低MOS的RDSon阻抗，在大电流充电时，可以通过更换导通阻抗更小的MOS管或者提高MOS管的GS电压的方式降低MOS的发热。但是根据MOS管的导通阻抗和GS电压对应关系的特性，当GS电压提高到一定程度导通阻抗的阻值就不再变化，如果还要降低导通阻抗阻值，就只能更换导通阻抗更小的MOS管，而导通阻抗更小的MOS管的型号资源很难选，其成本和供货成为瓶颈。因此本申请实施例提供一种充电电路，可以降低MOS的发热，从而降低整机发热。如图2所示，该充电电路包括快充通路10和控制电路11，其中，快充通路10包括至少两路并联的晶体管通路101；每个晶体管通路101至少包括一个晶体管。其中，晶体管通路中晶体管的第一极连接待充电设备的储能装置V1，晶体管通路中晶体管的第二极连接充电接口V2；晶体管通路中晶体管的控制极连接控制电路11，其中，控制电路11用于为快充通路10提供导通电压，以使快充通路10处于导通状态时，通过快充通路10将充电电流传递给储能装置V1。

本实施例中，待充电设备表示需要充电的电子设备，例如，各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴装置等，本实施例对此不做限定。则待充电设备的储能装置表示需要充电的电子设备的储能装置，例如电子设备的可充电电池等。充电接口表示为待充电设备充电时可以连接供电设备的接口，其中供电设备可以包括电源适配器、充电宝等，本实施例对此也不做限定。

其中，在该充电电路中，充电电路包括工作状态和非工作状态两种方式，其中，当充电电路处于工作状态时，需要快充通路处于导通状态，快充通路导通状态时即可实现待充电设备的充电。控制电路为快充通路提供导通电压，使得在快充通路处于导通状态时，供电设备与充电接口连接后，通过快充通路将充电电流传递给储能装置。其中，以快充通路中包括至少两路并联的晶体管通路，各晶体管通路中包括一个晶体管，控制电路控制每个晶体管通路中晶体管导通，则快充通路就导通，此时，快充通路处于工作状态。

可选地，如图3所示，为晶体管通路中包括第一晶体管M1和第二晶体管M2的示意图，则第一晶体管M1的第一极连接待充电设备的储能装置V1，第一晶体管M1的第二极连接第二晶体管M2的第二极；第二晶体管M2的第一极连接充电接口V2；第一晶体管M1的控制极和第二晶体管M2的控制极均连接控制电路11。其中，每个晶体管通路包括第一晶体管和第二晶体管；则快充通路导通就需要所有并联的晶体管通路导通，即需要每个晶体管通路中第一晶体管和第一晶体管导通，因此，第一晶体管和第二晶体管导通时，需要控制电路为该第一晶体管和第二晶体管提供导通电压，使第一晶体管和第二晶体管均处于导通状态。

该充电电路的快充通路中，两路晶体管通路是由一个控制电路控制，不会增加多余硬件成本，且并联的两路晶体管通路，可以降低快充通路的阻抗。例如，单个晶体管的阻抗是R，一路晶体管通路的阻抗就是2*R，那么两路并联的晶体管通路的阻抗就为R，相当于，在快充通路中采用并联的两路晶体管通路替换原有的一路晶体管通路，可以将快充通路总发热量从I*I*2*R变为I*I*R，这样，总发热量降低为之前的一半，整个快充通路的热量会降低的更多。

本实施例提供的充电电路，由于在快充通路中采用了至少两路并联的晶体管通路，每个晶体管通路至少包括一个晶体管，在该充电电路中，由于采用并联的晶体管通路，降低了整个快充通路的阻抗，从而降低了快充通路的发热量，且采用至少两路并联的晶体管通路，增加了晶体管的数量，也增加了散热面积，更加促使整个快充通路的热量降低，进而大大可以降低整机的热量。

需要说明的是，由于本申请实施例中，快充通路中的多个晶体管通路是并联的，每个晶体管通路均包括第一晶体管和第二晶体管，因此，下述实施例中均以一个晶体管通路中包括第一晶体管和第二晶体管时，与其他电路的连接关系对整个实施例进行快充过程的说明，在实际应用中，多路并联晶体管通路中各晶体管与以下实施例中第一晶体管和第一晶体管的连接方式、工作方式均相同。

下面对上述实施例中的控制电路进行说明，则基于上述实施例，本申请还提供了一种充电电路，如图4所示，上述控制电路11包括导通控制单元111和开关控制单元112；导通控制单元111的输入端连接充电接口V2和时钟信号端CLK，导通控制单元111的输出端连接第一晶体管M1和第二晶体管M2的控制极；开关控制单元112的输入端连接开关信号端SW，开关控制单元112的输出端连接第一晶体管M1和第二晶体管M2的控制极；导通控制单元111，用于在开关控制单元112关断时，为第一晶体管M1和第二晶体管M2提供导通电压。

本实施例中，导通控制单元111的输入端连接充电接口V2和时钟信号端CLK，导通控制单元11的输出端连接第二晶体管M2的控制极。开关控制单元112的输入端连接开关信号端SW，开关控制单元112的输出端连接第二晶体管M2的控制极。时钟信号端CLK和开关信号端SW均可以设置在待充电设备的控制器上，控制器在检测到外接供电设备连接充电接口V2为储能装置V1充电时，从时钟信号端CLK输出时钟信号，从开关信号端SW输出开关信号。时钟信号端CLK和开关信号端SW也可以设置在其他位置，本申请实施例对此不作限定，可根据实际情况进行设置。

其中，在充电电路处于非工作状态时，开关控制单元112接收到开关信号并导通，使第一晶体管M1和第二晶体管M2的控制极接地，此时，第一晶体管M1和第二晶体管M2的栅极电压为0V，第一晶体管和第二晶体管均截止，即晶体管通路截止，又每一个晶体管通路是由至少两路并联的晶体管通路，此时整个快充通路也处于截止状态。在充电电路处于工作状态时，开关控制单元112接收到开关信号并关断，然后导通控制单元111在开关控制单元112关断时为第一晶体管M1和第二晶体管M2提供导通电压，第一晶体管M1和第二晶体管M2均导通，即晶体管通路导通，整个快充通路也处于导通状态，则外接供电设备连接充电接口V2可以通过该快充通路为储能装置V1充电。由于并联的晶体管通路可以降低整个快充通路的阻抗，从而降低充电电路的热量。

基于上述实施例，如图5所示，本申请提供了一种实施例，上述导通控制单元111包括充电信号输入子单元1111、时钟信号输入子单元1112和信号处理子单元1113，其中，充电信号输入子单元1111的输入端连接充电接口V2，输出端连接信号处理子单元1113的输入端；时钟信号输入子单元1112的输入端连接时钟信号端CLK，输出端连接信号处理子单元1113的输入端；信号处理子单元1113的输出端连接第一晶体管M1和第二晶体管M2的控制极；充电信号输入子单元1111，用于将充电接口V2的充电信号输入至信号处理子单元1113；时钟信号输入子单元1112，用于将时钟信号输入至信号处理子单元1113；信号处理子单元1113，用于根据充电信号和时钟信号为第一晶体管M1和第二晶体管M2提供导通电压。

本实施例中，充电信号输入子单元1111的输入端连接充电接口V2，输出端连接信号处理子单元1113的输入端，在充电电路处于工作状态时，充电信号输入子单元1111接收外接充电设备连接充电接口V2后输出的充电信号，然后将充电信号传输至信号处理子单元1113。在充电电路处于非工作状态时，若接充电设备从充电接口V2未输入充电信号，充电信号输入子单元1111不工作。其中，时钟信号输入子单元1112的输入端连接时钟信号端CLK，输出端连接信号处理子单元1113的输入端，在充电电路处于工作状态时，时钟信号输入子单元1112接收时钟信号，并将时钟信号输入到信号处理子单元1113，在充电电路处于非工作状态时，时钟信号输入子单元1112不工作。其中，信号处理子单元1113的输入端连接充电信号输入子单元1111的输出端和时钟信号输入子单元1112的输出端，信号处理子单元1113的输出端连接第一晶体管M1和第二晶体管M2的控制极，在充电电路处于工作状态时，信号处理子单元1113接收充电信号和时钟信号，对充电信号和时钟信号进行处理，并将处理后的信号输入到第一晶体管M1和第二晶体管M2的控制极，从而为第一晶体管M1和第二晶体管M2提供导通电压。在充电电路处于非工作状态时，信号处理子单元1113未接收到充电信号和时钟信号，则信号处理子单元1113不工作。本实施例中，通过充电信号输入子单元、时钟信号输入子单元和信号处理子单元对快充通路中的晶体管通路进行导通和截止的控制，从而达到控制整个快充通路的正常工作，实现有效的为待充电设备快速充电。

其中，在一个实施例中，充电信号输入单元包括防倒灌子单元防倒灌子单元的输入端连接充电接口，防倒灌子单元的输出端连接信号处理单元的输入端；其中，防倒灌子单元用于防止充电电压倒灌。可选地充电信号输入单元还包括滤波子单元；滤波子单元的输入端连接充电接口；滤波子单元的输出端连接防倒灌子单元的输入端；滤波子单元用于滤除随充电电压进入的噪声信号。针对该实施例，提供一种具体的电路示意图，如图6所示，上述充电信号输入子单元1111包括第一电阻R1、第一二极管D1和第一电容C1；第一电阻R1的一端连接充电接口V2，另一端连接第一二极管D1的阳极和第一电容C1的一端；第一二极管D1的阴极连接信号处理子单元1111的输入端；第一电容C1的另一端接地。可选地，上述时钟信号输入子单元1112包括第二电容C2，第二电容C2的一端接收时钟信号，另一端连接信号处理子单元1113的输入端。可选地，上述信号处理子单元1111包括第二二极管D2、第二电阻R2、第三电容C3和第三电阻R3；第二二极管D2的阳极连接充电信号输入子单元1111的输出端和时钟信号输入子单元1112的输出端，阴极连接第二电阻R2的一端和第三电容C3的一端；第二电阻R2的另一端连接第一晶体管M1和第二晶体管M2的控制极；第三电容C3的另一端接地；第三电阻R3的一端连接第一晶体管M1和第二晶体管M2的控制极，另一端接地。

本实施例中，在充电电路处于工作状态时，外接供电设备从充电接口V2输入的充电电压从第一电阻R1的一端输入，经过第一二极管D1加在节点J1上，即将充电信号输入到信号处理子单元1113。其中，第一二极管D1的作用是防止倒灌，第一电阻R1和第一电容C1组成滤波电路，可以滤除随充电电压一起输入的噪声信号。其中，在充电电路处于工作状态时，时钟信号从第二电容C2的一端输入，在第二电容C2的另一端加在节点J1上，即将时钟信号输入到信号处理子单元1113。其中，第二电容C2的作用是储能滤波。其中，第二二极管D2的阳极连接节点J1，阴极连接第二电阻R2的一端和第二电容C2的一端。在充电电路处于工作状态时，节点J1上的充电信号和时钟信号从第二二极管D2的阳极输入并进行叠加处理，得到处理后的信号。然后，处理后的信号经过第二电阻R2加在节点J2上，即为第一晶体管M1和第二晶体管M2提供导通电压，从而使第一晶体管M1和第二晶体管M2导通。通过该实施例提供的充电电路，可以有效的对晶体管通路进行导通和截止控制，实现待充电设备的快速充电。

其中，在另外一个实施例中，上述开关控制单元包括多个并联开关控制子单元，各开关控制子单元连接对应的晶体管通路；则导通控制单元，用于在各开关控制子单元关断时，为对应的晶体管通路提供导通电压。本实施例表示的快充通路中每个晶体管通路各自单独连接一个开关控制子单元，这样，导通控制单元可以在各开关控制子单元关断时，分别为对应的晶体管通路提供导通电压，以使各晶体管通路存在分开导通的应用场景。对于开关控制单元的内部结构，请继续参见图6示意的电路图，其中，开关控制单元112包括第三晶体管M3和第三二极管D3；第三晶体管M3的控制极连接开关信号端SW，第三晶体管M3的源极连接第三二极管D3的阳极，第三晶体管M3的漏极连接第一晶体管M1和第二晶体管M2的控制极；第三二极管D3的阴极接地。

本实施例中，第三晶体管M3的控制极连接开关信号端SW。在充电电路处于工作状态时，开关信号端SW输出的开关信号使第三晶体管M3关断，由导通控制单元111为第一晶体管M1和第二晶体管M2提供导通电压，在第一晶体管M1和第二晶体管M2均导通后，外接供电设备从充电接口V2开始为储能装置V1充电。在充电电路处于非工作状态时，开关信号端SW输出的开关信号使第三晶体管M3导通，由于第三晶体管M3的源极通过第三二极管D3接地，第三晶体管M3的漏极连接第二晶体管M2的控制极，因此在第三晶体管M3导通时，第三晶体管M3的漏极电压为0V，则第一晶体管M1和第二晶体管M2的控制极电压为0V,即第一晶体管M1和第二晶体管M2关断，快充通路截止，此时外接供电设备不再从充电接口V2为储能装置V1充电。通过本实施例提供的充电电路，可以有效控制快充通路的导通和截止。

另外，在一个实施例中，如图7所示，上述控制电路11还包括保护单元113，其中，保护单元113的输入端连接充电接口V2，输出端连接第一晶体管M1和第二晶体管M2的控制极；保护单元113，用于防止所述晶体管通路中晶体管进入负压，即当外接供电设备从充电接口V2输入负压时保护第一晶体管M1和第二晶体管M2。可选地，如图8所示，上述保护单元113包括第四晶体管M4、第五晶体管M5和第四电阻R4；其中，第四晶体管M4的控制极连接第五晶体管M5的控制极和第四电阻R4的一端，第四晶体管M4的源极连接充电接口V2，第四晶体管M4的漏极连接第五晶体管M5的漏极；第五晶体管M5的源极连接第一晶体管M1和第二晶体管M2的控制极；其中，第四电阻R4的另一端接地。

本实施例中，保护电路用于在外接供电设备从充电接口V2输入负压时，保护单元113可以防止负压输入到第一晶体管M1和第二晶体管M2，避免对第一晶体管M1和第二晶体管M2造成损伤。具体地，在外接供电设备从充电接口V2输入负压时，第四晶体管M4和第五晶体管M5导通，防止负压输入到第二晶体管M2的控制极。这样保护单元就可以保护第一晶体管M1和第二晶体管M2，即保护了整个快充通路，进而保护整个充电电路。

上述实施例中提及的晶体管的第一极和第二极，本申请实施例提供一种实施例，若第一晶体管的第一极为源极，则第一晶体管的第二极为漏极；若第二晶体管的第一极为源极，则第二晶体管的第二极为漏极。可选地，在另外一个实施例中，若第一晶体管的第一极为漏极，则第一晶体管的第二极为源极；若第二晶体管的第一极为漏极，则第二晶体管的第二极为源极。

其中，第一晶体管M1的漏极连接储能装置V1，第一晶体管M1的源极连接第二晶体管M2的源极，第二晶体管M2的漏极连接充电接口V2；或者，第一晶体管M1的源极连接储能装置V1，第一晶体管M1的漏极连接第二晶体管M2的漏极，第二晶体管M2的源极连接充电接口V2。控制电路11为第一晶体管M1和第二晶体管M2提供导通电压，第一晶体管M1和第二晶体管M2均导通，充电接口V2通过第一晶体管M1和第二晶体管M2为储能装置V1充电。可选地，如图1所示，第一晶体管M1和第二晶体管M2均为NMOS管。

通过以上实施例的描述，不难理解本申请实施例通过增加晶体管通路的并联数量，且将并联通路放置在不同位置的方式，可以有效的降低通路阻抗，且共享同一控制电路，可以降低电子设备温升，并且在大电流应用时，也降低对晶体管选型的要求，对成本和供应链的要求与也进一步降低，从而有效的解决了现有技术中快速充电技术中存在的降低电子设备发热的问题。

另外，本申请还提供一种充电芯片，该芯片包括上述实施例提供的充电电路。即上述实施例中提供的任一种充电电路均可应用在该充电芯片中，其中，该充电芯片可以应用于任何电子设备中，实现电子设备的快速充电。

如图9所示，本申请实施例还提供了一种终端12，该终端12中包括上述实施例提供的充电电路，或者包括上述充电电路制作的充电芯片，可选地，该终端12的快充通路中各晶体管通路之间的距离大于预设距离阈值。可选地，若上述快充通路中包括第一晶体管通路101和第二晶体管通路102，则第一晶体管通路101设置在终端的电路板主板区13，第二晶体管通路102设置在终端的电路板小板区14。

其中，在实际应用中，上述实施例中的充电电路可以制作成芯片应用在任何一种终端中，该终端为需用电的电子设备，其中，在应用在终端中时，上述充电电路的快充通路中各晶体管通路之间的距离可以大于预设的距离阈值，该各晶体管通路之间的距离本实施例不做限定，可以是以各晶体管通路的中心点为标准计算的距离，也可以以边缘为标准计算的距离，可根据实际应用而定，只要保证各晶体管通路分散的设置在终端中即可。可选地，设定终端的快充通路中包括两路并联的晶体管通路，即快充通路中包括第一晶体管通路和第二晶体管通路，则第一晶体管通路设置在终端的电路板主板区，第二晶体管通路设置在终端的电路板小板区，其中该主板区和小板区位于终端的不同位置，例如，主板区可以是装有处理器、通讯模块等核心芯片的电路板，小板可以为该主板的附属板，例如可以用于将扬声器、受话器与主板的连接，可选地，为了进一步分散晶体管通路的散热，可以只在小板区设置晶体管，这样，将各晶体管通路分散的设置在终端中，可以有效的分散快充通路发热，进一步降低终端的热量。

如图10所示，在另一个实施例中，本实施例提供了一种充电系统15，充电系统15包括电源适配器17和如上述实施例中的终端12；电源适配器17通过终端的USB端口121为终端12充电。

本实施例中，终端的充电接口为USB端口，充电电路的第二晶体管M2的第一极可以通过USB端口连接电源适配器，从而使电源适配器为终端充电。该充电系统中包括终端和电源适配器，电源适配器通过移动终端的USB端口为终端充电。由于上述终端可以通过快充通路和分散设置的方式降低电子设备热量，从而避免电源适配器为终端充电时，整个充电系统的发热严重的问题。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种充电电路，其特征在于，所述充电电路包括：快充通路和控制电路；所述快充通路包括至少两路并联的晶体管通路；每个所述晶体管通路至少包括一个晶体管；

所述晶体管通路中晶体管的第一极连接待充电设备的储能装置，所述晶体管通路中晶体管的第二极连接充电接口；所述晶体管通路中晶体管的控制极连接所述控制电路；

所述控制电路用于为所述快充通路提供导通电压，以使所述快充通路处于导通状态时，通过所述快充通路将充电电流传递给所述储能装置。

2.根据权利要求1所述的充电电路，其特征在于，所述控制电路包括导通控制单元和开关控制单元；

所述导通控制单元的输入端连接所述充电接口和时钟信号端，所述导通控制单元的输出端连接所述晶体管通路中晶体管的控制极；

所述开关控制单元的输入端连接开关信号端，所述开关控制单元的输出端连接所述晶体管通路中晶体管的控制极；

所述导通控制单元，用于在所述开关控制单元关断时，为所述晶体管通路中晶体管提供导通电压。

3.根据权利要求2所述的充电电路，其特征在于，所述开关控制单元包括多个并联开关控制子单元，各所述开关控制子单元连接对应的晶体管通路；则所述导通控制单元，用于在各开关控制子单元关断时，为所述对应的晶体管通路提供导通电压。

4.根据权利要求2或3所述的充电电路，其特征在于，所述导通控制单元包括充电信号输入子单元、时钟信号输入子单元和信号处理子单元；

所述充电信号输入子单元的输入端连接所述充电接口，输出端连接所述信号处理子单元的输入端；所述时钟信号输入子单元的输入端连接所述时钟信号端，输出端连接所述信号处理子单元的输入端；所述信号处理子单元的输出端连接所述晶体管通路中晶体管的控制极；

所述充电信号输入子单元，用于将充电信号输入至所述信号处理子单元；

所述时钟信号输入子单元，用于将时钟信号输入至所述信号处理子单元；

所述信号处理子单元，用于根据所述充电信号和所述时钟信号为所述晶体管通路中晶体管提供导通电压。

5.根据权利要求4所述的充电电路，其特征在于，所述充电信号输入单元包括防倒灌子单元；所述防倒灌子单元的输入端连接所述充电接口，所述防倒灌子单元的输出端连接所述信号处理单元的输入端；

所述防倒灌子单元用于防止充电电压倒灌。

6.根据权利要求5所述的充电电路，其特征在于，所述充电信号输入单元还包括滤波子单元；所述滤波子单元的输入端连接所述充电接口；所述滤波子单元的输出端连接所述防倒灌子单元的输入端；

所述滤波子单元用于滤除随所述充电电压进入的噪声信号。

7.根据权利要求1所述的充电电路，其特征在于，所述控制电路还包括保护单元；

所述保护单元的输入端连接所述充电接口，输出端连接所述晶体管通路中晶体管的控制极；

所述保护单元，用于防止所述晶体管通路中晶体管进入负压。

8.一种充电芯片，其特征在于，所述充电芯片包括如权利要求1-7任一项所述的充电电路。

9.一种终端，其特征在于，所述终端包括如权利要求8所述的充电芯片。

10.根据权利要求9所述的终端，其特征在于，所述终端的快充通路中各晶体管通路之间的距离大于预设距离阈值。

11.根据权利要求9或10所述的终端，其特征在于，若所述快充通路中包括第一晶体管通路和第二晶体管通路，则所述第一晶体管通路设置在所述终端的电路板主板区，所述第二晶体管通路设置在所述终端的电路板小板区。

12.一种充电系统，其特征在于，所述充电系统包括电源适配器和如权利要求9-11任一项所述的终端；

所述电源适配器通过所述终端的USB端口为所述终端充电。

Images