CN112331149A - 一种栅极电路及驱动方法 - Google Patents

一种栅极电路及驱动方法 Download PDF

Info

Publication number
CN112331149A
CN112331149A CN202011164633.8A CN202011164633A CN112331149A CN 112331149 A CN112331149 A CN 112331149A CN 202011164633 A CN202011164633 A CN 202011164633A CN 112331149 A CN112331149 A CN 112331149A
Authority
CN
China
Prior art keywords
written
transistor
low potential
gate line
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011164633.8A
Other languages
English (en)
Inventor
刘振东
阮桑桑
刘汉龙
郭智宇
郑聪秀
钟慧萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202011164633.8A priority Critical patent/CN112331149A/zh
Publication of CN112331149A publication Critical patent/CN112331149A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公布一种栅极电路及驱动方法，其中栅极电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容；晶体管T1的栅极用于连接栅极线Gn‑1，晶体管T1的漏极连接Q点；晶体管T5的栅极用于连接栅极线Gn+1，晶体管T5的漏极连接Q点；晶体管T4的栅极连接所述Q点，晶体管T4的源极用于连接CK1，晶体管T4的漏极用于连接栅极线Gn；电容的第一极板连接Q点，电容的第二极板连接栅极线Gn；晶体管T2的栅极用于连接CK2，晶体管T2的源极连接Q点；晶体管T3的栅极用于连接CK2，晶体管T3的源极用于连接所述栅极线Gn。上述技术方案在单位空间内进一步提高了屏幕的屏占比。

Description

一种栅极电路及驱动方法
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极电路及驱动方法。
背景技术
全面屏是超高屏占比设计的一个比较宽泛的定义，也就是让显示模组的正面全部都是屏幕，模组的四个边框位置都是采用无边框设计，追求接近100％的屏占比。
目前，为了提高屏幕的屏占比，缩减屏幕的边框已经成为当前技术发展的必然趋势。在AM-LCD(有源驱动液晶显示屏)和AM-OLED(有源驱动有机发光二极管)中每个子像素具有一个晶体管，晶体管可以是薄膜晶体管(Thin Film Transistor，缩写TFT)，晶体管控制子像素的开启和关闭。体管的栅极(Gate)连接至水平方向的扫描线(也称为栅极线)，若在水平方向的某一条扫描线上施加足够的正电压，会使得该条扫描线上所有的TFT打开。在进行栅极电路的驱动时，目前主要有两种方法：一是显示面板外绑定驱动IC(集成电路)；另一就是通过GIP(栅极电路在基板上，也称作栅极电路)技术来完成。请参阅图1，但是目前的栅极电路主要集中在显示面板的左端和右端，由于栅极电路的结构限制，显示面板1的左端和右端必须预留一定的空间来放置栅极电路2，驱动IC3设置在屏幕的底端，这样就降低了屏幕的显示区11的屏占比。
发明内容
为此，需要提供一种栅极电路及驱动方法，解决如何优化栅极电路结构的问题。
为实现上述目的，本实施例提供了一种栅极电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容；
所述晶体管T1的栅极连接栅极线Gn-1，所述晶体管T1的源极连接FW，所述晶体管T1的漏极连接Q点；
所述晶体管T5的栅极连接栅极线Gn+1，所述晶体管T5的源极连接BW，所述晶体管T5的漏极连接所述Q点；
所述晶体管T4的栅极连接所述Q点，所述晶体管T4的源极连接CK1，所述晶体管T4的漏极连接栅极线Gn；
所述电容包括第一极板和第二极板，所述第一极板连接所述Q点，所述第二极板连接栅极线Gn；
所述晶体管T2的栅极连接CK2，所述晶体管T2的源极连接所述Q点，所述晶体管T2的漏极连接VGL；
所述晶体管T3的栅极连接所述CK2，所述晶体管T3的源极连接所述栅极线Gn，所述晶体管T3的漏极连接VGL。
进一步地，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容均设置在显示面板上。
进一步地，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容均位于显示面板的显示区的中部。
进一步地，所述显示面板为OLED显示面板或者LCD显示面板。
进一步地，还包括驱动IC,所述栅极电路连接驱动IC。
进一步地，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5均为薄膜晶体管。
本实施例还提供一种栅极电路驱动方法，应用于上述任意一项实施例所述的栅极电路，包括正扫步骤：
在预充阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入高电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1写入高电位，CK2写入低电位；
在输出阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入高电位，栅极线Gn+1写入低电位，CK1写入低电位，CK2写入高电位；
在下拉阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入高电位，CK1写入高电位，CK2写入低电位；
在下拉稳压阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入低电位，然后CK1呈现高电位与低电位的周期性变化，CK2先写入高电位，然后CK2呈现低电位与高电位的周期性变化；
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
进一步地，还包括反扫步骤：
在预充阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入高电位，栅极线Gn写入低电位，栅极线Gn-1写入低电位，CK1写入低电位，CK2写入高电位；
在输出阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入高电位，栅极线Gn-1写入低电位，CK1写入高电位，CK2写入低电位；
在下拉阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入低电位，栅极线Gn-1写入高电位，CK1写入低电位，CK2写入高电位；
在下拉稳压阶段，FW写入低电位，BW写入高电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入高电位，然后CK1呈现低电位与高电位的周期性变化，CK2先写入低电位，然后CK2呈现高电位与低电位的周期性变化；
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
区别于现有技术，上述技术方案将这五个晶体管和电容插入到显示区的像素中，在保障每排像素充电率相同的情况下，显示面板的左边框和右边框无需预留空间给栅极电路，进而缩减显示面板的左边框和右边框的宽度，在单位空间内进一步提高了屏幕的屏占比，为全面屏的显示面板提供较好的解决方案。
附图说明
图1为背景技术所述显示面板上的栅极电路的剖面结构示意图；
图2为本实施例所述栅极电路的结构示意图；
图3为所述显示面板上的栅极电路的剖面结构示意图
图4为本实施例所述显示区的栅极电路的结构示意图；
图5为本实施例所述栅极电路的时序图。
附图标记说明：
1、显示面板；
11、显示区；
12、像素；
2、栅极电路；
3、驱动IC。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图2至图5，本实施例提供一种栅极电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容。所述晶体管T1的栅极用于连接栅极线Gn-1，所述晶体管T1的源极用于连接FW，所述晶体管T1的漏极连接Q点。所述晶体管T5的栅极用于连接栅极线Gn+1，所述晶体管T5的源极用于连接BW，所述晶体管T5的漏极连接所述Q点。所述晶体管T4的栅极连接所述Q点，所述晶体管T4的源极用于连接CK1(即时钟信号)，所述晶体管T4的漏极用于连接栅极线Gn。所述电容包括第一极板和第二极板，所述第一极板连接所述Q点，所述第二极板用于连接栅极线Gn。所述晶体管T2的栅极用于连接CK2(即时钟信号)，所述晶体管T2的源极连接所述Q点，所述晶体管T2的漏极用于连接VGL。所述晶体管T3的栅极用于连接所述CK2，所述晶体管T3的源极用于连接所述栅极线Gn，所述晶体管T3的漏极用于连接VGL。
上述技术方案将这五个晶体管和电容插入到显示区的像素中，利用一级GIP电路便可以驱动两排像素，在保障每排像素充电率相同的情况下，显示面板的左边框和右边框无需预留空间给栅极电路，进而缩减显示面板的左边框和右边框的宽度，在单位空间内进一步提高了屏幕的屏占比，为全面屏的显示面板提供较好的解决方案。
当然，栅极电路不仅仅是设置在显示面板的显示区的中部，该栅极电路依然可以用于显示面板的左侧与显示面板的右侧处，以提高自身的适用性。
要说明的是，FW是直流高电位，BW是直流低电位，FW和BW的数值以实际电路的需求为准，如FW可以设置为15V、14V或者13V等数值。
优选的，晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管(Thin Film Transistor，缩写TFT)，薄膜晶体管来驱动液晶像素点可以达到高速度、高亮度、高对比度等特点。
在某些实施例中，晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5还可以为MOS管(即金属-氧化物-半导体场效应管MOSFET)、结场效应管等。
要说明的是，FW、BW、CK1和CK2为平行于数据线(Data Line)方向的信号，VGL为平行于栅极线(Gate Line)方向的信号。
要说明的是，所述晶体管T1和所述晶体管T5组成了栅极电路的正扫和反扫预充模块。所述晶体管T4和所述电容组成了栅极电路的输出模块。所述晶体管T2和所述晶体管T3组成了栅极电路的下拉和稳压模块。
在本实施例中，还包括显示面板1；所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容均设置在显示面板1上，并位于显示面板1的显示区11的中部，结构如图3所示。显示面板1的显示区11设置有像素12，结构如图4所示，图4只列举了一个像素12。像素12可以为像素R(红色)、像素G(绿色)、像素B(蓝色)、像素W(白色)等，多个像素12发出多种颜色的光来形成图像。
所述显示面板1可以是OLED显示面板或者LCD显示面板。其中，OLED(OrganicLight-Emitting Diode)又称为有机电激光显示、有机发光半导体，OLED显示面板比LCD显示面板具有更轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点给，能满足消费者对显示技术的新需求。而LCD(Liquid Crystal Display)称作液晶显示器，LCD显示面板的优势是体积小、功耗低和高亮度。
在本实施例中，还包括栅极线Gn-1、栅极线Gn和栅极线Gn+1。所述晶体管T1的栅极连接栅极线Gn-1。所述晶体管T5的栅极连接栅极线Gn+1。所述晶体管T4的漏极用于连接栅极线Gn，所述第二极板连接栅极线Gn，所述晶体管T3的源极用于连接栅极线Gn。
在本实施例中，所述栅极线Gn-1、所述栅极线Gn和所述栅极线Gn+1是按行顺序依次设置的。即所述栅极线Gn-1、所述栅极线Gn和所述栅极线Gn+1是自上而下依次设置的，结构如图4所示。
在某些实施例中，所述栅极线Gn-1、所述栅极线Gn和所述栅极线Gn+1并不是按行顺序依次设置的，如所述栅极线Gn-1位于中间，所述栅极线Gn位于最上方，所述栅极线Gn+1位于最下方。栅极线的行顺序发生变化，也会影响像素的发光情况，进而形成不同的显示效果。
在本实施例中，还包括驱动IC3，所述栅极电路连接驱动IC3，驱动IC3负责驱动面板和控制驱动电流等功能，驱动IC3一般是通过FW、BW、CK1、CK2和date线来连接晶体管，以此实现对晶体管和像素的控制。
本实施例还提供一种栅极电路驱动方法，应用于上述任意一项实施例所述的栅极电路，还包括正扫步骤：在预充阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入高电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1写入高电位，CK2写入低电位；在输出阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入高电位，栅极线Gn+1写入低电位，CK1写入低电位，CK2写入高电位；在下拉阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入高电位，CK1写入高电位，CK2写入低电位；在下拉稳压阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入低电位，然后CK1呈现高电位与低电位的周期性变化，CK2先写入高电位，然后CK2呈现低电位与高电位的周期性变化；在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
在进一步的实施例中，还包括反扫步骤：在预充阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入高电位，栅极线Gn写入低电位，栅极线Gn-1写入低电位，CK1写入低电位，CK2写入高电位；在输出阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入高电位，栅极线Gn-1写入低电位，CK1写入高电位，CK2写入低电位；在下拉阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入低电位，栅极线Gn-1写入高电位，CK1写入低电位，CK2写入高电位；在下拉稳压阶段，FW写入低电位，BW写入高电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入高电位，然后CK1呈现低电位与高电位的周期性变化，CK2先写入低电位，然后CK2呈现高电位与低电位的周期性变化；在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
要说明的是，CK1和CK2为时钟信号，时钟信号上的电位是呈现周期性的变化，如CK1上的电位是高电位-低电位-高电位-低电位……这样的变化，当CK1写入高电位，CK2便写入低电位；当CK1写入低电位，CK2便写入高电位。其中，高电位和低电位转变的时间可以是相同的，也可以是不同的。
可见，栅极电路的工作过程，可分为四个阶段，请参考图5：
具体的，在预充阶段t1：在正扫时(从1～n级为正序)，FW为高电位，BW为低电位，当栅极线Gn-1为高电位时，晶体管T1打开，Q点通过晶体管T1的FW进行充电，使其变成高电位。在反扫时(从n～1级为反序)，BW为高电位，FW为低电位，当栅极线Gn+1为高电位时，晶体管T5打开，Q点通过晶体管T5的BW进行充电，使其变成高电位。
具体的，在输出阶段t2：此时由于前一阶段，Q点为高电位，此时晶体管T4打开，由于CK1在此阶段为高电位，栅极线Gn通过晶体管T4输出一个高电位，并且Q点由于电容的耦合效应，使其电压变高。
具体的，在下拉阶段t3：正扫时由于下一级在该阶段为高电位，此时晶体管T5打开，由于正扫时BW为低电位，Q点被下拉成低电位(反扫时由于下一级在该阶段为高电位，晶体管T1打开，由于反扫FW为低电位，Q点被下拉成低电位)，同时由于CK1此时也为低电位，栅极线Gn也被下拉成低电位。
具体的，在下拉稳压阶段t4：此时由于CK2为高电位(高低周期性变化)，由于T2和晶体管T3的开启，Q点和栅极线Gn利用VGL将其电位稳定在低电位，使其在后续的一阵内稳定在低电位信号。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。

Claims (8)

1.一种栅极电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容；
所述晶体管T1的栅极连接栅极线Gn-1，所述晶体管T1的源极连接FW，所述晶体管T1的漏极连接Q点；
所述晶体管T5的栅极连接栅极线Gn+1，所述晶体管T5的源极连接BW，所述晶体管T5的漏极连接所述Q点；
所述晶体管T4的栅极连接所述Q点，所述晶体管T4的源极连接CK1，所述晶体管T4的漏极连接栅极线Gn；
所述电容包括第一极板和第二极板，所述第一极板连接所述Q点，所述第二极板连接栅极线Gn；
所述晶体管T2的栅极连接CK2，所述晶体管T2的源极连接所述Q点，所述晶体管T2的漏极连接VGL；
所述晶体管T3的栅极连接所述CK2，所述晶体管T3的源极连接所述栅极线Gn，所述晶体管T3的漏极连接VGL。
2.根据权利要求1所述的一种栅极电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容均设置在显示面板上。
3.根据权利要求2所述的一种栅极电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和电容均位于显示面板的显示区的中部。
4.根据权利要求2所述的一种栅极电路，其特征在于，所述显示面板为OLED显示面板或者LCD显示面板。
5.根据权利要求1所述的一种栅极电路，其特征在于，还包括驱动IC,所述栅极电路连接驱动IC。
6.根据权利要求1所述的一种栅极电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5均为薄膜晶体管。
7.一种栅极电路驱动方法，其特征在于，应用于权利要求1至6任意一项所述的栅极电路，包括正扫步骤：
在预充阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入高电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1写入高电位，CK2写入低电位；
在输出阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入高电位，栅极线Gn+1写入低电位，CK1写入低电位，CK2写入高电位；
在下拉阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入高电位，CK1写入高电位，CK2写入低电位；
在下拉稳压阶段，FW写入高电位，BW写入低电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入低电位，然后CK1呈现高电位与低电位的周期性变化，CK2先写入高电位，然后CK2呈现低电位与高电位的周期性变化；
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
8.根据权利要求7所述的一种栅极电路驱动方法，其特征在于，还包括反扫步骤：
在预充阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入高电位，栅极线Gn写入低电位，栅极线Gn-1写入低电位，CK1写入低电位，CK2写入高电位；
在输出阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入高电位，栅极线Gn-1写入低电位，CK1写入高电位，CK2写入低电位；
在下拉阶段，FW写入低电位，BW写入高电位，栅极线Gn+1写入低电位，栅极线Gn写入低电位，栅极线Gn-1写入高电位，CK1写入低电位，CK2写入高电位；
在下拉稳压阶段，FW写入低电位，BW写入高电位，栅极线Gn-1写入低电位，栅极线Gn写入低电位，栅极线Gn+1写入低电位，CK1先写入高电位，然后CK1呈现低电位与高电位的周期性变化，CK2先写入低电位，然后CK2呈现高电位与低电位的周期性变化；
在预充阶段、输出阶段、下拉阶段和下拉稳压阶段中，VGL提供一个稳定电压。
CN202011164633.8A 2020-10-27 2020-10-27 一种栅极电路及驱动方法 Pending CN112331149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011164633.8A CN112331149A (zh) 2020-10-27 2020-10-27 一种栅极电路及驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011164633.8A CN112331149A (zh) 2020-10-27 2020-10-27 一种栅极电路及驱动方法

Publications (1)

Publication Number Publication Date
CN112331149A true CN112331149A (zh) 2021-02-05

Family

ID=74296076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011164633.8A Pending CN112331149A (zh) 2020-10-27 2020-10-27 一种栅极电路及驱动方法

Country Status (1)

Country Link
CN (1) CN112331149A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992094A (zh) * 2021-02-23 2021-06-18 福建华佳彩有限公司 一种gip电路驱动方法及显示装置
CN113870787A (zh) * 2021-09-29 2021-12-31 华映科技（集团）股份有限公司 一种解决Vth为负值时无法动作的GIP电路及其驱动方法
CN113936585A (zh) * 2021-11-08 2022-01-14 福建华佳彩有限公司 一种减少显示异常的gip电路及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187037A (zh) * 2011-12-29 2013-07-03 上海天马微电子有限公司 一种非晶硅栅极驱动电路
CN107331352A (zh) * 2017-08-16 2017-11-07 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法
CN111696493A (zh) * 2020-06-29 2020-09-22 信利(仁寿)高端显示科技有限公司 一种栅极驱动电路以及一种正反扫描栅极驱动电路
CN213781544U (zh) * 2020-10-27 2021-07-23 福建华佳彩有限公司 一种栅极电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187037A (zh) * 2011-12-29 2013-07-03 上海天马微电子有限公司 一种非晶硅栅极驱动电路
CN107331352A (zh) * 2017-08-16 2017-11-07 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法
CN111696493A (zh) * 2020-06-29 2020-09-22 信利(仁寿)高端显示科技有限公司 一种栅极驱动电路以及一种正反扫描栅极驱动电路
CN213781544U (zh) * 2020-10-27 2021-07-23 福建华佳彩有限公司 一种栅极电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992094A (zh) * 2021-02-23 2021-06-18 福建华佳彩有限公司 一种gip电路驱动方法及显示装置
CN112992094B (zh) * 2021-02-23 2022-09-09 福建华佳彩有限公司 一种gip电路驱动方法及显示装置
CN113870787A (zh) * 2021-09-29 2021-12-31 华映科技（集团）股份有限公司 一种解决Vth为负值时无法动作的GIP电路及其驱动方法
CN113936585A (zh) * 2021-11-08 2022-01-14 福建华佳彩有限公司 一种减少显示异常的gip电路及其方法

Similar Documents

Publication Publication Date Title
US10056052B2 (en) Data control circuit and flat panel display device including the same
US11308887B2 (en) Display device having multiple start signals for emission control scanning drivers
CN108281116B (zh) 扫描驱动器和包括该扫描驱动器的显示装置
US12020651B2 (en) Display panel and display device
CN108172170B (zh) 一种触发驱动电路及有机发光显示装置
JP7482936B2 (ja) ゲート駆動部およびこれを用いた電界発光表示装置
US20190164478A1 (en) Oled display panel and oled display device comprising the same
EP3916711A1 (en) Pixel driving circuit and driving method thereof, and display panel
CN112331149A (zh) 一种栅极电路及驱动方法
US20060125738A1 (en) Light emitting display and method of driving the same
CN204029330U (zh) 像素驱动电路、阵列基板及显示装置
US11935470B2 (en) Pixel circuit and driving method thereof, and display device
CN102290027A (zh) 一种像素电路及显示设备
US11322094B2 (en) Display panel and display device
CN109616039B (zh) 显示面板及其发光控制电路、驱动方法、显示装置
CN114822411A (zh) 显示面板和显示装置
CN213781544U (zh) 一种栅极电路
US10796659B2 (en) Display device and method for driving the same
US8094110B2 (en) Active matrix display device
KR102637295B1 (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
KR20210049618A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20200061476A (ko) 표시 장치 및 표시 장치의 구동 방법
US20230196982A1 (en) Display panel and display apparatus including the same
US11749225B2 (en) Scanning signal line drive circuit and display device provided with same
US11508310B2 (en) Scan driver and organic light emitting display apparatus including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination