CN112313879A - 时间交织模数转换器系统 - Google Patents

时间交织模数转换器系统 Download PDF

Info

Publication number
CN112313879A
CN112313879A CN201980042352.4A CN201980042352A CN112313879A CN 112313879 A CN112313879 A CN 112313879A CN 201980042352 A CN201980042352 A CN 201980042352A CN 112313879 A CN112313879 A CN 112313879A
Authority
CN
China
Prior art keywords
adc
circuit
signal
time
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980042352.4A
Other languages
English (en)
Inventor
A·莫利纳
K·阿扎德特
M·坎波内斯基
J·L·塞瓦洛斯
B·林霍尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112313879A publication Critical patent/CN112313879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了一种时间交织模数转换器ADC系统。所述时间交织ADC系统包括时间交织的第一ADC电路和第二ADC电路以及开关电路。所述开关电路被配置为选择性地将用于数字化的模拟输入信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者，以及选择性地将模拟校准信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者。另外，所述时间交织ADC系统包括输出电路，所述输出电路被配置为基于由所述第一ADC电路输出的第一数字信号和由所述第二ADC电路输出的第二数字信号中的至少一者来选择性地生成数字输出信号。

Description

时间交织模数转换器系统
相关申请的交叉引用
本申请要求2019年1月30日提交的美国临时申请序列号US 62/798,505的优先权的权益，该专利申请通过引用整体并入本文。
技术领域
本公开涉及模数转换。具体地，示例涉及时间交织模数转换器(TI-ADC)系统、接收机、基站和移动设备。
背景技术
TI-ADC采用并行操作的若干低速子ADC以实现期望的总采样率。因此，与使用单个ADC时相比，每个子ADC可能以更低速度操作。子ADC之间的差异(例如，由制造公差引起的差异)导致在噪声功率谱密度(nPSD)和/或无杂散动态范围(SFDR)方面的劣化性能。需要校准以便移除这些不期望的性能劣化影响。子ADC之间的典型失配包括：DC偏移、增益、时序偏斜/失配、频率响应和其他非线性失配。
许多应用需要大SFDR和低nPSD。第3代合作伙伴计划(3GPP)标准化基站接收机可以是一种这样的应用。该应用要求非常精确的子ADC对准或失配减小或上述所有类型的失配的消除。为了实现这种高准确度，有益的是使TI-ADC离线(例如，通过将其输入信号去耦)，对其进行校准(例如，在输入信号被去耦时)，并且然后使其重新在线(例如，通过将输入信号再次耦接到ADC)。在3GPP频分双工(FDD)载波的情况下，ADC无法离线校准。
因此，可能期望改善的TI-ADC架构。
附图说明
装置和/或方法的一些示例将在下面仅通过示例的方式并参考附图进行描述，其中
图1示出了TI-ADC系统的示例；
图2示出了基站的示例；
图3示出了移动设备的示例；
图4更详细地示出了移动设备的示例；以及
图5示出了移动设备的接收电路的示例。
具体实施方式
现在将参考其中示出一些示例的附图更全面地描述各种示例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被放大。
因此，虽然另外示例能够具有各种修改和替代形式，但其一些特定示例在附图中示出并且随后将详细描述。然而，该具体实施方式不将另外示例限于所描述的特定形式。另外示例可覆盖落入本公开范围内的所有修改、等同形式和替代形式。在整个附图的描述中，相同或类似的数字指代相似或类似的元件，其可以彼此相同或以修改的形式实现，同时提供彼此相同或类似的功能。
将理解的是，当一个元件被称为“连接”或“耦接”到另一个元件时，这些元件可以直接连接或耦接或经由一个或多个中间元件来连接或耦接。如果两个元件A和B使用“或”来组合，则这应理解为公开所有可能的组合，即仅A、仅B以及A和B，如果另外没有明确或隐含地定义的话。相同组合的替代用语是“A和B中的至少一者”或“A和/或B”。这些以必要的变更适用于两个以上元件的组合。
本文中用于描述特定示例的术语并不旨在限制另外示例。每当使用诸如“一”、“一个”和“该”之类的单数形式并且仅使用单个元件没有被明确或隐含地定义为强制性时，另外示例也可使用多个元件来实现相同的功能。同样，当随后将功能描述为使用多个元件来实现时，另外示例可以使用单个元件或处理实体来实现相同的功能。还将理解，术语“包括”、“包括”、“包含”和/或“包含”在使用时指定存在所述特征、整数、步骤、操作、过程、动作、要素和/或部件，但不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元素、部件和/或其任何组的存在或添加。
除非另有定义，否则所有术语(包括技术和科学术语)在本文中均以示例所属领域的其普通含义使用。
图1示出了可允许改善的TI-ADC校准的TI-ADC系统100的示例。TI-ADC系统100包括时间交织的第一ADC电路110和第二ADC电路120。第一ADC电路110和第二ADC电路120可被理解为TI-ADC系统100的ADC通道或子ADC。TI-ADC系统100的ADC电路可以例如是逐次逼近寄存器(SAR)ADC、闪存ADC(也称为直接转换ADC)、流水线ADC、∑-ΔADC或时间交织ADC本身。如果ADC电路本身是时间交织ADC，则它可包括至少两个子ADC电路。子ADC电路可以是例如SAR ADC、闪存ADC、流水线ADC或∑-ΔADC。
也就是说，完整TI-ADC系统100被分为两个ADC电路110和120。例如，如果TI-ADC系统100的总体(总)采样率(采样频率、取样频率)为FS(例如，几千兆个样本/秒，GSPS)，ADC电路110和120中的每一者可能以采样率FS/2对相应输入信号进行采样。
TI-ADC系统100包括被配置为接收用于数字化的模拟(例如，射频、RF)输入信号101的输入节点106。另外，TI-ADC系统100包括被配置为接收模拟校准信号102的信号节点107。TI-ADC系统100附加地包括耦接到输入节点106和信号节点107的开关电路130。开关电路130被配置为选择性地将模拟输入信号101提供给第一ADC电路110、第二ADC电路120或接地中的至少一者。另外，开关电路130被配置为选择性地将模拟校准信号102提供给第一ADC电路110、第二ADC电路120或接地中的至少一者。
另外，TI-ADC系统100还包括输出电路140，该输出电路被配置为基于由第一ADC电路110输出的第一数字信号111和由第二ADC电路120输出的第二数字信号121中的至少一者来选择性地生成数字输出信号141。
TI-ADC系统100的参数确定电路150被配置为选择性地确定以下中的至少一者：用于校正第一数字信号的输出电路140的第一校正参数151，以及用于校正第二数字信号的输出电路140的第二校正参数152。
开关电路130可允许使两个时间交织ADC电路110和120中的任一者或使时间交织ADC电路110和120两者离线以进行校准。因此，TI-ADC系统100可支持各种(而且复杂)的离线校准。
例如，使用提出的TI-ADC校准技术的TI-ADC系统100可用于针对表现出高达FS/2的频率的输入信号以时分双工(TDD)模式操作的系统，或用于针对表现出高达FS/4的频率的输入信号以FDD模式操作的系统。例如，这适用于3GPP频带的宽带基站接收机，其中如果TI-ADC系统100的总体采样率设置为15.73GSPS(其是30.72MHz的倍数，并且因此是宽带3GPP接收机的合适采样率)，则示例性上行链路FDD频带是频带22(从3410到3490MHz)，并且第5代新无线电(5GNR)的TDD频带低于6GHz。然而，应当注意，前述数字是说明性的，并且因此不限制采样率和所提出的架构。也可使用其他频率和采样率(例如，与毫米波频带有关)。
例如，如果TI-ADC系统100用于以FDD模式操作的基站，并且最高FDD输入信号表现出低于FS/4的频率，则只需要TI-ADC系统100的一半来对FDD输入信号进行采样，同时可执行TI-ADC系统的空闲半部的离线校准(例如，在相同时间)。然后，例如其可在两个TI-ADC半部之间进行乒乓(ping-pong)交换(例如，第一半部可用于处理输入信号，而第二半部被并行校准；反之亦然，校准第一半部，而第二半部用于处理输入信号)或者可将最近校准的半部用作参考以校准对输入信号进行采样的一半。如果TI-ADC系统100用于以TDD模式操作的基站，则一半或完整的TI-ADC系统100可用于处理TDD输入信号。可在包括TI-ADC的基站的子部分正发射的同时校准TI-ADC系统100，并且因此该子部分未接收到数据。任选地，FDD校准技术可用于TDD校准。
下面将详细描述一些示例性校准方案。
在图1的示例中，开关电路130包括第一开关131，该第一开关被配置为选择性地将输入节点106耦接到第一ADC电路110或接地。另外，开关电路130包括第二开关132，该第二开关被配置为选择性地将输入节点106耦接到第二ADC电路120或接地。类似地，开关电路130包括：第三开关133，该第三开关被配置为选择性地将信号节点107耦接到第一ADC电路110或接地；以及第四开关134，该第四开关被配置为选择性地将信号节点107耦接到第二ADC电路120或接地。例如，第一开关至第四开关可以是模拟开关，诸如金属氧化物半导体(MOS)晶体管。要注意的是，图1所示的开关电路130的具体实施仅是示例性的。提出的架构不限于图1所示的具体实施。通常，可使用能够执行本文结合开关电路130描述的开关功能的任何装置。
示例性TI-ADC系统100还包括耦接在输入节点106和第一开关131之间的第一电阻元件171，以及耦接在输入节点106和第二开关132之间的第二电阻元件172。类似地，TI-ADC系统100包括耦接在信号节点107和第三开关133之间的第三电阻元件173，以及耦接在信号节点107和第四开关134之间的第四电阻元件174。第一至第四电阻元件用作终端电阻。
还示出了耦接在开关电路130和第一ADC电路110之间的第一缓冲电路181，以及耦接在开关电路130和第二ADC电路120之间的第二缓冲电路182。缓冲电路181和182用作用于缓冲ADC电路110和120的输入信号的输入缓冲器。换句话说，ADC电路110和120中的每一者由输入缓冲器驱动。可假设缓冲电路181和182的阻抗基本上为零(如对于接地端子而言)，使得从输入节点101看到的阻抗是恒定的，因此与第一开关131和第二开关132的开关设置(位置)无关。
在图1的示例中，TI-ADC系统100还包括被配置为生成模拟校准信号102的信号生成电路160。信号生成电路160包括数字校准电路161(例如，数字信号处理器，DSP)，其被配置为生成表示用于校准的一个或多个数字数据序列的数字校准信号162。另外，信号生成电路160包括模拟信号生成电路163，该模拟信号生成电路被配置为基于用于校准的一个或多个数字数据序列来生成模拟校准信号102。例如，模拟信号生成电路163可包括一个或多个数模转换器(DAC)、一个或多个滤波器、一个或多个振荡器等，以用于基于数字数据生成模拟校准信号102。
输出电路140基于第一数字信号111和第二数字信号121中的至少一者，使用针对第一数字信号111的第一校正参数151和针对第二数字信号121的第二校正参数152来生成数字输出信号141。换句话讲，输出电路140采用来自参数确定电路150的参数以及ADC电路110和120中的至少一者的输出以生成数字输出信号141，该数字输出信号针对ADC电路110和120之间的失配(例如，DC偏移、时序偏斜、增益等)进行校正。如上所述，参数确定电路150的目的是估计(确定)输出电路140的校正参数。
第一开关131至第四开关134的输出端子连接到输入缓冲器或接地。在下表1中给出了第一开关131至第四开关134的示例性开关设置的概述。为了设置二，开关将模拟输入信号和数字输出信号中的相应一者耦接到接地。为了设置一，开关将模拟输入信号和数字输出信号中的相应一者耦接到相关联的ADC电路(例如，将第一开关131耦接到第一ADC电路110)。
Figure BDA0002853968680000061
表1
第一校准方案包括TI-ADC系统100的两个操作模式。两个操作模式对应于上表1的设置编号1和2。
在第一操作模式中，开关电路130被配置为(同时)将模拟输入信号101提供到第一ADC电路120和第二ADC电路120。另外，开关电路130被配置为在第一操作模式中将模拟校准信号102提供到接地。因此，第一开关131和第二开关132将模拟输入信号101耦接到第一ADC电路110和第二ADC电路120，而第三开关133和第四开关134将数字输出信号102耦接到接地。
输出电路140被配置为在第一操作模式中基于第一数字信号111和第二数字信号121生成数字输出信号141。为了生成数字输出信号141，输出电路140使用存储的(例如，先前确定的)第一校正参数151和第二校正参数152。
例如，输出电路140可被配置为以TI-ADC系统100的最大采样率FS生成数字输出信号141。根据奈奎斯特-香农采样定理，模拟输入信号101的频率可至多(即小于或等于)为TI-ADC系统100的最大采样率FS的一半。
在第二操作模式中，开关电路130被配置为(同时)将模拟校准信号102提供到第一ADC电路110和第二ADC电路120。另外，开关电路130被配置为在第二操作模式中将模拟输入信号101提供到接地。因此，第一开关131和第二开关132将模拟输入信号101耦接到接地，而第三开关133和第四开关134将数字输出信号102耦接到第一ADC电路120和第二ADC电路120。
参数确定电路150被配置为在第二操作模式中基于第一数字信号111、第二数字信号121以及与模拟校准信号102相关的信号来确定(重新确定，更新)第一校正参数151和第二校正参数152。如上所述，模拟校准信号102是从表示用于校准的一个或多个数字数据序列的数字校准信号162导出的。因此，在图1的示例中，与模拟校准信号101相关的信号是数字校准信号162。
在第一校准方案中，模拟输入信号101在第一操作模式中由TI-ADC系统100数字化，而TI-ADC系统100在第二操作模式中被校准。因此，第一校准方案可例如用于针对至多FS/2的最大频率的输入信号以TDD模式操作的系统。TI-ADC系统100的第一操作模式可被理解为TI-ADC系统100的接收模式，而TI-ADC系统100的第二操作模式可被理解为在TDD系统正发射时的TI-ADC系统100的校准模式。
换句话说，第一开关131至第四开关134在第一操作模式中采用设置编号1，使得模拟输入信号101(例如，RF输入信号)被馈送到TI-ADC系统100的两个输入缓冲器181和182，而模拟校准信号102端接到接地。输出电路140采用来自参数确定电路150的校正参数(例如，在第二操作模式中的先前操作(即先前校准)期间确定的)以及两个ADC电路输出以便以采样率FS生成校正的数字输出信号141。另外，第一开关131至第四开关134在第二操作模式中采用设置编号2，使得模拟校准信号102被馈送到TI-ADC系统100的两个输入缓冲器181和182，而模拟输入信号101端接到接地。参数确定电路150根据两个ADC电路输出估计输出电路140的校正参数。
第二校准方案包括TI-ADC系统100的两个操作模式。两个操作模式对应于上表1的设置编号3和4。
在第一操作模式中，开关电路130被配置为向时间交织的第一ADC电路110和第二ADC电路120中的第一ADC电路110专有地提供模拟输入信号101。另外，开关电路130被配置为在第一操作模式中将模拟校准信号102提供到接地。因此，第一开关131将模拟输入信号101耦接到第一ADC电路110，而第二开关132将模拟输入信号101耦接到接地。第三开关133和第四开关134将数字输出信号102耦接到接地。
输出电路140被配置为专有地(仅)基于第一数字信号111(并且不基于第二数字信号121)来生成数字输出信号141。为了生成数字输出信号141，输出电路140使用存储的(例如，先前确定的)第一校正参数151。
例如，输出电路140可被配置为以TI-ADC系统100的最大采样率FS的(约)一半生成数字输出信号141。根据奈奎斯特-香农采样定理，模拟输入信号101的频率可至多(即小于或等于)为TI-ADC系统100的最大采样率FS的四分之一。
在第二操作模式中，开关电路130被配置为向时间交织的第一ADC电路110和第二ADC电路120中的第一ADC电路110专有地提供模拟校准信号102。另外，开关电路130被配置为在第二操作模式中将模拟输入信号101提供到接地。因此，第一开关131和第二开关132将模拟输入信号101耦接到接地。第三开关133将模拟校准信号102耦接到第一ADC电路110，而第四开关134将模拟校准信号102耦接到接地。
参数确定电路150被配置为基于第一数字信号111以及与模拟校准信号101相关的信号专有地(仅)确定(重新确定，更新)第一校正参数151。如上所述，模拟校准信号102是从表示用于校准的一个或多个数字数据序列的数字校准信号162导出的。因此，在图1的示例中，与模拟校准信号101相关的信号是数字校准信号162。参数确定电路150在第二操作模式中不确定第二校正参数152。
在第二校准方案中，在第一操作模式中仅由TI-ADC系统100的第一ADC电路110将模拟输入信号101数字化，而在第二操作模式中校准TI-ADC系统100的第一ADC电路110。因此第二校准方案可以例如在以TDD模式操作的系统中用于最大频率为Fs/4的输入信号。TI-ADC系统100的第一操作模式可被理解为TI-ADC系统100的接收模式，而TI-ADC系统100的第二操作模式可被理解为在TDD系统正发射时的TI-ADC系统100的校准模式。
换句话说，第一开关131至第四开关134在第一操作模式中采用设置编号3，使得模拟输入信号101(例如，RF输入信号)被馈送到TI-ADC系统100的输入缓冲器181，而模拟校准信号102端接到接地。输出电路140采用来自参数确定电路150的校正参数(例如，在第二操作模式中的先前操作(即先前校准)期间确定的)以及ADC电路110的输出以便以采样率FS/2生成校正的数字输出信号141。另外，第一开关131至第四开关134在第二操作模式中采用设置编号4，使得模拟校准信号102被馈送到TI-ADC系统100的输入缓冲器181，而模拟输入信号101端接到接地。参数确定电路150根据ADC电路110的输出估计输出电路140的校正参数。
在以上示例性第二校准方案中，仅第一ADC电路110被校准。然而，应当注意，第二校准方案可作必要修改以用于校准第二ADC电路120。例如，如果在系统操作中以TDD模式使用，则可在系统的第一传输周期中校准第一ADC电路110，并且可在系统的后续第二传输周期中基于第二校准方案的原理校准第二ADC电路120。
第三校准方案包括TI-ADC系统100的两个操作模式。两个操作模式对应于上表1的设置编号5和6。
在第一操作模式中，开关电路130被配置为(同时)将模拟输入信号101提供到第一ADC电路110并将模拟校准信号102提供到第二ADC电路120。因此，第一开关将模拟输入信号101耦接到第一ADC电路110，而第二开关132将模拟输入信号101耦接到接地。第四开关134将模拟校准信号102耦接到第二ADC电路120，而第三开关133将模拟校准信号102耦接到接地。
输出电路140被配置为专有地(仅)基于第一数字信号111来生成数字输出信号141。为了生成数字输出信号141，输出电路140使用存储的(例如，先前确定的)第一校正参数151。
参数确定电路150被配置为基于第二数字信号121以及与模拟校准信号101相关的信号专有地(仅)确定(重新确定，更新)第二校正参数152。如上所述，模拟校准信号102是从表示用于校准的一个或多个数字数据序列的数字校准信号162导出的。因此，在图1的示例中，与模拟校准信号101相关的信号是数字校准信号162。参数确定电路150在第一操作模式中不确定第一校正参数151。
在第二操作模式中，开关电路130被配置为(同时)将模拟输入信号101提供到第二ADC电路120并将模拟校准信号102提供到第一ADC电路110。因此，第二开关132将模拟输入信号101耦接到第二ADC电路120，而第一开关将模拟输入信号101耦接到接地。第三开关133将模拟校准信号102耦接到第一ADC电路110，而第四开关134将模拟校准信号102耦接到接地。
输出电路140被配置为专有地(仅)基于第二数字信号121来生成数字输出信号。为了生成数字输出信号141，输出电路140使用先前确定的第二校正参数152。
参数确定电路150被配置为基于第一数字信号111以及与模拟校准信号相关的信号专有地(仅)确定(重新确定，更新)第一校正参数151。参数确定电路150在第二操作模式中不确定第一校正参数151。
例如，输出电路140可被配置为在两种操作模式中以TI-ADC系统100的最大采样率FS的(约)一半生成数字输出信号141。根据奈奎斯特-香农采样定理理，在两个操作模式中，模拟输入信号101的频率可至多(即小于或等于)为TI-ADC系统100的最大采样率FS的四分之一。
在第三校准方案中，在第一操作模式中仅由TI-ADC系统100的第一ADC电路110将模拟输入信号101数字化，而在第一操作模式中校准TI-ADC系统100的第二ADC电路120。在第二操作模式中，仅由TI-ADC系统100的第二ADC电路120对模拟输入信号101进行数字化，而校准TI-ADC系统100的第一ADC电路110。因此，第一校准方案可例如用于针对至多FS/4的最大频率的输入信号以FDD模式操作的系统。校准和输入信号处理在两个ADC电路110和120之间进行ping-pong交换。使得TI-ADC系统100的第一操作模式可被理解为TI-ADC系统100的pong模式，而TI-ADC系统100的第二操作模式可被理解为TI-ADC系统100的ping模式。
换句话说，第一开关131至第四开关134在第一操作模式中采用设置编号5，使得模拟输入信号101(例如，RF输入信号)被馈送到TI-ADC系统100的输入缓冲器181，并且模拟校准信号102被馈送到TI-ADC系统100的输入缓冲器182。输出电路140采用来自参数确定电路150的校正参数(例如，在第二操作模式中的先前操作(即先前校准)期间确定的)以及ADC电路110的输出以便以采样率FS/2生成校正的数字输出信号141。参数确定电路150根据ADC电路120的输出估计输出电路140的校正参数。另外，第一开关131至第四开关134在第二操作模式中采用设置编号6，使得模拟校准信号102被馈送到TI-ADC系统100的输入缓冲器181，并且模拟输入信号101被馈送到TI-ADC系统100的输入缓冲器182。输出电路140采用来自参数确定电路150的校正参数(例如，在第一操作模式中的先前操作(即先前校准)期间确定的)以及ADC电路120的输出以便以采样率FS/2生成校正的数字输出信号141。参数确定电路150根据ADC电路110的输出估计输出电路140的校正参数。
第四校准方案包括TI-ADC系统100的两个操作模式。两个操作模式对应于上表1的设置编号7和8。
在第一操作模式中，开关电路130被配置为(同时)将模拟输入信号101提供到第一ADC电路110并将模拟校准信号102提供到第二ADC电路120。因此，第一开关将模拟输入信号101耦接到第一ADC电路110，而第二开关132将模拟输入信号101耦接到接地。第四开关134将模拟校准信号102耦接到第二ADC电路120，而第三开关133将模拟校准信号102耦接到接地。
输出电路140被配置为专有地(仅)基于第一数字信号111来生成数字输出信号141。为了生成数字输出信号141，输出电路140使用存储的(例如，先前确定的)第一校正参数151。
参数确定电路150被配置为基于第二数字信号121以及与模拟校准信号101相关的信号专有地(仅)确定(重新确定，更新)第二校正参数152。如上所述，模拟校准信号102是从表示用于校准的一个或多个数字数据序列的数字校准信号162导出的。因此，在图1的示例中，与模拟校准信号101相关的信号是数字校准信号162。参数确定电路150在第一操作模式中不确定第一校正参数151。
在第二操作模式中，开关电路130被配置为(同时)将模拟输入信号101提供到第一ADC电路120和第二ADC电路120。另外，开关电路130被配置为在第二操作模式中将模拟校准信号102提供到接地。因此，第一开关131和第二开关132将模拟输入信号101耦接到第一ADC电路110和第二ADC电路120，而第三开关133和第四开关134将数字输出信号102耦接到接地。
输出电路140被配置为专有地(仅)基于第一数字信号111来生成数字输出信号141。为了生成数字输出信号141，输出电路140使用存储的(例如，先前确定的)第一校正参数151。
参数确定电路150被配置为基于第一数字信号111和第二数字信号121专有地(仅)确定(重新确定，更新)第一校正参数151。也就是说，参数确定电路150使用由第二ADC电路120输出的第二数字信号121作为由第一ADC电路110输出的第一数字信号111的参考信号来确定第一校正参数151。参数确定电路150在第二操作模式中不确定第二校正参数152。
例如，输出电路140可被配置为在两种操作模式中以TI-ADC系统100的最大采样率FS的(约)一半生成数字输出信号141。根据奈奎斯特-香农采样定理理，在两个操作模式中，模拟输入信号101的频率可小于或等于TI-ADC系统100的最大采样率FS的四分之一。
在第四校准方案中，在第一操作模式中仅由TI-ADC系统100的第一ADC电路110将模拟输入信号101数字化，而在第一操作模式中校准TI-ADC系统100的第二ADC电路120。在第二操作模式中，仅由TI-ADC系统100的第一ADC电路110将模拟输入信号101数字化，同时使用第二ADC电路120的输出同时作为参考来校准TI-ADC系统100的第一ADC电路110。因此，第一校准方案可以例如在以FDD模式操作的系统中用于最大频率为Fs/4的输入信号。TI-ADC系统100的第一操作模式可被理解为TI-ADC系统100的参考校准模式，而TI-ADC系统100的第二操作模式可被理解为TI-ADC系统100的校准和接收模式。
换句话说，第一开关131至第四开关134在第一操作模式中采用设置编号7，使得模拟输入信号101(例如，RF输入信号)被馈送到TI-ADC系统100的输入缓冲器181，并且模拟校准信号102被馈送到TI-ADC系统100的输入缓冲器182。输出电路140采用来自参数确定电路150的校正参数(例如，在第二操作模式中的先前操作(即先前校准)期间确定的)以及ADC电路110的输出以便以采样率FS/2生成校正的数字输出信号141。参数确定电路150根据ADC电路120的输出估计输出电路140的校正参数。另外，第一开关131至第四开关134在第二操作模式中采用设置编号8，使得将模拟输入信号101馈送到TI-ADC系统100的两个输入缓冲器181和182。模拟校准信号102被馈送到接地。输出电路140采用来自参数确定电路150的校正参数(例如，在第一操作模式中的先前操作(即先前校准)期间确定的)以及ADC电路110的输出以便以采样率FS/2生成校正的数字输出信号141。参数确定电路150使用第二ADC电路120的输出信号作为参考来估计输出电路140的校正参数。
通过选择(生成)合适的模拟校准信号，与使用盲背景校准或并行全速低分辨率ADC作为参考来校准TI-ADC的常规方法相比，上述示例性校准方案可一次性补偿所有TI-ADC失配(例如，增益、DC偏移和时序偏斜)。盲方案对补偿(算法)适用的输入信号的类型施加限制。另外，盲方案无法很好地处理动态条件。如果已经针对特定信号(例如，处于某个频率的载波)适配补偿方案，并且然后以不同频率添加不期望的信号(例如，干扰信号)，则补偿方案将不起作用或其性能劣化。此外，一些盲方案仅限于校正TI-ADC失配的子集(例如，仅增益、DC偏移或时序偏斜)并且因此其性能更差。利用上述示例性校准方案，可避免这些缺点。
在上文中，其被称为包括两个ADC电路的TI-ADC系统。而，应当注意，这并不限制所提出的架构。任选地，TI-ADC系统可包括附加的ADC电路。例如，根据示例的TI-ADC可包括以FS/4、FS/8或FS/16的相应采样率操作的四个、八个或十六个ADC电路。可相应地应用以上操作(校准)方案。例如，如果TI-ADC系统包括四个ADC电路，则可将四个ADC电路分组为两对，并且可如本文所述的那样对每对进行校准。在包括四个ADC电路(以FS/4的采样率操作)的另一个示例性TI-ADC系统中，仅两个ADC电路可用于模拟信号的数字化并如本文所述的那样进行校准，而不使用另外两个ADC电路(为无效)。换句话说，根据示例的TI-ADC可另外包括时间交织的第三ADC电路和第四ADC电路。因此，开关电路130可还被配置为选择性地将模拟输入信号提供到第一至第四ADC电路中的至少一者或接地，并且选择性地将模拟校准信号提供到第一至第四ADC电路中的至少一者或接地。
尽管以上结合包括TI-ADC系统100的基站的FDD和TDD操作描述了所提出的校准方案，但所提出的校准方案不限于该应用。不管在基站中是否使用TI-ADC系统100，都可使用所提出的校准方案。类似地，不管包括TI-ADC系统100的系统是以FDD模式还是以TDD模式操作，都可使用所提出的校准方案。对TDD或FDD模式中的基站操作的引用仅出于说明性目的并且不限制所提出的架构。
在图2中示出了使用根据以上结合图1描述的架构的一个或多个方面或以上结合图1描述的一个或多个示例的TI-ADC系统的具体实施的示例。图2示意性地示出了包括所提出的TI-ADC系统220的无线电基站200(例如，用于毫微微小区、微微小区、微小区或宏小区)的示例。
TI-ADC系统220是接收机210的一部分。接收机210另外包括模拟电路230，该模拟电路被配置为从基站的天线元件250接收RF接收信号。模拟电路230还被配置为基于RF接收信号将用于数字化的模拟输入信号提供给TI-ADC系统。例如，模拟电路230可包括滤波器，降频转换器(混合器)或低噪声放大器(LNA)中的一者或多者。
另外，基站200包括被配置为生成RF发射信号的发射机240。发射机240可使用基站200的天线元件250或另一个天线元件(未示出)以将RF发射信号辐射到环境。
为此，可提供使用具有低nPSD和/或大SFDR的TI-ADC的基站。
基站200可包括另外的元件，例如，基带处理器、应用程序处理器、存储器、网络控制器、用户接口、功率管理电路、卫星导航接收机、网络接口控制器或功率三通电路。
在一些方面，应用程序处理器可包括一个或多个中央处理单元CPU核以及以下中的一者或多者：高速缓冲存储器、低压降(LDO)电压调节器、中断控制器、串行接口(诸如串行外围设备接口(SPI)、内部集成电路(I2C)或通用可编程串行接口模块)、实时时钟(RTC)、计时器计数器(包括间隔计时器和看门狗计时器)、通用输入输出(IO)、存储卡控制器(诸如安全数字(SD)/多媒体卡(MMC)或类似产品)、通用串行总线(USB)接口、移动行业处理器接口联盟(MIPI)接口和联合测试访问组(JTAG)测试访问端口。
在一些方面，基带处理器可被实现为例如包括一个或多个集成电路的焊入式基板、焊接到主电路板的单个封装的集成电路或包含两个或更多个集成电路的多芯片模块。
在一些方面，存储器可包括以下中的一者或多者：易失性存储器(包括动态随机存取存储器(DRAM)和/或同步动态随机存取存储器(SDRAM))，以及非易失性存储器(NVM)(包括高速电可擦除存储器(通常称为闪存存储器)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)和/或三维交叉点(3D XPoint)存储器)。存储器可被实现为焊入式封装集成电路、插座式存储器模块和插入式存储卡中的一者或多者。
在一些方面，电源管理集成电路可包括以下中的一者或多者：电压调节器、电涌保护器、电源警报检测电路以及一个或多个备用电源(诸如电池或电容器)。电源警报检测电路可检测掉电(欠压)和电涌(过压)状况中的一者或多者。
在一些方面，功率三通电路电路可提供从网络电缆汲取的电功率，以使用单个电缆向基站提供电源和数据连接性。
在一些方面，网络控制器可使用标准网络接口协议(诸如以太网)来提供与网络的连接性。可使用物理连接来提供网络连接性，该物理连接是电连接(通常称为铜互连)、光学连接或无线连接中的一者。
在一些方面，卫星导航接收机模块可包括用于接收和解码由一个或多个导航卫星星座(诸如全球定位系统(GPS)、GLObalnaya NAvigatSionnaya Sputnikovaya Sistema(GLONASS)、伽利略和/或北斗)传输的信号的电路。接收机可向应用程序处理器提供数据，该数据可包括位置数据或时间数据中的一者或多者。应用程序处理器可使用时间数据来使操作与其他无线电基站同步。
在一些方面，用户接口可包括以下中的一者或多者：物理或虚拟按钮(诸如重置按钮)、一个或多个指示器(诸如发光二极管(LED))以及显示屏。
在图3中示出了使用根据以上结合图1描述的架构的一个或多个方面或以上结合图1描述的一个或多个示例的TI-ADC系统的具体实施的另一个示例。图3示意性地示出了包括所提出的TI-ADC系统320的移动设备300(例如，移动电话、智能电话、平板计算机或膝上型计算机)的示例。
TI-ADC系统320是接收机310的一部分。接收机310另外包括模拟电路330，该模拟电路被配置为从移动设备的天线元件350接收RF接收信号。模拟电路330还被配置为基于RF接收信号将用于数字化的模拟输入信号提供给TI-ADC系统。例如，模拟电路330可包括滤波器，降频转换器(混合器)或LNA中的一者或多者。
另外，移动设备300包括被配置为生成RF发射信号的发射机340。发射机340可使用移动设备300的天线元件350或另一个天线元件(未示出)以将RF发射信号辐射到环境。
为此，可提供使用具有低nPSD和/或大SFDR的TI-ADC的移动设备。
移动设备300可包括其他的元件，例如基带处理器、存储器、连接性模块、近场通信(NFC)控制器、音频驱动器、相机驱动器、触摸屏、显示驱动器、传感器、可移除存储器、电源管理集成电路或智能电池。
在一些方面，应用程序处理器可包括例如一个或多个CPU核以及以下中的一者或多者：高速缓冲存储器、LDO调节器、中断控制器、串行接口(诸如SPI、I2C或通用可编程串行接口模块)、RTC、计时器(包括间隔计时器和看门狗计时器)、通用输入输出(IO)、存储卡控制器(诸如SD/MMC或类似产品)、USB接口、MIPI接口和JTAG测试访问端口。
在一些方面，基带模块可被实现为例如包括一个或多个集成电路的焊入式基板、焊接到主电路板的单个封装的集成电路和/或包含两个或更多个集成电路的多芯片模块。
图4示意性地更详细地示出了移动设备的示例。
图4示出了根据一个方面的用户设备400。用户设备400在一些方面中可是移动设备，并且包括应用程序处理器405、基带处理器410(也称为基带模块)、无线电前端模块(RFEM)415、存储器420、连接性模块425、近场通信(NFC)控制器430、音频驱动器435、相机驱动器440、触摸屏445、显示器驱动器450、传感器455、可移动存储器460、电源管理集成电路(PMIC)465和智能电池470。在一些方面，应用程序处理器405可包括例如一个或多个CPU核和以下中的一者或多者：高速缓冲存储器、低压差电压调节器(LDO)、中断控制器、串行接口(诸如串行外围设备接口(SPI)、内部集成电路(I2C)或通用可编程串行接口模块)、实时时钟(RTC)、计时器计数器(包括间隔和看门狗计时器)、通用输入输出(IO)、存储卡控制器(诸如安全数字/多媒体卡(SD/MMC)或类似产品)、通用串行总线(USB)接口、移动行业处理器接口(MIPI)接口和联合测试访问组(JTAG)测试访问端口。
在一些方面，基带模块410可被实现为例如包括一个或多个集成电路的焊入式基板、焊接到主电路板的单个封装的集成电路和/或包含两个或更多个集成电路的多芯片模块。
图5示意性地示出了移动设备的接收电路的示例。
图5示出了根据一些方面的示例性接收电路520。接收电路520可包括并行接收电路582中的一者或多者和/或组合接收电路584中的一者或多者。
在一些方面，一个或多个并行接收电路582和一个或多个组合接收电路584可包括一个或多个中频(IF)下变频电路586、IF处理电路588、基带下变频电路590、基带处理电路592和模数转换器(ADC)电路594。模数转换器(ADC)电路594可包括图1的时间交错模数转换器系统的示例。
使用根据所提出的架构或上述示例中的一个或多个的TI-ADC系统的无线通信电路可被配置为根据3GPP标准化的移动通信网络或系统中的一者进行操作。移动或无线通信系统可对应于例如5G NR、长期演进(LTE)、高级LTE(LTE-A)、高速分组接入(HSPA)、通用移动电信系统(UMTS))或UMTS地面无线电接入网(UTRAN)、演进型UTRAN(e-UTRAN)、全球移动通信系统(GSM)、GSM演进(EDGE)网络的增强数据速率、或GSM/EDGE无线电接入网(GERAN)。另选地，无线通信电路可被配置为根据具有不同标准的移动通信网络进行操作，例如，微波接入(WI-MAX)网络IEEE 802.16或无线局域网(WLAN)IEEE 802.11的全球互操作性，通常为正交频分多址(OFDMA)网络、时分多址(TDMA)网络、码分多址(CDMA)网络、宽带CDMA(WCDMA)网络、频分多址(FDMA)网络、空间分多址(SDMA)网络等。
本公开描述的示例可总结如下：
示例1是一种TI-ADC系统，包括：时间交织的第一ADC电路和第二ADC电路；开关电路，所述开关电路被配置为：选择性地将用于数字化的模拟输入信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者；以及选择性地将模拟校准信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者；以及输出电路，所述输出电路被配置为基于由所述第一ADC电路输出的第一数字信号和由所述第二ADC电路输出的第二数字信号中的至少一者来选择性地生成数字输出信号。
示例2是根据示例1所述的TI-ADC系统，其中在第一操作模式中：所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路和所述第二ADC电路；并且所述输出电路被配置为基于所述第一数字信号和所述第二数字信号生成所述数字输出信号。
示例3是根据示例2所述的TI-ADC系统，其中所述开关电路被配置为在第二操作模式中将所述模拟校准信号提供到所述第一ADC电路和所述第二ADC电路。
示例4是根据示例3所述的TI-ADC系统，其中所述开关电路被配置为在所述第一操作模式中将所述模拟校准信号提供到接地，并且其中所述开关电路被配置为在所述第二操作模式中将所述模拟输入信号提供到接地。
示例5是根据示例2至4中任一项所述的TI-ADC系统，其中所述输出电路被配置为以所述TI-ADC系统的最大采样率生成所述数字输出信号。
示例6是根据示例2至5中任一项所述的TI-ADC系统，其中所述模拟输入信号的频率小于或等于所述TI-ADC系统的最大采样率的一半。
示例7是根据示例1所述的TI-ADC系统，其中在第一操作模式中：所述开关电路被配置为向所述时间交织的第一ADC电路和第二ADC电路中的所述第一ADC电路专有地提供所述模拟输入信号；并且所述输出电路被配置为仅基于所述第一数字信号来生成所述数字输出信号。
示例8是根据示例7所述的TI-ADC系统，其中所述开关电路被配置为在第二操作模式中向所述时间交织的第一ADC电路和第二ADC电路中的所述第一ADC电路专有地提供所述模拟校准信号。
示例9是根据示例7或示例8所述的TI-ADC系统，其中所述开关电路被配置为在所述第一操作模式中将所述模拟校准信号提供到接地，并且其中所述开关电路被配置为在所述第二操作模式中将所述模拟输入信号提供到接地。
示例10是根据示例1所述的TI-ADC系统，其中在第一操作模式中：所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路并将所述模拟校准信号提供到所述第二ADC电路；并且所述输出电路被配置为基于所述第一数字信号来生成所述数字输出信号。
示例11是根据示例10所述的TI-ADC系统，其中在第二操作模式中：所述开关电路被配置为将所述模拟输入信号提供到所述第二ADC电路并将所述模拟校准信号提供到所述第一ADC电路；并且所述输出电路被配置为基于所述第二数字信号来生成所述数字输出信号。
示例12是根据示例1所述的TI-ADC系统，其中在第一操作模式中：所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路并将所述模拟校准信号提供到所述第二ADC电路；并且所述输出电路被配置为基于所述第一数字信号来生成所述数字输出信号。
示例13是根据示例12所述的TI-ADC系统，其中在第二操作模式中：所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路和所述第二ADC电路；并且所述输出电路被配置为基于所述第一数字信号来生成所述数字输出信号。
示例14是根据示例13所述的TI-ADC系统，其中所述开关电路被配置为在所述第二操作模式中将所述模拟校准信号提供到接地。
示例15是根据示例7至14中任一项所述的TI-ADC系统，其中所述输出电路被配置为以所述TI-ADC系统的最大采样率的约一半生成所述数字输出信号。
示例16是根据示例7至15中任一项所述的TI-ADC系统，其中所述模拟输入信号的频率小于或等于所述TI-ADC系统的最大采样率的四分之一。
示例17是根据示例2至16中任一项所述的TI-ADC系统，其中所述模拟校准信号是从表示用于校准的一个或多个数字数据序列的数字校准信号导出的。
示例18是根据示例1至17中任一项所述的TI-ADC系统，还包括:第一缓冲电路，所述第一缓冲电路耦接在所述开关电路和所述第一ADC电路之间；以及第二缓冲电路，所述第二缓冲电路耦接在所述开关电路和所述第二ADC电路之间。
示例19是根据示例1至18中任一项所述的TI-ADC系统，还包括输入节点，所述输入节点被配置为接收所述模拟输入信号。
示例20是根据示例19所述的TI-ADC系统，其中所述开关电路包括：第一开关，所述第一开关被配置为选择性地将所述输入节点耦接到所述第一ADC电路或接地；以及第二开关，所述第二开关被配置为选择性地将所述输入节点耦接到所述第二ADC电路或接地。
示例21是根据示例20所述的TI-ADC系统，还包括：第一电阻元件，所述第一电阻元件耦接在所述输入节点和所述第一开关之间；以及第二电阻元件，所述第二电阻元件耦接在所述输入节点和所述第二开关之间。
示例22是根据示例1至21中任一项所述的TI-ADC系统，还包括信号节点，所述信号节点被配置为接收所述模拟校准信号。
示例23是根据示例22所述的TI-ADC系统，其中所述开关电路包括：第三开关，所述第三开关被配置为选择性地将所述信号节点耦接到所述第一ADC电路或接地；以及第四开关，所述第四开关被配置为选择性地将所述信号节点耦接到所述第二ADC电路或接地。
示例24是根据示例23所述的TI-ADC系统，还包括：第三电阻元件，所述第三电阻元件耦接在所述信号节点和所述第三开关之间；以及第四电阻元件，所述第四电阻元件耦接在所述信号节点和所述第四开关之间。
示例25是根据示例1至24中任一项所述的TI-ADC系统，还包括信号生成电路，所述信号生成电路被配置为生成所述模拟校准信号。
示例26是根据示例25所述的TI-ADC系统，其中所述信号生成电路包括：数字校准电路，所述数字校准电路被配置为生成表示用于校准的一个或多个数字数据序列的数字校准信号；以及模拟信号生成电路，所述模拟信号生成电路被配置为基于用于校准的所述一个或多个数字数据序列来生成所述模拟校准信号。
示例27是根据示例1至26中任一项所述的TI-ADC系统，还包括参数确定电路，所述参数确定电路被配置为选择性地确定以下中的至少一者：用于校正所述第一数字信号的所述输出电路的第一校正参数，以及用于校正所述第二数字信号的所述输出电路的第二校正参数。
示例28是根据示例1至27中任一项所述的TI-ADC系统，还包括时间交织的第三ADC电路和第四ADC电路，其中所述开关电路还被配置为选择性地将所述模拟输入信号提供到所述第一至第四ADC电路中的至少一者或接地，并且选择性地将所述模拟校准信号提供到所述第一至第四ADC电路中的至少一者或接地。
示例29是一种接收机，包括：根据实施例1至28中任一项所述的TI-ADC系统；以及模拟电路，所述模拟电路被配置为从天线元件接收RF接收信号，并基于所述RF接收信号将用于数字化的所述模拟输入信号提供到所述TI-ADC系统。
示例30是根据示例29所述的接收机，其中用于数字化的所述模拟输入信号的频率至少为100MHz。
示例31是一种基站，包括：根据示例29或示例30所述的接收机；以及发射机，所述发射机被配置为生成RF发射信号。
示例32是根据示例31所述的基站，还包括至少一个天线元件，所述至少一个天线元件耦接到所述接收机和所述发射机中的至少一者。
示例33是一种移动设备，包括：根据示例29或示例30所述的接收机；以及发射机，所述发射机被配置为生成RF发射信号。
示例34是根据示例33所述的移动设备，还包括至少一个天线元件，所述至少一个天线元件耦接到所述接收机和所述发射机中的至少一者。
示例35是一种时间交织模数转换器ADC系统，包括：时间交织的第一ADC装置和第二ADC装置；用于选择性地将用于数字化的模拟输入信号提供到所述第一ADC装置、所述第二ADC装置或接地中的至少一者的装置；以及用于选择性地将模拟校准信号提供到所述第一ADC装置、所述第二ADC装置或接地中的至少一者的装置；以及用于基于由所述第一ADC装置输出的第一数字信号和由所述第二ADC电路装置的第二数字信号中的至少一者来选择性地生成数字输出信号的装置。
示例36是根据示例35所述的TI-ADC系统，其中在第一操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为将所述模拟输入信号提供到所述第一ADC装置和所述第二ADC装置；意见用于选择性地生成的装置被配置为基于所述第一数字信号和所述第二数字信号生成所述数字输出信号。
示例37是根据示例36所述的TI-ADC系统，其中用于选择性地提供所述模拟校准信号的所述装置被配置为在第二操作模式中将所述模拟校准信号提供到所述第一ADC装置和所述第二ADC装置。
示例38是根据示例35所述的TI-ADC系统，其中在第一操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为向所述时间交织第一ADC装置和第二ADC装置中的所述第一ADC装置专有地提供所述模拟输入信号；并且用于选择性地生成的所述装置被配置为仅基于所述第一数字信号来生成所述数字输出信号。
示例39是根据示例38所述的TI-ADC系统，其中用于选择性地提供所述模拟校准信号的所述装置被配置为在第二操作模式中向所述时间交织第一ADC装置和第二ADC装置中的所述第一ADC装置专有地提供所述模拟校准信号。
示例40是根据示例35所述的TI-ADC系统，其中在第一操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为将所述模拟输入信号提供到所述第一ADC装置；用于选择性地提供所述模拟校准信号的所述装置被配置为将所述模拟校准信号提供到所述第二ADC装置；并且用于选择性地生成的所述装置被配置为基于所述第一数字信号来生成所述数字输出信号。
示例41是根据示例40所述的TI-ADC系统，其中在第二操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为将所述模拟输入信号提供到所述第二ADC装置；用于选择性地提供所述模拟校准信号的所述装置被配置为将所述模拟校准信号提供到所述第一ADC装置；并且用于选择性地生成的所述装置被配置为基于所述第二数字信号来生成所述数字输出信号。
示例42是根据示例35所述的TI-ADC系统，其中在第一操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为将所述模拟输入信号提供到所述第一ADC装置；用于选择性地提供所述模拟校准信号的所述装置被配置为将所述模拟校准信号提供到所述第二ADC装置；并且用于选择性地生成的所述装置被配置为基于所述第一数字信号来生成所述数字输出信号。
示例43是根据示例42所述的TI-ADC系统，其中在第二操作模式中：用于选择性地提供所述模拟输入信号的所述装置被配置为将所述模拟输入信号提供到所述第一ADC装置和所述第二ADC装置；并且用于选择性地生成的所述装置被配置为基于所述第一数字信号来生成所述数字输出信号。
示例44是根据示例35至43中任一项所述的TI-ADC系统，还包括用于选择性地确定以下中的至少一者的装置：用于选择性地生成用于校正所述第一数字信号的所述数字输出信号的所述装置的第一校正参数，以及用于选择性地生成用于校正所述第二数字信号的所述数字输出信号的所述装置的第二校正参数。
所提及和描述的方面和特征以及一个或多个先前详细的示例和附图也可与一个或多个其他示例组合，以替换另一示例的相似特征或向另一个示例附加地引入特征。
当计算机程序在计算机或处理器上执行时，示例可进一步是或涉及具有用于执行上述方法中的一个或多个方法的程序代码的计算机程序。各种上述方法的步骤、操作或过程可由编程计算机或处理器执行。示例还可覆盖程序存储设备，诸如数字数据存储介质，其是机器、处理器或计算机可读的，并且对指令的机器可执行程序、处理器可执行程序或计算机可执行程序进行编码。指令执行或促使执行上述方法的一些或全部动作。程序存储设备可包括或可是例如数字存储器、磁存储介质(诸如磁盘和磁带)、硬盘驱动器或光学可读数字数据存储介质。另外示例还可涵盖被编程为执行上述方法或编程的计算机、处理器或控制单元，或被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅示出了本公开的原理。另外，本文中列举的所有示例原则上明确地仅旨在用于说明目的，以帮助读者理解本公开的原理以及发明人为进一步发展本领域所做出的构思。本文中引用本公开的原理、方面和示例的所有陈述及其具体示例旨在涵盖其等同形式。
被表示为“用于执行特定功能的装置”的功能块可指被配置为执行特定功能的电路。因此，“用于…的装置”可被实现为“被配置为或适合于…的装置”，诸如被配置为或适合于相应任务的设备或电路。
附图所示的各种元件的功能(包括标记为“装置”、“用于提供信号的装置”、“用于生成信号的装置”等的任何功能块)可能以专用硬件的形式实现，诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，以及能够与适当软件相关联地执行软件的硬件。当由处理器提供时，功能可由单个专用处理器、单个共享处理器或多个单独处理器提供，其中一些或全部可共享。然而，术语“处理器”或“控制器”迄今为止不限于专门能够执行软件的硬件，还可包括DSP硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储装置。也可包括其他常规和/或定制的硬件。
框图例如可示出实现本公开原理的高级电路图。类似地，流程图表、流程图、状态转移图、伪代码等可表示各种过程、操作或步骤，其例如可基本上在计算机可读介质中表示并且因此由计算机或处理器执行，无论是否明确示出此类计算机或处理器。说明书或权利要求书中公开的方法可由具有用于执行这些方法的每个相应动作的装置的设备来实现。
应当理解，说明书或权利要求书中公开的多个动作、过程、操作、步骤或功能的公开内容可能不被解释为在特定顺序内，除非出于技术原因而明确地或隐含地指出。因此，多个动作或功能的公开内容将不会将它们限制为特定顺序，除非出于技术原因这些动作或功能不可互换。另外，在一些示例中，单个动作、功能、过程、操作或步骤可分别包括或可分成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则此类子行为可包括在内并且是该单个行为的公开内容的一部分。另外，以下权利要求据此被结合到具体实施方案中，其中每个权利要求可独立地作为单独示例。尽管每个权利要求可自身作为单独示例，但应注意的是尽管从属权利要求可在权利要求中指代与一个或多个其他权利要求的特定组合，但其他示例也可包括从属权利与每个其他从属权利要求或独立权利要求的主题的组合。除非指出不旨在特定组合，否则本文明确提出了此类组合。另外，旨在将权利要求的特征也包括到任何其他独立权利要求中，即使该权利要求没有直接从属于该独立权利要求。

Claims (25)

1.一种时间交织模数转换器ADC系统，包括：
时间交织的第一ADC电路和第二ADC电路；
开关电路，所述开关电路被配置为：
选择性地将用于数字化的模拟输入信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者；以及
选择性地将模拟校准信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者；以及
输出电路，被配置为：基于由所述第一ADC电路输出的第一数字信号和由所述第二ADC电路输出的第二数字信号中的至少一者来选择性地生成数字输出信号。
2.根据权利要求1所述的时间交织ADC系统，其中在第一操作模式中：
所述开关电路被配置为：将所述模拟输入信号提供到所述第一ADC电路和所述第二ADC电路；并且
所述输出电路被配置为：基于所述第一数字信号和所述第二数字信号生成所述数字输出信号。
3.根据权利要求2所述的时间交织ADC系统，其中所述开关电路被配置为：在第二操作模式中将所述模拟校准信号提供到所述第一ADC电路和所述第二ADC电路。
4.根据权利要求3所述的时间交织ADC系统，其中所述开关电路被配置为：在所述第一操作模式中将所述模拟校准信号提供到接地，并且其中所述开关电路被配置为：在所述第二操作模式中将所述模拟输入信号提供到接地。
5.根据权利要求2所述的时间交织ADC系统，其中所述输出电路被配置为以所述时间交织ADC系统的最大采样率生成所述数字输出信号。
6.根据权利要求2所述的时间交织ADC系统，其中所述模拟输入信号的频率小于或等于所述时间交织ADC系统的最大采样率的一半。
7.根据权利要求1所述的时间交织ADC系统，其中在第一操作模式中：
所述开关电路被配置为：向所述时间交织的第一ADC电路和第二ADC电路中的所述第一ADC电路专有地提供所述模拟输入信号；并且
所述输出电路被配置为：仅基于所述第一数字信号来生成所述数字输出信号。
8.根据权利要求7所述的时间交织ADC系统，其中所述开关电路被配置为：在第二操作模式中向所述时间交织的第一ADC电路和第二ADC电路中的所述第一ADC电路专有地提供所述模拟校准信号。
9.根据权利要求7所述的时间交织ADC系统，其中所述开关电路被配置为在所述第一操作模式中将所述模拟校准信号提供到接地，并且其中所述开关电路被配置为在所述第二操作模式中将所述模拟输入信号提供到接地。
10.根据权利要求1所述的时间交织ADC系统，其中在第一操作模式中：
所述开关电路被配置为：将所述模拟输入信号提供到所述第一ADC电路并将所述模拟校准信号提供到所述第二ADC电路；并且
所述输出电路被配置为：基于所述第一数字信号来生成所述数字输出信号。
11.根据权利要求10所述的时间交织ADC系统，其中在第二操作模式中：
所述开关电路被配置为：将所述模拟输入信号提供到所述第二ADC电路并将所述模拟校准信号提供到所述第一ADC电路；并且
所述输出电路被配置为：基于所述第二数字信号来生成所述数字输出信号。
12.根据权利要求1所述的时间交织ADC系统，其中在第一操作模式中：
所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路并将所述模拟校准信号提供到所述第二ADC电路；并且
所述输出电路被配置为：基于所述第一数字信号来生成所述数字输出信号。
13.根据权利要求12所述的时间交织ADC系统，其中在第二操作模式中：
所述开关电路被配置为将所述模拟输入信号提供到所述第一ADC电路和所述第二ADC电路；并且
所述输出电路被配置为：基于所述第一数字信号来生成所述数字输出信号。
14.根据权利要求13所述的时间交织ADC系统，其中所述开关电路被配置为在所述第二操作模式中将所述模拟校准信号提供到接地。
15.根据权利要求7所述的时间交织ADC系统，其中所述输出电路被配置为：以所述时间交织ADC系统的最大采样率的约一半生成所述数字输出信号。
16.根据权利要求7所述的时间交织ADC系统，其中所述模拟输入信号的频率小于或等于所述时间交织ADC系统的最大采样率的四分之一。
17.根据权利要求1所述的时间交织ADC系统，还包括参数确定电路，被配置为：选择性地确定以下中的至少一者：用于校正所述第一数字信号的所述输出电路的第一校正参数，以及用于校正所述第二数字信号的所述输出电路的第二校正参数。
18.根据权利要求1所述的时间交织ADC系统，还包括输入节点，被配置为接收所述模拟输入信号。
19.根据权利要求18所述的时间交织ADC系统，其中所述开关电路包括：
第一开关，被配置为：选择性地将所述输入节点耦接到所述第一ADC电路或接地；以及
第二开关，被配置为：选择性地将所述输入节点耦接到所述第二ADC电路或接地。
20.根据权利要求19所述的时间交织ADC系统，还包括：
第一电阻元件，所述第一电阻元件耦接在所述输入节点和所述第一开关之间；以及
第二电阻元件，所述第二电阻元件耦接在所述输入节点和所述第二开关之间。
21.根据权利要求1所述的时间交织ADC系统，还包括信号节点，被配置为接收所述模拟校准信号。
22.根据权利要求21所述的时间交织ADC系统，其中所述开关电路包括：
第三开关，被配置为：选择性地将所述信号节点耦接到所述第一ADC电路或接地；以及
第四开关，被配置为：选择性地将所述信号节点耦接到所述第二ADC电路或接地。
23.根据权利要求22所述的时间交织ADC系统，还包括：
第三电阻元件，所述第三电阻元件耦接在所述信号节点和所述第三开关之间；以及
第四电阻元件，所述第四电阻元件耦接在所述信号节点和所述第四开关之间。
24.一种接收机，包括：
根据权利要求1所述的时间交织ADC系统；以及
模拟电路，所述模拟电路被配置为：从天线元件接收射频接收信号，并且基于所述射频接收信号将用于数字化的所述模拟输入信号提供到所述时间交织ADC系统。
25.一种基站，包括：
根据权利要求24所述的接收机；以及
发射机，所述发射机被配置为生成射频发射信号。
CN201980042352.4A 2019-01-30 2019-03-29 时间交织模数转换器系统 Pending CN112313879A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962798505P 2019-01-30 2019-01-30
US62/798,505 2019-01-30
PCT/US2019/024789 WO2020159559A1 (en) 2019-01-30 2019-03-29 Time-interleaved analog-to-digital converter system

Publications (1)

Publication Number Publication Date
CN112313879A true CN112313879A (zh) 2021-02-02

Family

ID=71840012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980042352.4A Pending CN112313879A (zh) 2019-01-30 2019-03-29 时间交织模数转换器系统

Country Status (4)

Country Link
US (1) US11271578B2 (zh)
CN (1) CN112313879A (zh)
DE (1) DE112019006765T5 (zh)
WO (1) WO2020159559A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2592447B (en) * 2020-02-28 2022-05-04 Cirrus Logic Int Semiconductor Ltd ADC circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916050B1 (en) * 2009-10-15 2011-03-29 Texas Instruments Incorporated Time-interleaved-dual channel ADC with mismatch compensation
US8558725B2 (en) * 2010-10-27 2013-10-15 Intersil Americas Inc. Robust gain and phase calibration method for a time-interleaved analog-to-digital converter
US8928507B2 (en) * 2012-07-06 2015-01-06 Maxlinear, Inc. Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation
TWI605688B (zh) * 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
WO2015120315A1 (en) * 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
US9264059B2 (en) * 2014-05-08 2016-02-16 SiTune Corporation Calibration of time-interleaved analog-to-digital converter

Also Published As

Publication number Publication date
US20210367607A1 (en) 2021-11-25
DE112019006765T5 (de) 2021-10-28
US11271578B2 (en) 2022-03-08
WO2020159559A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US10601434B1 (en) Apparatus for calibrating a time-interleaved analog-to-digital converter
EP3917011A1 (en) Apparatus and method for analog-to-digital conversion
WO2017114139A1 (zh) 偏置电压可调的通信装置和通信方法
US10868556B2 (en) Apparatus for calibrating a time-interleaved analog-to-digital converter
US20220416800A1 (en) Apparatus for analog-to-digital conversion, systems for analog-to-digital conversion and method for analog-to-digital conversion
US11177820B2 (en) n-Bit successive approximation register analog-to-digital converter and method for calibrating the same, receiver, base station and mobile device
CN112313879A (zh) 时间交织模数转换器系统
US11962320B2 (en) Semiconductor chip providing on-chip self-testing of an ana-log-to-digital converter implemented in the semiconductor chip
US20240187012A1 (en) Analog-to-digital converter system, receiver, base station, mobile device and method for analog-to-digital conversion
US12034452B2 (en) Digital-to-analog converter, transmitter, base station, mobile device and method for a digital-to-analog converter
US10958280B2 (en) Apparatus for calibrating an analog-to-digital converter
US20220345143A1 (en) Apparatus for correcting a mismatch, digital-to-analog converter system, transmitter, base station, mobile device and method for correcting a mismatch
US20240213993A1 (en) Apparatus for analog-to-digital conversion, receiver, base station, mobile device and method for analog-to-digital conversion
US12063050B2 (en) Analog-to-digital converter and method for calibrating the same, method for calibrating a pipelined analog-to-digital converter, receiver, base station and mobile device
US12028090B2 (en) Digital-to-analog converter, digital-to-analog conversion system, electronic system, base station and mobile device
US20240214248A1 (en) Apparatus for controlling an equalizer, signal processing system, receiver, base station, mobile device, method for controlling an equalizer
US11528182B2 (en) Analog-to-digital converter system, transceiver, base station and mobile device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination