CN112311667B

CN112311667B - 一种报文传输方法、装置、设备及存储介质

Info

Publication number: CN112311667B
Application number: CN202011264094.5A
Authority: CN
Inventors: 刘同强; 王朝辉; 周玉龙
Original assignee: Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Current assignee: Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date: 2020-11-12
Filing date: 2020-11-12
Publication date: 2022-07-08
Anticipated expiration: 2040-11-12
Also published as: CN112311667A

Abstract

本发明公开了一种报文传输方法，包括：接收源CPU节点发送的路径获取请求；该源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点；利用CPU节点间的路径延迟及单源最短路算法，确定最优路径，源CPU节点利用最优路径将报文发送至目的CPU节点。可见，本申请在确定最优路径时，是通过CPU节点间的路径延迟及单源最短路算法确定的，从而可以查找报文传输的最优路径；并且，本方案中的某个节点在传输中断后，可通过再次获取最优路径的方式继续传输报文，避免节点端口出现拥堵时，出现报文传输停滞现象，提高了系统容错能力；本发明还公开了一种报文传输装置、设备及存储介质，同样能实现上述技术效果。

Description

一种报文传输方法、装置、设备及存储介质

技术领域

本发明涉及报文传输技术领域，更具体地说，涉及一种报文传输方法、装置、设备及存储介质。

背景技术

计算机拓扑结构一般指点和线的几何排列或组成的几何图形。计算机网络的拓扑结构是指一个网络的通信链路和结点的几何排列图形。链路是网络中相邻两个结点之间的物理通路，结点指计算机和有关的网络设备，甚至指一个网络。最常见拓扑结构为二维Mesh结构。在给定拓扑结构下，选择一个好的路由算法，对于网络的阐述效率至关重要。

目前常用的Mesh路由算法为维序路由算法，该算法需要按照固定次序传输报文，容错能力较差，当某个节点端口出现拥堵时，会导致传输停滞。

发明内容

本发明的目的在于提供一种报文传输方法、装置、设备及存储介质，以避免节点端口出现拥堵时，出现报文传输停滞现象，提高系统容错能力。

为实现上述目的，本发明提供的一种报文传输方法，包括：

接收源CPU节点发送的路径获取请求；其中，所述源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点；

利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径；

将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点。

其中，所述接收源CPU节点发送的路径获取请求之前，还包括：

获取每个CPU节点的每个信道的使用率；

根据CPU节点间的同一信道的使用率，计算CPU节点间的每个信道的信道使用率，将每个信道的信道使用率作为路径延迟。

其中，所述获取每个CPU节点的每个信道的使用率，包括：

获取每个CPU节点实时上报的每个信道的使用率。

其中，所述获取每个CPU节点的每个信道的使用率，包括：

实时从每个CPU节点获取每个信道的使用率。

其中，计算CPU节点间的每个信道的信道使用率，包括：

确定第一CPU节点与第二CPU节点间待计算信道使用率的目标信道；

获取所述第一CPU节点在所述目标信道的第一使用率，确定所述第二CPU节点在所述目标信道的第二使用率；

根据使用率计算规则及所述第一使用率和所述第二使用率，确定第一CPU节点与第二CPU节点间的目标信道的信道使用率。

其中，所述使用率计算规则为：信道使用率＝第一使用率+第二使用率+第一使用率-第二使用率。

其中，所述利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径之前，还包括：

判断所述源CPU节点和所述目的CPU节点是否为相邻节点；

若是，则生成报文发送路径，并将所述报文发送路径发送至所述源CPU节点，所述报文发送路径用于将报文通过所述源CPU节点与所述目的CPU节点间的信道直接发送至所述目的CPU节点；

若否，则继续执行所述利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径的步骤。

为实现上述目的，本发明进一步提供一种报文传输装置，包括：

接收模块，用于接收源CPU节点发送的路径获取请求；其中，所述源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点；

路径确定模块，用于利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径；

发送模块，用于将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点。

为实现上述目的，本发明进一步提供一种电子设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现上述的报文传输方法的步骤。

为实现上述目的，本发明进一步提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述的报文传输方法的步骤。

通过以上方案可知，本发明实施例提供的一种报文传输方法，该方法包括：接收源CPU节点发送的路径获取请求；其中，所述源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点；利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径；将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点。

可见，本申请在确定最优路径时，是通过CPU节点间的路径延迟及单源最短路算法确定的，从而可以查找报文传输的最优路径；并且，本申请中的某个节点在传输中断后，可通过再次获取最优路径的方式继续传输报文，避免节点端口出现拥堵时，出现报文传输停滞现象，提高了系统容错能力；本发明还公开了一种报文传输装置、设备及存储介质，同样能实现上述技术效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例公开的二维Mesh网络示意图；

图2为本发明实施例公开的报文传输路径示意；

图3为本发明实施例公开的一种报文传输方法流程示意图；

图4为本发明实施例公开的报文传输系统示意图；

图5为本发明实施例公开的各节点间的路径延时示意图；

图6为本发明实施例公开的一种报文传输装置结构示意图；

图7为本发明实施例公开的一种电子设备结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，目前常用的Mesh路由算法为维序路由算法，参见图1，为本发明实施例公开的二维Mesh网络示意图，图1中的二维Mesh网络由16个CPU组成，不同CPU之间通过链路互相通讯。在维序路由算法中，每个报文一次只在一个维度上路由，当在这个维度上到达了恰当的位置后，才按约定次序在另外的维度上路由，报文是按照严格的单调的维度变化的顺序在链路内路由，参见图2，为本发明实施例公开的报文传输路径示意图，如图2所示，CPU33访问CPU00时，报文路由路径为CPU32、CPU31、CPU30、CPU20、CPU10、CPU00。由于通过维序路由算法传输报文时，是按照固定次序传输，因此当某个节点端口出现拥堵，会导致阻塞，当某个端口出现问题，导致传输停滞，容错能力较差。

因此，本发明实施例公开了一种报文传输方法、装置、设备及存储介质，以避免节点端口出现拥堵时，出现报文传输停滞现象，提高系统容错能力。

参见图3，本发明实施例提供的一种报文传输方法，包括：

S101、接收源CPU节点发送的路径获取请求；其中，源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点；

具体来说，本实施例所述的报文传输方法的执行主体为CONTROLLER控制器，参见图4，为本实施例提供的报文传输系统示意图，通过图4可以看出，本发明的系统结构包括两大部分：CONTROLLER和CPU节点，其中，CPU节点中的搜集程序用来搜集本节点的每个信道的使用率，CONTROLLER用于根据各CPU节点的使用率确定CPU节点间的路径延迟，并基于单源最短路算法确定最终的最优路径。其中，本申请中的源CPU节点为报文传输的初始节点，或者为报文传输中断后重新发起路径获取请求的节点，例如：初始状态下，CPU33需要向CPU00发送信息，此时CPU33为源CPU节点；但是在传输过程时，如果CPU33将报文传输至CPU23后，CPU23不能按照原最优路径发送至下一节点，则CPU23便可作为源CPU节点重新向控制器发送路径获取请求，通过该方式，可以避免出现报文传输中断的情况。

需要说明的是，在本实施例中，控制器接收源CPU节点发送的路径获取请求之前，还包括：获取每个CPU节点的每个信道的使用率；根据CPU节点间的同一信道的使用率，计算CPU节点间的每个信道的信道使用率，将每个信道的信道使用率作为路径延迟。

具体来说，本申请获取的每个CPU节点的每个信道的使用率，可以是获取每个CPU节点实时上报的每个信道的使用率，或者是实时从每个CPU节点获取每个信道的使用率，通过该方式，可以让控制器实时得到每个CPU节点的每个信道的当前最新的使用率，以便确定最准确的最优路径。

可以理解的是，每个CPU节点需要统计各个端口的状态信息，该状态信息即为每个端口的每个信道的存储资源使用率，在本实施例中，可用0～10表示每个信道的使用率，数值越大使用率越高；并且，每个CPU节点的端口通道可有多个不同的信道，若端口通道存在4个信道，则该端口通道包括信道0、信道1、信道2、信道3。

进一步，本申请计算CPU节点间的每个信道的信道使用率时，首先需要确定第一CPU节点与第二CPU节点间待计算信道使用率的目标信道，然后获取第一CPU节点在目标信道的第一使用率，确定第二CPU节点在目标信道的第二使用率；根据使用率计算规则及第一使用率和第二使用率，确定第一CPU节点与第二CPU节点间的目标信道的信道使用率。该使用率计算规则为：信道使用率＝第一使用率+第二使用率+第一使用率-第二使用率。

例如：CPU00节点与CPU01节点相连的端口通道的目标信道0的资源使用率分别为8、7，也即：第一使用率为8，第二使用率为7，则此端口通道的目标信道0的使用率为8+7+|8-7|＝16。通过该方式实时计算系统中相邻节点间的信道使用率，作为节点间的路径延迟，参见图5，为本实施例提供的各节点间的路径延时示意图；图5中的任意相邻节点间的路径延迟，即为通过上述方式实时生成，图5仅以节点间的信道0的路径延迟为例进行标记。

S102、利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径；

在本实施例中，确定CPU节点间的路径延迟后，可使用单源最短路算法计算源CPU节点与目的CPU节点间传输报文的最优路径。其中，单源最短路算法的算法思想为：设G＝(V,E)是一个带权有向图，把图中顶点集合V分成两组，第一组为已求出最短路径的顶点集合(用S表示，初始时S中只有一个源点，以后每求得一条最短路径，就将加入到集合S中，直到全部顶点都加入到S中，算法就结束了)，第二组为其余未确定最短路径的顶点集合(用U表示)，按最短路径长度的递增次序依次把第二组的顶点加入S中。在加入的过程中，总保持从源点v到S中各顶点的最短路径长度不大于从源点v到U中任何顶点的最短路径长度。此外，每个顶点对应一个距离，S中的顶点的距离就是从v到此顶点的最短路径长度，U中的顶点的距离，是从v到此顶点只包括S中的顶点为中间顶点的当前最短路径长度。

在此，本实施例以源CPU节点为CPU33、目的CPU节点为CPU00对最优路径的确定过程进行简单说明：

第一步，将源节点CPU33加入集合S，集合S为已计算CPU集合，dis为起点CPU到图中各CPU的路径长度，seq[x]为以选取CPU为起点的路径序列。

S＝{CPU33}；

dis[]＝{0,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33}；

seq[1]＝{CPU33}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第二步，找出与集合相邻且距离起点路径延迟最小的CPU23，把它加入集合，并确定它的最短路0+10＝10，存入数组：

S＝{CPU33，CPU23}；；

dis[]＝{0,∞,∞,∞,10,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23}；

seq[1]＝{CPU33}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第三步，找出与集合相邻且距离起点路径延迟最小的CPU22，把它加入集合，并确定它的最短路10+9＝19，存入数组：

S＝{CPU33，CPU23，CPU22}；

dis[]＝{0,∞,∞,∞,10,19,∞,∞,∞,∞,∞,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23,CPU22}；

seq[1]＝{CPU33}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第四步，找出与集合相邻且距离起点路径延迟最小的CPU21，把它加入集合，并确定它的最短路19+4＝23，存入数组：

S＝{CPU33，CPU23，CPU22，CPU21}；

dis[]＝{0,∞,∞,∞,10,19,23,∞,∞,∞,∞,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23,CPU22,CPU21}；

seq[1]＝{CPU33}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第五步，找出与集合相邻且距离起点路径延迟最小的CPU11，把它加入集合，并确定它的最短路23+2＝25，存入数组：

S＝{CPU33，CPU23，CPU22，CPU21，CPU11}；

dis[]＝{0,∞,∞,∞,10,19,23,∞,∞,∞,25,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23,CPU22,CPU21,CPU11}；

seq[1]＝{CPU33}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第六步，找出与集合相邻且距离起点路径延迟最小的CPU20，把它加入集合，并确定它的最短路23+4＝27，存入数组：

S＝{CPU33，CPU23，CPU22，CPU21，CPU20，CPU11}；

dis[]＝{0,∞,∞,∞,10,19,23,27,∞,∞,25,∞,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23,CPU22,CPU21,CPU11}；

seq[1]＝{CPU33,CPU23,CPU22,CPU21,CPU20}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第七步，找出与集合相邻且距离起点路径延迟最小的CPU10，把它加入集合，并确定它的最短路25+5＝30，存入数组：

S＝{CPU33，CPU23，CPU22，CPU21，CPU20，CPU11，CPU10}；

dis[]＝{0,∞,∞,∞,10,19,23,27,∞,∞,25,30,∞,∞,∞,∞}；

seq[0]＝{CPU33,CPU23,CPU22,CPU21,CPU11,CPU10}；

seq[1]＝{CPU33,CPU23,CPU22,CPU21,CPU20}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

第八步，找出与集合相邻且距离起点路径延迟最小的CPU00，把它加入集合，并确定它的最短路30+5＝35，存入数组：

S＝{CPU33，CPU23，CPU22，CPU21，CPU20，CPU11，CPU10，CPU00}；

dis[]＝{0,∞,∞,∞,10,19,23,27,∞,∞,25,30,∞,∞,∞,35}；

seq[0]＝{CPU33,CPU23,CPU22,CPU21,CPU11,CPU10,CPU00}；

seq[1]＝{CPU33,CPU23,CPU22,CPU21,CPU20}；

seq[2]＝{CPU33}；

seq[3]＝{CPU33}。

至此，路由算法找到最优路径为：CPU33->CPU23->CPU22->CPU21->CPU11->CPU10->CPU00。

需要说明的是，CONTROLLER实时监测每个CPU通道信道使用状况时，如果某一通道出现传输断路停滞现象，则直接将停滞通道标记为无穷大，由此导致的中断传输的报文，可以由报文当前所在CPU重新发起路径优化，根据新的路径传输到目的CPU，在重新进行路径优化时，由于出现传输中断的通道会被置为无穷大，因此在重新路径优化时便不会考虑。

S103、将最优路径发送至源CPU节点，以使源CPU节点利用最优路径将报文发送至目的CPU节点。

在本实施例中，获得最优路径后，控制器需要将该最优路径发送至源CPU节点，源CPU节点接收到该最优路径，便根据该最优路径将报文发送至目的CPU节点。例如：上述确定最优路径为：CPU33->CPU23->CPU22->CPU21->CPU11->CPU10->CPU00后，源CPU节点CPU33需要将报文发送至CPU23，再依次通过CPU22、CPU21、CPU11、CPU10将报文传输至目的CPU节点CPU00。并且，本申请可将该最优路径添加至报文中，每个CPU节点接收到该报文后，便可根据报文中的最优路径将报文发送至下一个CPU节点，一直传输至目的CPU节点。

需要说明的是，在本实施例接收到源CPU节点发送的路径获取请求后，还可以判断源CPU节点和目的CPU节点是否为相邻节点；若是，则生成报文发送路径，并将报文发送路径发送至源CPU节点，报文发送路径用于将报文通过源CPU节点与目的CPU节点间的信道直接发送至目的CPU节点；若否，则继续执行利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径的步骤。

也就是说，如果源CPU节点和目的CPU节点是直接相邻的，且具有传输报文的信报，则源CPU节点可以直接将报文发送至目的CPU节点，该报文发送路径为：源CPU节点->目的CPU节点。如：源CPU节点为CPU33，目的CPU节点为CPU32，这两个节点的CPU编号在二维度上紧邻，且两者之间具有传输报文的信道，因此CPU33可直接通过相邻通道发送报文至CPU32。

综上可见，本申请在确定最优路径时，是通过CPU节点间的路径延迟及单源最短路算法确定的，从而可以查找报文传输的最优路径；并且，本申请中的某个节点在传输中断后，可通过再次获取最优路径的方式继续传输报文，避免节点端口出现拥堵时导致阻塞，避免某个端口出现问题时出现报文传输停滞现象，从而系统容错能力。

下面对本发明实施例提供的报文传输装置进行介绍，下文描述的报文传输装置与上文描述的报文传输方法可以相互参照。

参见图6，本发明实施例提供的一种报文传输装置，包括：

接收模块100，用于接收源CPU节点发送的路径获取请求；其中，所述源CPU节点为报文传输的初始节点，或者为报文传输中断后，重新发起路径获取请求的节点；

路径确定模块200，用于利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径；

发送模块300，用于将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点。

其中，该装置还包括：

获取模块，用于获取每个CPU节点的每个信道的使用率；

计算模块，用于根据CPU节点间的同一信道的使用率，计算CPU节点间的每个信道的信道使用率，将每个信道的信道使用率作为路径延迟。

其中，所述获取模块具体用于：获取每个CPU节点实时上报的每个信道的使用率；或者，实时从每个CPU节点获取每个信道的使用率。

其中，所述计算模块包括：

目标信道确定单元，用于确定第一CPU节点与第二CPU节点间待计算信道使用率的目标信道；

使用率确定单元，用于获取所述第一CPU节点在所述目标信道的第一使用率，确定所述第二CPU节点在所述目标信道的第二使用率；

信道使用率确定单元，用于根据使用率计算规则及第一使用率和第二使用率，确定第一CPU节点与第二CPU节点间的目标信道的信道使用率。

其中，该装置还包括：

判断模块，用于判断所述源CPU节点和所述目的CPU节点是否为相邻节点；若是，则触发所述路径确定模块生成报文发送路径，触发所述发送模块将报文发送路径发送至所述源CPU节点，报文发送路径用于将报文通过所述源CPU节点与所述目的CPU节点间的信道直接发送至所述目的CPU节点；

若否，则触发所述路径确定模块利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径，并触发所述发送模块将最优路径发送至所述源CPU节点。

参见图7，本发明实施例提供的一种电子设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现上述方法实施例所述的报文传输方法的步骤。

在本实施例中，设备可以是PC(Personal Computer，个人电脑)，也可以是智能手机、平板电脑、掌上电脑、便携计算机等终端设备。

该设备可以包括存储器11、处理器12和总线13。

其中，存储器11至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁性存储器、磁盘、光盘等。存储器11在一些实施例中可以是设备的内部存储单元，例如该设备的硬盘。存储器11在另一些实施例中也可以是设备的外部存储设备，例如设备上配备的插接式硬盘，智能存储卡(SmartMedia Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器11还可以既包括设备的内部存储单元也包括外部存储设备。存储器11不仅可以用于存储安装于设备的应用软件及各类数据，例如执行报文传输方法的程序代码等，还可以用于暂时地存储已经输出或者将要输出的数据。

处理器12在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器11中存储的程序代码或处理数据，例如执行报文传输方法的程序代码等。

该总线13可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

进一步地，设备还可以包括网络接口14，网络接口14可选的可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该设备与其他电子设备之间建立通信连接。

可选地，该设备还可以包括用户接口15，用户接口15可以包括显示器(Display)、输入单元比如键盘(Keyboard)，可选的用户接口15还可以包括标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在设备中处理的信息以及用于显示可视化的用户界面。

图7仅示出了具有组件11-15的设备，本领域技术人员可以理解的是，图7示出的结构并不构成对设备的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。

本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述方法实施例所述的报文传输方法的步骤。

其中，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种报文传输方法，其特征在于，包括：

将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点；

获取每个CPU节点的每个信道的使用率；

根据CPU节点间的同一信道的使用率，计算CPU节点间的每个信道的信道使用率，将每个信道的信道使用率作为路径延迟；

其中，计算CPU节点间的每个信道的信道使用率，包括：

根据使用率计算规则及所述第一使用率和所述第二使用率，确定第一CPU节点与第二CPU节点间的目标信道的信道使用率；

其中，所述使用率计算规则为：信道使用率＝第一使用率+第二使用率+|第一使用率-第二使用率|。

2.根据权利要求1所述的报文传输方法，其特征在于，所述获取每个CPU节点的每个信道的使用率，包括：

获取每个CPU节点实时上报的每个信道的使用率。

3.根据权利要求1所述的报文传输方法，其特征在于，所述获取每个CPU节点的每个信道的使用率，包括：

实时从每个CPU节点获取每个信道的使用率。

4.根据权利要求1-3中任意一项所述的报文传输方法，其特征在于，所述利用CPU节点间的路径延迟及单源最短路算法，确定源CPU节点与目的CPU节点间传输报文的最优路径之前，还包括：

判断所述源CPU节点和所述目的CPU节点是否为相邻节点；

5.一种报文传输装置，其特征在于，包括：

发送模块，用于将所述最优路径发送至所述源CPU节点，以使所述源CPU节点利用所述最优路径将报文发送至所述目的CPU节点；

其中，该装置还包括：

获取模块，用于获取每个CPU节点的每个信道的使用率；

计算模块，用于根据CPU节点间的同一信道的使用率，计算CPU节点间的每个信道的信道使用率，将每个信道的信道使用率作为路径延迟；

其中，所述计算模块包括：

信道使用率确定单元，用于根据使用率计算规则及第一使用率和第二使用率，确定第一CPU节点与第二CPU节点间的目标信道的信道使用率；

6.一种电子设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述的报文传输方法的步骤。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的报文传输方法的步骤。