CN112310003A - 具有天线和emi隔离屏蔽件的半导体封装和相关联方法 - Google Patents

具有天线和emi隔离屏蔽件的半导体封装和相关联方法 Download PDF

Info

Publication number
CN112310003A
CN112310003A CN202010645368.9A CN202010645368A CN112310003A CN 112310003 A CN112310003 A CN 112310003A CN 202010645368 A CN202010645368 A CN 202010645368A CN 112310003 A CN112310003 A CN 112310003A
Authority
CN
China
Prior art keywords
semiconductor die
emi shield
package substrate
semiconductor
antenna structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010645368.9A
Other languages
English (en)
Inventor
O·R·费伊
D·S·林
R·K·理查兹
A·U·利马耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112310003A publication Critical patent/CN112310003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请案涉及具有天线和EMI隔离屏蔽件的半导体封装和相关联方法。本文中描述具有天线和电磁干扰EMI屏蔽件的半导体装置以及相关联系统和方法。在一个实施例中，半导体装置包含耦合到封装衬底的半导体裸片。天线结构安置于所述半导体裸片上方和/或相邻处。电磁干扰EMI屏蔽件安置于所述半导体裸片与所述天线结构之间以至少屏蔽所述半导体裸片免受所述天线结构产生的电磁辐射影响和/或屏蔽所述天线结构免受所述半导体裸片产生的干扰影响。第一介电材料和/或热界面材料可定位于所述半导体裸片与所述EMI屏蔽件之间，且第二介电材料可定位于所述EMI屏蔽件与所述天线结构之间。在一些实施例中，所述半导体装置包含处于所述天线、所述EMI屏蔽件和/或所述第二介电材料的至少一部分上方的封装模塑料。

Description

具有天线和EMI隔离屏蔽件的半导体封装和相关联方法
技术领域
本公开大体上涉及半导体装置。特定来说，本发明技术涉及包含具有天线和电磁干扰(EMI)屏蔽的半导体封装的半导体装置，以及相关联系统和方法。
背景技术
半导体装置大体上具有裸片(即，芯片)，其包含具有高密度的极小组件的集成电路。在形成裸片之后，所述裸片“经封装”并且通常并入到包含各种通信系统的多种系统中。随着这些系统的通信传送速度增加(例如，随着实施第五代(5G)或稍后的无线技术通信速度)，半导体装置的小组件、裸片和/或集成电路变得易受电磁干扰(EMI)影响。
发明内容
在一个方面中，本申请案提供一种半导体装置，其包括：封装衬底，其具有接地平面；半导体裸片，其耦合到所述封装衬底的第一表面；天线结构，其被配置成用于无线通信；和电磁干扰(EMI)屏蔽件，其环绕所述半导体裸片的至少一部分并且处于所述半导体裸片和所述天线结构之间，其中所述EMI屏蔽件电耦合到所述接地平面，且其中所述EMI屏蔽件被配置成至少屏蔽所述半导体裸片免受电磁干扰。
在另一个方面中，本申请案另外提供一种制造半导体装置的方法，所述方法包括：形成封装衬底，所述封装衬底包含接地平面；将半导体裸片安置于所述封装衬底的第一表面上方；将电磁干扰(EMI)屏蔽件安置于所述半导体裸片上方和/或相邻处，其中安置所述EMI屏蔽件包含形成所述EMI屏蔽件和所述接地平面之间的电连接；和将天线结构安置于所述半导体裸片上方和/或相邻处。
附图说明
参考下图可以更好地理解本公开的许多方面。图中的组件不一定按比例绘制。而是将重点放在清楚地展示本公开的原理。图式不应被视为将本公开限制于所描绘的特定实施例，而是仅用于解释和理解。
图1是根据本发明技术的各种实施例被配置的半导体装置的横截面视图。
图2是根据本发明技术的各种实施例被配置的另一半导体装置的横截面视图。
图3A-3C是说明根据本发明技术的各种实施例的各个制造阶段处的半导体装置的横截面视图。
图4是包含根据本发明技术的各种实施例被配置的半导体装置的系统的示意性视图。
具体实施方式
下文描述包含具有天线和电磁干扰(EMI)屏蔽的半导体封装的半导体装置以及相关联系统和方法的数个实施例的具体细节。在一个实施例中，半导体装置包含耦合到封装衬底的半导体裸片。天线结构在半导体裸片上方和/或相邻。电磁干扰(EMI)屏蔽件处于半导体裸片和天线结构之间以至少遮蔽半导体裸片免受天线结构产生的电磁辐射影响和/或至少遮蔽天线结构免受半导体裸片产生的干扰影响。第一介电材料和/或热界面材料可处于半导体裸片和EMI屏蔽件之间，且第二介电材料可处于EMI屏蔽件和天线结构之间。在一些实施例中，半导体装置在天线、EMI屏蔽件和/或第二介电材料的至少一部分上方包含封装模塑料。
本文中参考图1-4描述本发明技术的若干实施例的特定细节。虽然参照具有天线和EMI屏蔽的半导体装置、系统和方法描述多个实施例，但除本文中所描述的那些应用和其它实施例以外的其它应用和其它实施例也在本发明技术的范围内。此外，本发明技术的实施例可具有与本文所展示或所描述的配置、组件和/或程序不同的配置、组件和/或程序。此外，本领域的普通技术人员将了解本发明技术的实施例可具有除了本文所展示或所描述的配置、组件和/或程序之外的配置、组件和/或程序，以及这些和其它实施例可在不背离本发明技术的情况下不含本文所展示或所描述的配置、组件和/或程序中的一些。
如本文中所使用，术语“竖直”、“横向”、“上部”、“下部”、“顶部”和“底部”可指半导体装置的特征在图中绘示的定向的查看位置中的相对方向或位置。举例来说，“底部”可指代比另一特征更接近页面的底部定位的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置，所述定向例如倒置或倾斜定向，其中顶部/底部、上方/下方、之上/之下、向上/向下以及左/右可取决于定向而互换。
图1是根据本发明技术的各种实施例被配置的半导体装置100(“装置100”)的横截面视图。如所示出，装置100包含封装衬底101、电耦合到封装衬底101(例如，经由导电特征104和对应触头(未示出))的半导体裸片102，以及封装衬底101和半导体裸片102的至少一部分上方的第一介电材料105。第一介电材料105也可在半导体裸片102下方进行底部填充。封装衬底101包含第一表面101a和与第一表面101a相对的第二表面101b。封装衬底101还包含延伸穿过衬底101以电耦合装置100的各种组件(例如，电耦合到彼此和/或电耦合到装置100外部的其它组件)的一或多个导电线。举例来说，封装衬底101包含嵌入式接地平面103，所述接地平面103的至少一部分暴露和/或可接入(例如，经由封装衬底101的第一表面101a)。接地平面103充当电流从装置100中的各种组件返回的路径并且确保装置100的所有组件的接地连接处于相同参考电势下。
装置100另外包含电磁干扰(EMI)屏蔽件或封盖106、第二介电材料108和天线结构109。如图1所示，EMI屏蔽件106：(i)处于第一介电材料105、半导体裸片102和/或封装衬底101的至少一部分上方，以及(ii)通过封装衬底101的第一表面101a经由导电盖附接粘附剂(conductive lid attach adhesive)或环氧树脂107电耦合到接地平面103。在一些实施例中，EMI屏蔽件106包含含铁材料，例如铁、镍-铁、钴-铁、不锈钢和/或一或多个其它铁合金。在这些和其它实施例中，EMI屏蔽件106包含铜和/或铜合金(例如，铜膜或铜箔)。在这些和另外其它实施例中，EMI屏蔽件106包含一或多种其它材料，例如一或多种其它导热材料。在一些实施例中，EMI屏蔽件106的厚度在1μm到30μm的范围内。在这些和其它实施例中，EMI屏蔽件106作为薄涂层具有在5μm到15μm的范围内(例如，10μm)的厚度。
第一介电材料105使半导体裸片102与EMI屏蔽件106分开并且电绝缘，且第二介电材料108使EMI屏蔽件106与天线结构109分开并且电绝缘。在一些实施例中，第一介电材料105和/或第二介电材料108中的一个或两个可为不导电膜。在这些和其它实施例中，第一介电材料105和第二介电材料108可由相同或不同材料形成。
天线结构109被配置成用于无线通信。如上文所论述，当装置100的通信速度增加(例如，增加到大约4Gb/s或更大)时，天线结构109产生电磁辐射，由于不存在EMI屏蔽件106，因此所述电磁辐射可干扰装置100的邻近天线结构109的各种组件和/或作为电噪声被捕获，所述各种组件例如集成电路和/或半导体裸片102的导电线或触头。类似地，半导体裸片102可产生串扰或其它可到达和/或干扰天线结构109的干扰。通过(i)使EMI屏蔽件106环绕半导体裸片102并且(ii)使EMI屏蔽件106电耦合到嵌入于封装衬底101中的接地平面103，EMI屏蔽件106阻止天线结构109、半导体裸片102和/或装置100的其它电组件产生的干扰(例如，电磁辐射)到达和/或干扰装置100的定位于EMI屏蔽件106的相对侧上的电组件。以此方式，与常规半导体装置相比，装置100可采用更大通信速度而不受干扰。
在一些实施例中，例如环氧模塑化合物等的封装模塑材料112可形成于天线结构109、第二介电材料108、EMI屏蔽件106和/或封装衬底101的至少一部分上方。在这些和其它实施例中，半导体装置100的和/或半导体裸片102的各种组件可电耦合到装置100外部的组件、装置或系统。举例来说，天线结构109可经由形成于封装衬底101的第二表面101b上的隔离天线连接110(例如，焊球)电耦合到外部组件(例如，应用程序处理器)。在这些和其它实施例中，装置100可包含形成于封装衬底101的第二表面101b上的一或多个其它连接件或焊球111以促进到装置100外部的组件、装置和/或系统的其它电连接。举例来说，焊球111可有助于与另一半导体装置或封装(例如根据本发明技术的各种实施例被配置的另一装置100或半导体装置200(图2)或含有应用程序处理器的封装)的电连接。
图2是根据本发明技术的各种实施例被配置的另一半导体装置200的横截面视图。装置200类似于图1中所说明的装置100。因此，相同参考标号识别相同或至少基本类似的元件。然而，如图2中所示出，装置200包含半导体裸片102的至少一部分上方(例如，直接在其上方)的热界面材料215(“TIM 215”)。在一些实施例中，代替在图1中所说明的装置100中包含第一介电材料105的至少一部分，装置200包含TIM 215。在这些和其它实施例中，TIM 215可包含含铁材料(例如，铁、镍-铁、钴-铁、不锈钢和/或一或多个其它铁合金)、铜、铜合金、钴和/或一或多个其它导热材料。
TIM 215耗散来自半导体裸片102的热量。在这方面，EMI屏蔽件106可形成或安置于TIM 215上方(例如，直接在其上方并且与其接触)以转移热量远离半导体裸片102并且离开装置200。在一些实施例中，与包含在图1中所说明的装置100中的相比，装置200包含较厚EMI屏蔽件106和/或较薄层的第二介电材料108以增加从半导体裸片102的热转移。举例来说，图2中所说明的EMI屏蔽件106可具有在30μm到2mm(例如，50μm到1mm，或500μm)的范围内的厚度。在其它实施例中，图2中所说明的EMI屏蔽件106可与图1中所说明的EMI屏蔽件106具有相同或类似厚度(例如，1μm到30μm)。
虽然装置100和装置200分别在图1和2中说明为包含单个半导体裸片102，但根据本发明技术的其它实施例被配置的装置可包含较大数目的半导体裸片102(例如，两个或更多个半导体裸片102)。举例来说，根据本发明技术的各种实施例被配置的装置100和/或200可包含并排布置于封装衬底101的第一表面101a上的两个或更多个半导体裸片102。在这些和其它实施例中，根据本发明技术的各种实施例被配置的装置100和/或200可包含半导体裸片102的一或多个堆叠。举例来说，装置100和/或装置200可包含在封装衬底101上以背对面、面对背、背对背和/或面对面取向堆叠的两个或更多个半导体裸片102(例如，以形成高带宽存储器、混合存储器立方体存储器或另一裸片堆叠存储器结构)。在这些和另外其它实施例中，装置100和/或装置200可包含堆叠于逻辑裸片(未示出)上的一或多个半导体裸片102。
在一些实施例中，天线结构109可包括在堆叠于EMI屏蔽件106上和/或上方的第二半导体裸片中。在其它实施例中，除天线结构109和/或第二介电材料108以外或替代地，装置100和/或装置200还可包含第二半导体裸片102。在一些实施例中，第二半导体裸片102可为控制器和/或第二半导体裸片102与第一半导体裸片102(即，EMI屏蔽件106下方和/或内的半导体裸片102)相比可产生较大量的热量。在这些实施例中，可采用EMI屏蔽件106和/或第一介电材料105以使得装置100被配置成与被转移远离第一半导体裸片102的热量相比，转移更大量的热量远离第二半导体裸片102。在其它实施例中，第一半导体裸片102可为控制器和/或与被转移远离第二半导体裸片102的热相比可产生更大量的热量。在这些实施例中，可采用EMI屏蔽件和TIM 215以使得装置200被配置成与被转移远离第二半导体裸片102的热量相比，转移更大量的热量远离第一半导体裸片102。
图3A-3C是说明根据本发明技术的各种实施例的各个制造阶段处的半导体装置300的横截面视图。一般来说，半导体装置300可制造为例如离散装置或制造为较大晶片或面板的部分。在晶片级或面板级制造中，数个半导体装置在经单分以形成多个独立半导体装置之前一起形成。为便于解释和理解，图3A-3C说明两个半导体装置300的制作。然而，本领域技术人员将易于理解，半导体装置300的制作可经缩放到晶片和/或面板层级(也就是说，包含更多个组件以便能够单分成超过两个半导体装置300)，同时包含类似特征且使用如本文中所描述的类似过程。
半导体装置300的制造开头可为形成封装衬底301。图3A说明完全形成封装衬底301之后的半导体装置300。如所示出，一或多个接地迹线和/或平面303在封装衬底301内和/或穿过封装衬底301延伸。接地迹线和/或平面303可为大面积的导电材料(例如，铜)并且可耦合到电源接地端子VSS。在某些实施例中，接地迹线和/或平面303可为封装衬底301的单独层。在其它实施例中，接地迹线和/或平面303可横跨封装衬底301的多个层。接地迹线和/或平面303充当电流从装置300中各种组件返回的路径并且确保装置300的所有组件的接地连接处于相同参考电势下。
封装衬底301可另外包含多个触头(未示出)和/或导电线(未示出)，例如在封装衬底301内、穿过和/或上延伸以使装置300的组件电耦合到彼此和/或电耦合到装置300外部的组件、装置和/或系统的导电通孔和/或迹线。在一些实施例中，蚀刻封装衬底301以经由封装衬底301的第一表面301a和/或第二表面301b暴露在封装衬底301内和/或穿过封装衬底301延伸的一或多个导电线。在这些和其它实施例中，蚀刻程序可经由第一表面301a暴露接地平面303。在这些和另外其它实施例中，经由蚀刻过程形成于封装衬底301中的孔洞可填充有导电材料以在封装衬底301中形成触头、通孔和/或迹线。所述触头和/或导电线可由铜、镍、焊料(例如，SnAg类焊料)、填充导体的环氧树脂和/或其它导电材料制成。
半导体装置300的制造继续到使多个半导体裸片302耦合到封装衬底301的第一表面301a上的粘片区域。半导体裸片302可包含各种类型的半导体组件和功能特征，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器，或其它形式的集成电路存储器、处理电路、成像组件和/或其它半导体特征。在一些实施例中，使用一或多个焊球304或其它触头使半导体裸片302耦合到封装衬底301。在其它实施例中，半导体裸片302可使用引线接合或一或多个其它电连接器(例如导电凸块、柱、引线框架等)耦合到封装衬底301。
在一些实施例中，一或多个额外半导体裸片(未示出)可堆叠于半导体裸片302上以形成裸片堆叠，并且可形成额外的电连接器(例如引线接合件和/或硅穿孔(未示出))以将额外半导体裸片电耦合到封装衬底301。举例来说，半导体裸片302和额外半导体裸片可以前对背、前对前、背对背和/或背对前的方式堆叠。因此，多个裸片堆叠可沿着封装衬底301彼此分开。在一些实施例中，裸片堆叠可包含除另一裸片堆叠外的不同数目个半导体裸片。在这些和其它实施例中，额外半导体裸片可堆叠于半导体裸片302上以使得半导体裸片302不处于额外半导体裸片正下方，且/或额外半导体裸片可具有不同于半导体裸片302的维度或取向。举例来说，额外半导体裸片可安装成使得其具有使半导体裸片302悬伸的部分，或半导体裸片302可大于额外半导体裸片，使得额外半导体裸片完全定位于半导体裸片302的占据空间内。在其它实施例中，额外半导体裸片可以并排布置定位成邻近于半导体裸片302。
如图3A中所示，半导体装置300的制造继续到在封装衬底301的第一表面301a上形成第一介电材料305。第一介电材料305可为半导体裸片302下方的底部填充材料。第一介电材料305也可围绕半导体裸片302的至少一部分。在一些实施例中，第一介电材料305可完全覆盖和/或包封半导体裸片302(例如，以电隔离半导体裸片302和/或保护其免受污染和物理损坏)。替代地，如所说明的实施例中所示，第一介电材料305仅环绕半导体裸片302的底部部分(例如，以电隔离和/或保护半导体裸片302和封装衬底301之间的电连接)，同时使半导体裸片302的上部部分的至少一部分暴露。第一介电材料305可为装置300提供结构强度。
在一些实施例中，半导体装置300的制造继续到在半导体裸片302上方形成热界面材料315(“TIM 315”)。TIM 315可直接形成于半导体裸片302上方。在这些和其它实施例中，TIM 315可覆盖通过第一介电材料305暴露的半导体裸片302的的上部部分的至少一部分。举例来说，TIM 315可完全覆盖半导体裸片302的顶部部分和/或半导体裸片302的侧部的至少一部分。TIM 315由有助于将热量从半导体裸片302中耗散开的材料形成。
半导体装置300的制造可继续到形成经由封装衬底301的第二表面301b暴露或穿过封装衬底301的第二表面301b形成的电连接器310和/或311或触头(未示出)。在这方面，焊料掩模(未示出)可应用于封装衬底301的第二表面301b并且进行蚀刻以穿过焊料掩模和/或穿过封装衬底301的第二表面301b形成多个开口(未示出)。举例来说，所述蚀刻可通过移除封装衬底301的一部分穿过封装衬底301的第二表面301b暴露触头。作为另一实例，可通过在应用和/或蚀刻焊料掩模之前(例如，在移除载体衬底(未示出)期间)移除封装衬底301的部分来暴露触头。焊料和/或导电环氧树脂可填充到多个开口中以形成焊球310和/或311和/或一或多个其它电连接器。举例来说，模板印刷机器可将焊膏的离散块沉积到封装衬底301的经暴露触头上。
可移除全部或一部分的焊料掩模，且穿过封装衬底301的第二表面301b中的多个开口沉积到经暴露触头上的焊料和/或导电环氧树脂可用以形成电连接器。举例来说，焊料可回焊以形成多个焊球或焊料凸块310和/或311以形成球栅阵列。替代地，沉积的焊料和/或导电环氧树脂可用以形成导电柱、导电焊盘和/或其它合适的导电元件(例如，形成焊盘格栅阵列)。如上文所论述，电连接器(例如，焊球310和/或311)被配置成将装置300电耦合到外部电路(未示出)。在其它实施例中，可省略电连接器，且封装衬底301的触头(未示出)可直接连接到外部装置或电路。
制作可继续对单分半导体装置300。在这方面，可在多个分割道380处切割封装衬底301。此程序使半导体装置300彼此分开。
现参考图3B，其示出处理单个装置但可如图3A中所示在面板层级进行，制造继续到在经单分半导体装置300的半导体裸片302上方应用电磁干扰(EMI)屏蔽件306以屏蔽半导体裸片302免受电磁干扰。在一些实施例中，EMI屏蔽件306可形成于TIM 315、第一介电材料305和/或半导体裸片302上方。举例来说，EMI屏蔽件306可使用化学气相沉积、物理气相沉积、溅镀、层压和/或一或多个其它程序(例如，镀覆、真空印刷、真空沉积、嵌入成型、喷涂等)施加并形成于封装衬底301的第一表面301a上方。替代地，EMI屏蔽件306可预成型并且随后附接到封装衬底301。当EMI屏蔽件306形成于封装衬底301上方或附接到封装衬底301时，穿过封装衬底301的第一表面301a形成EMI屏蔽件306和接地平面303之间的电连接。替代地，EMI屏蔽件306可穿过封装衬底301的第二表面301b和/或侧表面耦合到接地平面303。导电盖附接粘附剂307可用以促成EMI屏蔽件306到接地平面303的电连接。
第二介电材料308可形成于EMI屏蔽件306的至少一部分上方。在一些实施例中，在EMI屏蔽件306形成于封装衬底301上方和/或附接到封装衬底301之后，第二介电材料308形成于EMI屏蔽件306上方。在其它实施例中，在EMI屏蔽件306附接到封装衬底301之前，第二介电材料308形成于EMI屏蔽件306的至少一部分上方。第二介电材料308可使用化学气相沉积、物理气相沉积、溅镀、层压和/或一或多个其它程序(例如，镀覆、真空印刷、真空沉积、嵌入成型、喷涂等)形成于EMI屏蔽件306上方。
现参考图3C，装置300的制造继续到形成或附接被配置成用于无线通信的天线结构309。在一些实施例中，在EMI屏蔽件306和第二介电材料308形成于封装衬底301上方和/或附接到封装衬底301之后，天线结构309形成于第二介电材料308的至少一部分和/或EMI屏蔽件306的至少一部分上方和/或相邻处。在其它实施例中，在EMI屏蔽件306和第二介电材料308附接到封装衬底301之前，天线结构309形成于第二介电材料308和/或EMI屏蔽件306上方和/或相邻处。天线结构309可使用化学气相沉积、物理气相沉积、溅镀、层压和/或一或多个其它程序(例如，镀覆、真空印刷、真空沉积、嵌入成型、喷涂等)形成。
当天线结构309形成于封装衬底301上方或附接到封装衬底301时，形成天线结构309和经隔离电连接器310(例如，焊球)之间的电连接。在一些实施例中，穿过封装衬底301的第一表面301a形成电连接。在这些和其它实施例中，穿过封装衬底301的第二表面301b和/或侧表面形成电连接。导电粘附剂(未示出)可用以促成电连接。另外或替代地，封装衬底301中的触头(例如，TSV、引线接合等)或导电线可用以促成电连接。在形成或附接天线结构309之前执行的蚀刻程序期间，触头或导电线可穿过封装衬底301的第一表面301a暴露和/或形成于封装衬底301内。
在一些实施例中，封装模塑料或环氧模塑化合物(EMC)312可应用于天线结构309、第二介电材料308、EMI屏蔽件306和/或封装衬底301的至少一部分上方。封装模塑料312可为装置300提供结构强度。举例来说，可选择封装模塑料312以当外部力施加到装置300时，防止装置300翘曲、弯曲等。封装模塑料312可由树脂、环氧树脂、硅酮类材料、聚酰亚胺和/或所属领域中使用或已知的其它合适的树脂形成。一旦沉积，在一些实施例中，封装模塑料312可通过UV光、化学硬化剂、热量或所属领域中已知的其它合适的固化方法固化。
虽然上文相对于图3A-3C所论述的制作步骤以特定次序论述和说明，但制作步骤不受如此限制。在其它实施例中，制作步骤可以不同次序执行。在这些和其它实施例中，制作步骤中的任一个可在其它制作步骤中的任一个之前、期间和/或之后执行。举例来说，蚀刻程序中的任何一或多个可在任一个其它制造步骤之前、期间或之后执行。作为另一实例，虽然图3A-3C中说明的装置300的制造包含在形成/附接EMI屏蔽件306、第二介电材料308、天线结构309和/或封装模塑料312之前单分装置300，旦在其它实施例中，装置300的制造可包含在形成/附接EMI屏蔽件306、第二介电材料308、天线结构309和/或封装模塑料312之前、期间和/或之后，沿着分割道380分割装置300。此外，本领域的普通技术人员将易于认识到制作步骤可改变且仍保留在本发明技术的这些和其它实施例内。举例来说，在一些实施例中，可省略和/或重复制作步骤中的一或多个。在这些和其它实施例中，半导体装置300的制作可包含额外制作步骤。举例来说，制作可包含精加工和/或抛光步骤(例如以移除毛边和/或多余的或非所需的材料)。
上文参考图1-3C所描述的半导体装置中的任一个可并入到大量更大和/或更复杂的系统中的任一个中，所述系统的一个代表性实例为图4中示意性地展示的系统490。系统490可包含半导体裸片组合件400、电源492、驱动器494、处理器496和/或其它子系统或组件498。半导体裸片组合件400可包含特征大体上类似于上文所描述的半导体装置的那些特征的半导体装置。所得系统490可执行广泛的多种功能中的任一种，例如存储器存储、数据处理和/或其它合适的功能。因此，代表性系统490可包含但不限于手持式装置(例如移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机、电器和车辆。系统490的组件可容纳于单个单元中或分布在多个互连的单元上方(例如通过通信网络)。系统490的组件还可包含远程装置和多种计算机可读媒体中的任一种。
结论
本技术的实施例的以上详细描述并不意图是详尽的或将本技术限制于上文所公开的确切形式。如相关领域的技术人员将认识到，尽管上文出于说明性目的描述了本技术的特定实施例和实例，但是可在本技术的范围内进行各种等效的修改。举例来说，尽管步骤以给定次序呈现，但替代性实施例可以不同次序执行步骤。此外，也可组合本文中所描述的各种实施例以提供另外实施例。
根据上述内容，应了解，本文中已出于说明性目的描述本技术的特定实施例，但尚未展示或详细描述熟知结构和功能以避免不必要地模糊本技术的实施例的描述。在情境准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排它的单个项目，否则此列表中的“或”的使用可以理解为包含：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。此外，如本文中所使用，如“A和/或B”中的用词“和/或”是指仅A、仅B，以及A和B两者。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。
根据上述内容，还应了解，可在不背离本技术的的情况下作出各种修改。举例来说，本技术的各种组件可进一步划分为子组件，或本技术的所述各种组件和功能可经组合和/或整合。此外，尽管已经在那些实施例的背景下描述了与本技术的某些实施例相关联的优点，但其它实施例也可以呈现这些优点，且并非所有的实施例都必需呈现这些优点以落入本技术的范围内。因此，本公开内容和相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。

Claims (20)

1.一种半导体装置，其包括：
封装衬底，其具有接地平面；
半导体裸片，其耦合到所述封装衬底的第一表面；
天线结构，其被配置成用于无线通信；和
电磁干扰EMI屏蔽件，其环绕所述半导体裸片的至少一部分并且处于所述半导体裸片和所述天线结构之间，其中所述EMI屏蔽件电耦合到所述接地平面，且其中所述EMI屏蔽件被配置成至少屏蔽所述半导体裸片免受电磁干扰。
2.根据权利要求1所述的半导体装置，其另外包括处于所述半导体裸片和所述EMI屏蔽件之间的第一介电材料，其中所述第一介电材料被配置成将所述EMI屏蔽件与所述半导体裸片分开并且电隔离。
3.根据权利要求2所述的半导体装置，其中所述EMI屏蔽件具有介于1μm和30μm之间的厚度。
4.根据权利要求1所述的半导体装置，其另外包括处于所述封装衬底和所述半导体裸片之间的第一底部填充材料，其中所述第一底部填充材料被配置成电隔离所述半导体裸片与经由所述封装衬底的所述第一表面形成的所述封装衬底的触头之间的电连接。
5.根据权利要求4所述的半导体装置，其另外包括处于所述半导体裸片和所述EMI屏蔽件之间的热界面材料TIM，其中所述TIM被配置成将热量从所述半导体裸片中耗散开。
6.根据权利要求5所述的半导体装置，其中所述EMI屏蔽件具有介于30μm和2mm之间的厚度。
7.根据权利要求1所述的半导体装置，其另外包括介于所述EMI屏蔽件和所述天线结构之间的第二介电材料，其中第二介电材料被配置成将所述EMI屏蔽件与所述天线结构分开并且电隔离。
8.根据权利要求1所述的半导体装置，其中所述EMI屏蔽件包含铁、镍-铁、钴-铁、不锈钢和/或铜。
9.根据权利要求1所述的半导体装置，其中所述EMI屏蔽件经由所述封装衬底的所述第一表面电耦合到所述接地平面。
10.根据权利要求1所述的半导体装置，其中所述EMI屏蔽件粘片到所述封装衬底的所述第一表面。
11.根据权利要求1所述的半导体装置，其另外包括形成于所述封装衬底的与所述第一表面相对的第二表面上的电连接器，其中所述天线结构经由所述封装衬底电耦合到所述电连接器。
12.根据权利要求1所述的半导体装置，其中所述半导体裸片是存储器裸片。
13.一种制造半导体装置的方法，所述方法包括：
形成封装衬底，所述封装衬底包含接地平面；
将半导体裸片安置于所述封装衬底的第一表面上方；
将电磁干扰EMI屏蔽件安置于所述半导体裸片上方和/或相邻处，其中安置所述EMI屏蔽件包含形成所述EMI屏蔽件和所述接地平面之间的电连接；和
将天线结构安置于所述半导体裸片上方和/或相邻处。
14.根据权利要求13所述的方法，其另外包括：
在所述半导体裸片上方形成第一介电材料，其中所述第一介电材料定位于所述半导体裸片与所述EMI屏蔽件之间；和/或
在所述半导体裸片下方形成第一底部填充材料，其中所述第一底部填充材料定位于所述半导体裸片与所述封装衬底之间。
15.根据权利要求13所述的方法，其中：
形成所述封装衬底包含穿过所述封装衬底的所述第一表面暴露所述接地平面；
在安置所述EMI屏蔽件之前形成所述EMI屏蔽件；且
安置所述EMI屏蔽件包含将所述EMI屏蔽件附接到所述封装衬底的所述第一表面以使得所述EMI屏蔽件经由所述封装衬底的所述第一表面电连接到所述接地平面。
16.根据权利要求15所述的方法，其中第二介电材料在安置所述EMI屏蔽件之前形成于所述EMI屏蔽件上方。
17.根据权利要求16所述的方法，其中所述天线结构在将所述EMI屏蔽件和所述天线结构安置于所述半导体裸片上方和/或相邻处之前形成于所述EMI屏蔽件上方和/或相邻处。
18.根据权利要求13所述的方法，其中安置所述EMI屏蔽件包含将所述EMI屏蔽件形成于所述半导体裸片上方和/或相邻处。
19.根据权利要求18所述的方法，其另外包括将第二介电材料形成于所述EMI屏蔽件上方和/或相邻处，且其中安置所述天线结构包含将所述天线结构形成于所述第二介电材料上方和/或相邻处。
20.根据权利要求13所述的方法，其另外包括在所述半导体裸片上方形成热界面材料TIM，其中所述TIM定位于所述半导体裸片与所述EMI屏蔽件之间。
CN202010645368.9A 2019-07-29 2020-07-07 具有天线和emi隔离屏蔽件的半导体封装和相关联方法 Pending CN112310003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/524,989 2019-07-29
US16/524,989 US11177222B2 (en) 2019-07-29 2019-07-29 Semiconductor packages and associated methods with antennas and EMI isolation shields

Publications (1)

Publication Number Publication Date
CN112310003A true CN112310003A (zh) 2021-02-02

Family

ID=74260543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010645368.9A Pending CN112310003A (zh) 2019-07-29 2020-07-07 具有天线和emi隔离屏蔽件的半导体封装和相关联方法

Country Status (2)

Country Link
US (2) US11177222B2 (zh)
CN (1) CN112310003A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220200129A1 (en) * 2020-12-23 2022-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN115995395A (zh) * 2021-10-15 2023-04-21 星科金朋私人有限公司 具有用于散热器和emi屏蔽的分隔盖子的封装

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175789A1 (en) * 2015-04-29 2016-11-03 Hewlett Packard Enterprise Development Lp Physical barrier to inhibit a penetration attack
US11296037B2 (en) * 2019-04-01 2022-04-05 Samsung Electronics Co., Ltd. Semiconductor package
US11177222B2 (en) * 2019-07-29 2021-11-16 Micron Technology, Inc. Semiconductor packages and associated methods with antennas and EMI isolation shields
US12021003B2 (en) * 2021-08-12 2024-06-25 Marvell Asia Pte, Ltd. Semiconductor device package with semiconductive thermal pedestal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US20160351525A1 (en) * 2010-02-18 2016-12-01 Amkor Technology, Inc. Shielded electronic component package
US20180053735A1 (en) * 2016-08-22 2018-02-22 Murata Manufacturing Co., Ltd. Wireless module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771508B2 (en) * 2010-02-23 2017-09-26 Laird Technologies, Inc. Thermal interface materials including thermally reversible gels
US9691710B1 (en) * 2015-12-04 2017-06-27 Cyntec Co., Ltd Semiconductor package with antenna
WO2017171893A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration
US11177222B2 (en) * 2019-07-29 2021-11-16 Micron Technology, Inc. Semiconductor packages and associated methods with antennas and EMI isolation shields

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US20160351525A1 (en) * 2010-02-18 2016-12-01 Amkor Technology, Inc. Shielded electronic component package
US20180053735A1 (en) * 2016-08-22 2018-02-22 Murata Manufacturing Co., Ltd. Wireless module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220200129A1 (en) * 2020-12-23 2022-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11811131B2 (en) * 2020-12-23 2023-11-07 Advanced Semiconductor Engineering, Inc. Antenna module
CN115995395A (zh) * 2021-10-15 2023-04-21 星科金朋私人有限公司 具有用于散热器和emi屏蔽的分隔盖子的封装

Also Published As

Publication number Publication date
US20210035917A1 (en) 2021-02-04
US11177222B2 (en) 2021-11-16
US20220068837A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11177222B2 (en) Semiconductor packages and associated methods with antennas and EMI isolation shields
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
US10304790B2 (en) Method of fabricating an integrated fan-out package
US9583472B2 (en) Fan out system in package and method for forming the same
US11742252B2 (en) Shielded fan-out packaged semiconductor device and method of manufacturing
US20190027446A1 (en) Package structure, integrated fan-out package and method of fabricating the same
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US10950554B2 (en) Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
US10074615B1 (en) Package structure and method of fabricating the same
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US11296037B2 (en) Semiconductor package
CN109309080A (zh) 集成电路封装
US20220208736A1 (en) Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
US11495506B2 (en) Semiconductor package with separate electric and thermal paths
US10115675B2 (en) Packaged semiconductor device and method of fabricating a packaged semiconductor device
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
US20230402398A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination