CN112306768A - 一种拉偏测试装置、方法及其计算机可读存储介质 - Google Patents
一种拉偏测试装置、方法及其计算机可读存储介质 Download PDFInfo
- Publication number
- CN112306768A CN112306768A CN202011090149.5A CN202011090149A CN112306768A CN 112306768 A CN112306768 A CN 112306768A CN 202011090149 A CN202011090149 A CN 202011090149A CN 112306768 A CN112306768 A CN 112306768A
- Authority
- CN
- China
- Prior art keywords
- pcie
- parameter
- fpga
- chip
- information bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 230000001105 regulatory effect Effects 0.000 claims abstract description 24
- 238000010998 test method Methods 0.000 claims abstract description 15
- 238000004590 computer program Methods 0.000 claims description 9
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 230000003750 conditioning effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 14
- 238000012827 research and development Methods 0.000 abstract description 3
- 238000012795 verification Methods 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种拉偏测试装置、方法及其计算机可读存储介质，属于计算机测试的技术领域，解决了现有研发测试过程中，需要进行大量的实验验证，很容易导致损坏，而且工作量大，调试过程复杂多变，严重拉低的工作效率的技术问题。拉偏测试装置包括存储服务器、第一驱动卡、第二驱动卡、闪存磁盘框、拨码开关和FPGA；第一驱动卡和第二驱动卡中均包括设置于接收通路上的PCIE调节芯片，且PCIE调节芯片的PCIE参数可调节；第一驱动卡和第二驱动卡各自通过一个FPGA与一个拨码开关连接；FPGA读取拨码开关的设置信息位和参数信息位，FPGA根据设置信息位，将参数信息位的参数值调节PCIE调节芯片的PCIE参数。
Description
技术领域
本发明涉及计算机测试技术领域，尤其是涉及一种拉偏测试装置、方法及其计算机可读存储介质。
背景技术
随着国内人工智能与大数据技术的落地运用显著增加，与全社会信息化水平不断提升，“互联网+”的持续推进，中国信息存储需求与算力需求显著增长，预计未来几年中国服务器市场仍将保持较高的增速。
为了适应高容量得存储环境，一般存储得构建环境多采用存储服务器做机头，针对于PCIE链路，一般外接PCIE线缆连接到JBOF做扩展柜。因现场环境因素，PCIE线缆长度不一，有0.5m、1m、2m、3ms甚至5m等不同长度。这种配置导致在研发测试过程中，针对于PCIE信号拉偏测试任务量加重。
现有技术中大多采用PC机安装调试软件，利用调试软件将设定相关的PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD进行PCIE信号优化，优化完成后，需要重新焊接电路板上的芯片，将配置文件重新烧录芯片中，如果每次进行PCIE调优或者拉偏测试过程中，都会重复以上操作。
因研发测试过程中，需要进行大量的实验验证，若进行不停的焊接电路板达到烧录配置，优化参数的目的，很容易导致损坏，而且工作量大，调试过程复杂多变，操作起来十分不方便，严重拉低的工作效率。
发明内容
本发明的目的在于提供拉偏测试装置、方法及其计算机可读存储介质，以解决了现有研发测试过程中，需要进行大量的实验验证，若进行不停的焊接电路板达到烧录配置，优化参数的目的，很容易导致损坏，而且工作量大，调试过程复杂多变，操作起来十分不方便，严重拉低的工作效率的技术问题。
第一方面，本发明提供的一种拉偏测试装置，包括存储服务器、第一驱动卡、第二驱动卡、闪存磁盘框、两个拨码开关和两个FPGA；
存储服务器与闪存磁盘框之间依次通过第一驱动卡、第二驱动卡形成发送通路，闪存磁盘框与存储服务器之间依次通过第二驱动卡、第一驱动卡形成接收通路；
第一驱动卡和第二驱动卡中均包括设置于接收通路上的PCIE调节芯片，且PCIE调节芯片的PCIE参数可调节；
第一驱动卡通过一个FPGA与一个拨码开关连接，第二驱动卡通过另一个FPGA与另一个拨码开关连接，每个拨码开关包括设置信息位和参数信息位；
FPGA读取与其连接的拨码开关的设置信息位和参数信息位，若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数；若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数，在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数。
进一步的，PCIE调节芯片与FPGA之间通过存储器芯片连接；
FPGA通过I2C线缆连接存储器芯片的输入端，存储器芯片的输出端通过I2C线缆连接PCIE调节芯片的参数调节端，存储器芯片内预存有PCIE参数；
FPGA还连接PCIE调节芯片的上电控制端。
进一步的，PCIE调节芯片为DS80PCI800芯片。
第二方面，本发明还提供一种拉偏测试方法，应用于上述的拉偏测试装置，所述方法包括：
FPGA读取拨码开关的设置信息位；
若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数；
若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数；
在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数。
进一步的，设置信息位为四位二进制数ABCD；
A＝1表示默认参数，A＝0表示调节参数；
BCD位不同的取值组合分别对应不同的PCIE参数定义。
进一步的，FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数的步骤，包括：
FPGA根据BCD的值确定当前的待定义参数；
FPGA将参数信息位的参数值写入存储器芯片内当前的待定义参数；
判断所有PCIE参数是否写入完毕；
若否，则返回FPGA根据BCD的值确定当前的待定义参数的步骤。
进一步的，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数的步骤之后，还包括：
存储服务器通过第一驱动卡和第二驱动卡向闪存磁盘框传输发送差分信号，闪存磁盘框通过第二驱动卡和第一驱动卡向存储服务器传输接收差分信号；
第二驱动卡和第一驱动卡中PCIE调节芯片根据读取的PCIE参数进行PCIE参数设置，并基于所述PCIE参数对接收差分信号进行优化。
进一步的，所述PCIE参数包括IDLE RXDET参数、VOD参数、DEM参数、EQ参数、IDLETHRESHOLD参数。
进一步的，BCD位不同的取值组合与不同的PCIE参数定义的对应关系为：
001对应IDLE RXDET参数，010对应VOD参数、100对应DEM参数、011对应EQ参数、111对应IDLE THRESHOLD参数。
第三方面，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的拉偏测试方法的步骤。
本发明提供的拉偏测试装置、方法及其计算机可读存储介质，通过采用拨码开关硬件电路搭配，运用FPGA读取配置管脚，设定PCIE参数，达到不再使用软件调优且拆卸芯片的方式即可完成PCIE调优测试，再通过存储服务器与JBOF扩展SSD之间选用PCIE线缆互联，选用PCIE redrive卡进行转接，方便PCIE参数调优处理，通过优化了PCIE参数调试的方案，不再采用以往的软件控制，选用硬件电路搭配，从而实现实时的进行优化调整PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD，PCIE_RX参数调试简单，提高工作效率，摒弃了以往PCIE多次调优过程中，需要硬件电路芯片不停的拆卸再烧录的流程。
相应地，本发明实施例提供的一种拉偏测试装置、方法及其计算机可读存储介质，也同样具有上述技术效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的可手动调整PCIE参数拉偏测试的redrive卡设计原理框图；
图2为本发明实施例提供的DS80PCI800优化过程的原理框图；
图3为本发明实施例提供的拉偏测试方法的流程图；
图4为本发明实施例提供的计算机可读存储介质电子设备的原理框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参考附图1-4，本发明实施例提供的一种拉偏测试装置，包括存储服务器、第一驱动卡、第二驱动卡、闪存磁盘框、两个拨码开关和两个FPGA；
存储服务器与闪存磁盘框之间依次通过第一驱动卡、第二驱动卡形成发送通路，闪存磁盘框与存储服务器之间依次通过第二驱动卡、第一驱动卡形成接收通路；
第一驱动卡和第二驱动卡中均包括设置于接收通路上的PCIE调节芯片，且PCIE调节芯片的PCIE参数可调节；
第一驱动卡通过一个FPGA与一个拨码开关连接，第二驱动卡通过另一个FPGA与另一个拨码开关连接，每个拨码开关包括设置信息位和参数信息位；
FPGA读取与其连接的拨码开关的设置信息位和参数信息位，若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数；若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数，在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数。
本发明通过采用拨码开关硬件电路搭配，运用FPGA读取配置管脚，设定PCIE参数，达到不再使用软件调优且拆卸芯片的方式即可完成PCIE调优测试，再通过存储服务器与JBOF扩展SSD之间选用PCIE线缆互联，选用PCIE redrive卡进行转接，方便PCIE参数调优处理，通过优化了PCIE参数调试的方案，不再采用以往的软件控制，选用硬件电路搭配，从而实现实时的进行优化调整PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD，PCIE_RX参数调试简单，提高工作效率，摒弃了以往PCIE多次调优过程中，需要硬件电路芯片不停的拆卸再烧录的流程。
本发明实施例中，PCIE调节芯片为DS80PCI800芯片。
本发明实施例中，PCIE调节芯片与FPGA之间通过BR24T08F芯片连接；FPGA通过I2C线缆连接BR24T08F芯片的输入端，BR24T08F芯片的输出端通过I2C线缆连接PCIE调节芯片的参数调节端，BR24T08F芯片内预存有PCIE参数；FPGA还连接PCIE调节芯片的上电控制端。
本发明实施例提供的一种拉偏测试方法，应用于上述的拉偏测试装置，所述方法包括：
FPGA读取拨码开关的设置信息位；
若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取BR24T08F芯片内的PCIE参数；
若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入BR24T08F芯片内的PCIE参数；
在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取BR24T08F芯片内的PCIE参数。
本发明实施例中，设置信息位为四位二进制数ABCD；
A＝1表示默认参数，A＝0表示调节参数；
BCD位不同的取值组合分别对应不同的PCIE参数定义。
本发明实施例中，FPGA根据设置信息位，将参数信息位的参数值写入BR24T08F芯片内的PCIE参数的步骤，包括：
FPGA根据BCD的值确定当前的待定义参数；
FPGA将参数信息位的参数值写入BR24T08F芯片内当前的待定义参数；
判断所有PCIE参数是否写入完毕；
若否，则返回FPGA根据BCD的值确定当前的待定义参数的步骤。
本发明实施例中，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数的步骤之后，还包括：
存储服务器通过第一驱动卡和第二驱动卡向闪存磁盘框传输发送差分信号，闪存磁盘框通过第二驱动卡和第一驱动卡向存储服务器传输接收差分信号；
第二驱动卡和第一驱动卡中PCIE调节芯片根据读取的PCIE参数进行PCIE参数设置，并基于所述PCIE参数对接收差分信号进行优化。
本发明实施例中，所述PCIE参数包括IDLE RXDET参数、VOD参数、DEM参数、EQ参数、IDLE THRESHOLD参数。
本发明实施例中，BCD位不同的取值组合与不同的PCIE参数定义的对应关系为：001对应IDLE RXDET参数，010对应VOD参数、100对应DEM参数、011对应EQ参数、111对应IDLETHRESHOLD参数。
本发明实施例提供的一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现拉偏测试方法的步骤。
本发明实施例还提供了一种可手动调整PCIE参数拉偏测试的redrive卡设计，如图1所示，PCIE的redrive卡设计，选用DS80PCI800作为主驱动芯片，针对于PCIE协议中RX信号进行驱动增强，达到改善信号质量的功能，而TX信号进行信号透传，不再进行信号处理。当存储服务器用作机头，JBOF作为扩展SSD，之间采用PCIE cable线，根据线缆的长度，通过设定相关的PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD进行PCIE信号优化。
其中DS80PCI800优化过程的原理如图2所示。
本发明实施例提供的一种可手动自由调整PCIE参数拉偏测试的redrive卡设计,采用拨码开关，FPGA可编程处理器，将拨码开关设置与相关的PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD进行逐一对应，从而实现人工手动干预调整的PCIE参数，此方案的运用不再依赖使用调试软件将设定相关的PCIE的参数IDLE RXDET、VOD、DEM、EQ、IDLETHRESHOLD进行PCIE信号优化。
本发明实施例提供的一种可手动自由调整PCIE参数拉偏测试的redrive卡设计,可支持X16的PCIE带宽，服务器机头与JBOF扩展设备之间采用PCIE cable线缆之间的信号优化方案：PCIE信号包含TX、RX差分信号，当存储服务器(机头)的PCIE RX信号或者JBOF的RX信号进入DS80PCI800芯片时，针对与RX信号测试信号增强驱动处理，从而提高优化PCIE信号的功能。
采用拨码开关进行调整PCIE参数优化，其中A、B、C、D四路拨码开关确定PCIE参数定义，及确定是否手动控制调整PCIE参数。P0-P7的八位拨码开关定义了00-FF的数字排列，其中ABCD拨码开关定义见表格1，如表1所示。
表1
采用FPGA的GPIO管脚读取设置信息位ABCD拨码开关的数值，当ABCD＝1XXX时(X代表0或1)，FPGA不会控制BR24T08F的芯片进行读写操作，正常上电运行过程中，参数信息位P0-P7的值不影响IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD的默认参数，默认参数统一提前写入BR24T08F的芯片中，选用DS80PCI800芯片通过IIC链路与BR24T08F的芯片进行交互，从而优化PCIE的RX信号。在此过程种FPGA直接控制DS80PCI800芯片上电运行。
当ABCD＝0XXX时，FPGA会控制BR24T08F的芯片进行读写操作，从而实现改变BCD拨码开关的数值，更改对应的IDLE RXDET、VOD、DEM、EQ、IDLE THRESHOLD寄存器参数，其参数数值与P0-P7的拨码开关定义一致。待以上操作完成后，FPGA控制DS80PCI800芯片上电运行，从而DS80PCI800芯片上电后直接读取BR24T08中的配置文件，其流程图如图3所示。
存储服务器外接PCIE redrive驱动卡1，通过PCIE cable线缆，连接PCIE redrive驱动卡2，然后连接扩展JBOF。这种PCIE线缆链路之间选用可手动调整PCIE参数拉偏测试的redrive卡,对PCIE链路信号质量起到一定的优化作用。
本发明实施例采用以下改进点：
(1)一种可手动自由调整PCIE参数拉偏测试的redrive卡设计可支持X16的PCIE带宽，服务器机头与JBOF扩展设备之间采用PCIE cable线缆之间的信号优化方案：PCIE信号包含TX、RX差分信号，当存储服务器(机头)的PCIE RX信号或者JBOF的RX信号进入DS80PCI800芯片时，针对与RX信号测试信号增强驱动处理，从而提高优化PCIE信号的功能。
(2)采用拨码开关进行调整PCIE参数优化，其中A、B、C、D四路拨码开关确定PCIE参数定义，及确定是否手动控制调整PCIE参数。
本发明实施例提供的一种电子设备，如图4所示，电子设备800包括存储器801、处理器802，所述存储器中存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例提供的方法的步骤。
如图4所示，电子设备还包括：总线803和通信接口804，处理器802、通信接口804和存储器801通过总线803连接；处理器802用于执行存储器801中存储的可执行模块，例如计算机程序。
其中，存储器801可能包含高速随机存取存储器(Random Access Memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口804(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
总线803可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器801用于存储程序，所述处理器802在接收到执行指令后，执行所述程序，前述本发明任一实施例揭示的过程定义的装置所执行的方法可以应用于处理器802中，或者由处理器802实现。
处理器802可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器802中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器802可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DigitalSignal Processing，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器801，处理器802读取存储器801中的信息，结合其硬件完成上述方法的步骤。
对应于上述方法，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行上述方法的步骤。
本发明实施例所提供的装置可以为设备上的特定硬件或者安装于设备上的软件或固件等。本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
又例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，再例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种拉偏测试装置，其特征在于，包括存储服务器、第一驱动卡、第二驱动卡、闪存磁盘框、两个拨码开关和两个FPGA；
存储服务器与闪存磁盘框之间依次通过第一驱动卡、第二驱动卡形成发送通路，闪存磁盘框与存储服务器之间依次通过第二驱动卡、第一驱动卡形成接收通路；
第一驱动卡和第二驱动卡中均包括设置于接收通路上的PCIE调节芯片，且PCIE调节芯片的PCIE参数可调节；
第一驱动卡通过一个FPGA与一个拨码开关连接，第二驱动卡通过另一个FPGA与另一个拨码开关连接，每个拨码开关包括设置信息位和参数信息位；
FPGA读取与其连接的拨码开关的设置信息位和参数信息位，若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数；若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数，在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数。
2.根据权利要求1所述的拉偏测试装置，其特征在于，PCIE调节芯片与FPGA之间通过存储器芯片连接；
FPGA通过I2C线缆连接存储器芯片的输入端，存储器芯片的输出端通过I2C线缆连接PCIE调节芯片的参数调节端，存储器芯片内预存有PCIE参数；
FPGA还连接PCIE调节芯片的上电控制端。
3.根据权利要求1所述的拉偏测试装置，其特征在于，PCIE调节芯片为DS80PCI800芯片。
4.一种拉偏测试方法，其特征在于，应用于权利要求1至3任一项所述的拉偏测试装置，所述方法包括：
FPGA读取拨码开关的设置信息位；
若设置信息位为默认参数，则FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数；
若设置信息位为调节参数，则FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数；
在PCIE参数写入完毕后，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数。
5.根据权利要求4所述的拉偏测试方法，其特征在于，设置信息位为四位二进制数ABCD；
A＝1表示默认参数，A＝0表示调节参数；
BCD位不同的取值组合分别对应不同的PCIE参数定义。
6.根据权利要求5所述的拉偏测试方法，其特征在于，FPGA根据设置信息位，将参数信息位的参数值写入存储器芯片内的PCIE参数的步骤，包括：
FPGA根据BCD的值确定当前的待定义参数；
FPGA将参数信息位的参数值写入存储器芯片内当前的待定义参数；
判断所有PCIE参数是否写入完毕；
若否，则返回FPGA根据BCD的值确定当前的待定义参数的步骤。
7.根据权利要求4所述的拉偏测试方法，其特征在于，FPGA控制PCIE调节芯片上电，PCIE调节芯片上电后读取存储器芯片内的PCIE参数的步骤之后，还包括：
存储服务器通过第一驱动卡和第二驱动卡向闪存磁盘框传输发送差分信号，闪存磁盘框通过第二驱动卡和第一驱动卡向存储服务器传输接收差分信号；
第二驱动卡和第一驱动卡中PCIE调节芯片根据读取的PCIE参数进行PCIE参数设置，并基于所述PCIE参数对接收差分信号进行优化。
8.根据权利要求4所述的拉偏测试方法，其特征在于，所述PCIE参数包括IDLE RXDET参数、VOD参数、DEM参数、EQ参数、IDLE THRESHOLD参数。
9.根据权利要求8所述的拉偏测试方法，其特征在于，BCD位不同的取值组合与不同的PCIE参数定义的对应关系为：
001对应IDLE RXDET参数，010对应VOD参数、100对应DEM参数、011对应EQ参数、111对应IDLE THRESHOLD参数。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求4至9任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011090149.5A CN112306768B (zh) | 2020-10-13 | 2020-10-13 | 一种拉偏测试装置、方法及其计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011090149.5A CN112306768B (zh) | 2020-10-13 | 2020-10-13 | 一种拉偏测试装置、方法及其计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306768A true CN112306768A (zh) | 2021-02-02 |
| CN112306768B CN112306768B (zh) | 2022-12-27 |
Family
ID=74488402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011090149.5A Active CN112306768B (zh) | 2020-10-13 | 2020-10-13 | 一种拉偏测试装置、方法及其计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306768B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114003450A (zh) * | 2021-10-25 | 2022-02-01 | 苏州浪潮智能科技有限公司 | 自动切换pcie链路的测试治具、测试方法及计算机设备 |
| CN115904849A (zh) * | 2023-01-09 | 2023-04-04 | 苏州浪潮智能科技有限公司 | Pcie链路信号测试方法、系统、计算机设备及介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111045970A (zh) * | 2019-12-18 | 2020-04-21 | 江苏芯盛智能科技有限公司 | 一种phy参数调试方法、装置、存储介质及电子设备 |
-
2020
- 2020-10-13 CN CN202011090149.5A patent/CN112306768B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111045970A (zh) * | 2019-12-18 | 2020-04-21 | 江苏芯盛智能科技有限公司 | 一种phy参数调试方法、装置、存储介质及电子设备 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114003450A (zh) * | 2021-10-25 | 2022-02-01 | 苏州浪潮智能科技有限公司 | 自动切换pcie链路的测试治具、测试方法及计算机设备 |
| CN114003450B (zh) * | 2021-10-25 | 2024-01-12 | 苏州浪潮智能科技有限公司 | 自动切换pcie链路的测试治具、测试方法及计算机设备 |
| CN115904849A (zh) * | 2023-01-09 | 2023-04-04 | 苏州浪潮智能科技有限公司 | Pcie链路信号测试方法、系统、计算机设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306768B (zh) | 2022-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112306768B (zh) | 一种拉偏测试装置、方法及其计算机可读存储介质 | |
| CN106055361B (zh) | 基于bmc的多种不同机型的集成式固件实现方法及系统 | |
| US10303149B2 (en) | Intelligent function unit and programmable logic controller system | |
| CN107526614B (zh) | Fpga开发板的通信方法 | |
| CN110895916A (zh) | 自适应设置lvds接口输出分辨率的系统 | |
| CN203261333U (zh) | 一种光模块调试系统 | |
| CN113824741A (zh) | 一种iic设备的通信方法、装置、设备、系统及介质 | |
| CN112306937B (zh) | 服务器中主板器件的设定选择电路、方法、设备及介质 | |
| CN113946480A (zh) | 一种i2c总线的检测装置和方法 | |
| US20120047307A1 (en) | Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip | |
| CN111897760A (zh) | 电子产品及其扩展装置、控制方法与控制装置 | |
| US10789000B2 (en) | Variable electronic apparatus | |
| CN114443445B (zh) | 硬盘点灯方法、装置、电子设备及存储介质 | |
| CN107145213B (zh) | 一种用于PCH MEdebug和USB port复用的装置及方法 | |
| CN108780429B (zh) | 用于高速i/o数据传输的错误处理技术 | |
| CN114116337A (zh) | 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质 | |
| CN111147091B (zh) | 一种天线调谐开关逻辑控制方法、系统及终端 | |
| US20210208897A1 (en) | Setting method, system, device and computer readable medium of configuration of mainboard expansion slot | |
| CN110442986B (zh) | 一种基于cpld逻辑代码生成器管理服务器主板的方法 | |
| CN113177063A (zh) | 一种pci总线设备的热复位方法及相关装置 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| US9519428B2 (en) | Dynamically improving performance of a host memory controller and a memory device | |
| CN104572423A (zh) | 调试系统及其调试装置和方法 | |
| CN114153388B (zh) | 一种硬盘系统和硬盘配置信息刷新方法、装置及介质 | |
| CN114840460B (zh) | 热插拔处理方法、存储介质、电子设备及处理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |