CN112292634B - 阵列基板以及显示装置 - Google Patents

阵列基板以及显示装置 Download PDF

Info

Publication number
CN112292634B
CN112292634B CN201980000730.2A CN201980000730A CN112292634B CN 112292634 B CN112292634 B CN 112292634B CN 201980000730 A CN201980000730 A CN 201980000730A CN 112292634 B CN112292634 B CN 112292634B
Authority
CN
China
Prior art keywords
pixel
sub
color sub
color
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000730.2A
Other languages
English (en)
Other versions
CN112292634A (zh
Inventor
袁粲
李永谦
李蒙
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112292634A publication Critical patent/CN112292634A/zh
Application granted granted Critical
Publication of CN112292634B publication Critical patent/CN112292634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板以及显示装置。阵列基板包括：至少一条数据线以及沿第一方向和第二方向阵列排布的多个子像素组。至少一个子像素组包括两排子像素，两排子像素中的一行包括第一颜色子像素和第二颜色子像素，另一行包括第三颜色子像素；每个子像素组中的第一颜色子像素、第二颜色子像素和第三颜色子像素连接到至少一条数据线中的同一条数据线。本公开实施例中的阵列基板减少了数据线的数量，节省了像素版图空间，从而不仅降低了设计成本，还降低了绑定难度，进而提高了绑定良率。

Description

阵列基板以及显示装置
技术领域
本公开至少一个实施例涉及一种阵列基板以及显示装置。
背景技术
有机发光显示(Organic Light-Emitting Display，OLED)器件是一种具有高亮度、全视角、响应速度快、可柔性显示等一系列优点的自发光器件。有机发光二极管显示装置按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED)和有源矩阵型OLED(Active Matrix OLED)，AMOLED显示装置发光效能更高，可用作高分辨率的大尺寸显示装置。
发明内容
本公开的至少一实施例提供一种阵列基板以及显示装置。阵列基板包括沿第一方向和第二方向阵列排布的多个子像素组以及至少一条数据线。所述多个子像素组的至少一个包括沿所述第二方向排列的两排子像素，所述两排子像素中的一排包括第一颜色子像素和第二颜色子像素，另一排包括第三颜色子像素。每个所述子像素组中的所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素连接到所述至少一条数据线中的同一条数据线。
例如，所述数据线的沿所述第二方向延伸的第一部分穿过与其连接的所述子像素组中的所述第一颜色子像素和所述第二颜色子像素之间的间隙，且所述数据线的第二部分从所述第三颜色子像素的第一侧绕过所述第三颜色子像素的边缘至所述第三颜色子像素的第二侧，所述第一侧和所述第二侧分别位于所述第三颜色子像素的沿所述第一方向延伸的中心线的两侧。
例如，阵列基板还包括：至少一个栅线组，包括沿所述第一方向延伸第一栅线、第二栅线和第三栅线。每个所述子像素组中，所述第一颜色子像素与所述第一栅线连接，所述第二颜色子像素与所述第二栅线连接，所述第三颜色子像素与所述第三栅线连接。
例如，所述第一栅线和所述第二栅线分别位于所述第一颜色子像素的沿所述第一方向延伸的中心线的两侧。
例如，阵列基板还包括沿所述第二方向延伸的感测线，且位于相邻的两个所述子像素组之间。所述感测线与位于其一侧的所述子像素组的所述第一颜色子像素和所述第三颜色子像素连接，且与位于其另一侧的所述子像素组的所述第二颜色子像素连接。
例如，各所述子像素还包括像素电路。所述像素电路被配置为驱动所述子像素，所述像素电路包括第一薄膜晶体管、第二薄膜晶体管、驱动晶体管、存储电容以及发光元件，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极连接到同一栅线上，所述第一薄膜晶体管的第一极与所述数据线连接，所述第二薄膜晶体管的第一极与所述感测线连接，所述第二薄膜晶体管的第二极与所述发光元件的阳极连接；所述驱动晶体管的栅极与所述第一薄膜晶体管的第二极连接，所述驱动晶体管的第二极与所述发光元件的阳极连接；所述存储电容的第一极与所述驱动晶体管的栅极连接，所述存储电容的第二极与所述驱动晶体管的第二极连接。
例如，阵列基板还包括：沿所述第二方向延伸的辅助电极。所述辅助电极与所述发光元件的阴极电连接，所述发光元件为顶发射有机发光二极管。
例如，所述阵列基板包括多个所述辅助电极，且相邻的两个所述辅助电极之间包括至少一列所述子像素组。
例如，阵列基，还包括：沿所述第二方向延伸多条电源线。每条所述电源线位于相邻两个所述子像素组之间，每个所述子像素组对应一条电源线，每条所述电源线连接到与其对应的所述子像素组中的各子像素包括的所述驱动晶体管的第一极。
例如，在沿所述第一方向排列的第N个子像素组与第N+1个子像素组之间的间隙中，所述电源线位于所述感测线的远离与该感测线连接的所述第一颜色子像素和所述第三颜色子像素的一侧，N为大于0的正整数。
例如，所述多个子像素组的至少一个中，所述第一颜色子像素和所述第二颜色子像素的间隙在所述第一方向上的正投影与所述第三颜色子像素在所述第一方向上的正投影有交叠。
例如，沿所述第一方向，所述子像素组中的所述第三颜色子像素的尺寸大于所述第一颜色子像素和所述第二颜色子像素的尺寸之和。
例如，沿所述第一方向，所述子像素组中的所述第一颜色子像素的尺寸、所述第二颜色子像素的尺寸以及所述第一颜色子像素和所述第二颜色子像素之间的间隙之和大致等于所述第三颜色子像素的尺寸，且所述第三颜色子像素的中心距所述第一颜色子像素和所述第二颜色子像素的中心的距离相同。
例如，所述第一颜色子像素和所述第二颜色子像素的形状及尺寸大致相同。
例如，所述第一颜色子像素和所述第二颜色子像素分别为红色子像素和绿色子像素，所述第三颜色子像素为蓝色子像素。
例如，所述多个子像素组包括沿所述第一方向交替排列的第一子像素组和第二子像素组，所述第一子像素组中的所述第一颜色子像素和所述第二颜色子像素所在行与所述第三颜色子像素所在行沿所述第二方向的排列顺序与所述第二子像素组中的所述第一颜色子像素和所述第二颜色子像素所在行与所述第三颜色子像素所在行沿所述第二方向的排列顺序相反。
例如，所述子像素组中的各颜色子像素的形状及尺寸相同，且所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素分别为红色子像素、绿色子像素和蓝色子像素。
本公开的至少一实施例提供一种显示装置包括上述阵列基板。
例如，所述显示装置的分辨率为8k。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开一实施例提供的阵列基板的局部结构示意图；
图1B为图1A所示的一个子像素组工作时的信号时序图；
图2A为本公开一实施例的一示例提供的阵列基板的局部结构示意图；
图2B为图2A所示的阵列基板上的两个子像素组的电路结构示意图；
图3A为图2A所示的一个像素组的像素版图；
图3B为阵列基板沿图3A中所示的AA线所截的局部截面示意图；
图4为与包括图3A所示的像素版图的阵列基板对应设置的对置基板的示意图；以及
图5为本公开另一实施例提供的阵列基板的局部结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
在研究中，本申请的发明人发现：具有高分辨率和高品质特性的有机发光二极管显示装置，例如分辨率为8k的显示装置，在设计过程中会受到像素版图空间的限制，数据信号线数量的增加等因素导致增加成本等问题。
本公开的实施例提供一种阵列基板以及显示装置。阵列基板包括：至少一条数据线以及沿第一方向和第二方向阵列排布的多个子像素组。各子像素组包括沿第二方向排列的两排子像素，两排子像素中的一排包括第一颜色子像素和第二颜色子像素，另一排包括第三颜色子像素；每个子像素组中的第一颜色子像素、第二颜色子像素和第三颜色子像素连接到至少一条数据线中的同一条数据线。本公开实施例中的阵列基板减少了数据线的数量，节省了像素版图空间，从而不仅降低了设计成本，还降低了绑定难度，进而提高了绑定良率。
下面结合附图对本公开实施例提供的阵列基板以及显示装置进行描述。
图1A为本公开一实施例提供的阵列基板的局部结构示意图。如图1A所示，阵列基板包括沿第一方向(如图所示的X方向)和第二方向(如图所示的Y方向)阵列排布的多个子像素组100。本公开一实施例以第一方向例如为行方向，第二方向例如为列方向为例，但不限于此。各子像素组100包括两行子像素，两行子像素中的一行包括第一颜色子像素110和第二颜色子像素120，另一行包括第三颜色子像素130。图1A示意性的示出2*2阵列排布的子像素组，且两行子像素中的第一行包括第一颜色子像素110和第二颜色子像素120，两行子像素中的第二行包括第三颜色子像素130。
如图1A所示，阵列基板还包括至少一条数据线200，例如多条数据线200，每列子像素组对应一条数据线200，且每条数据线200连接至与其对应的子像素组100中的各子像素，即每条数据线200连接至与其对应的一列子像素组中的每个子像素组100包括的不同颜色子像素。
例如，每个子像素组100包括分别位于两行的三个不同颜色子像素，即第一颜色子像素110、第二颜色子像素120和第三颜色子像素130。例如，第一颜色子像素110和第二颜色子像素120分别为红色子像素和绿色子像素，第三颜色子像素130为蓝色子像素。当然本公开实施例不限于每个子像素组包括三个不同颜色子像素，还可以包括四个或者更多个不同颜色子像素，则与每个子像素组对应的数据线与该子像素组中的每个子像素连接以提供数据信号。
本公开实施例中每列子像素组中的子像素(例如三种不同颜色子像素)共用同一条数据线，可以节省数据线的数量，从而节省了像素版图的空间，降低了数据驱动源(例如source COF)和印刷电路板(printed circuit board，PCB)的设计成本，也降低了绑定难度，进而提高绑定的良率。
例如，本公开实施例中的每个子像素组包括的三个子像素可以构成一个像素，即，每个子像素组为一个像素。在本公开实施例提供的阵列基板应用于具有8k分辨率的显示装置时，显示装置显示的8k图像例如可以包括7680*4320个像素，则数据驱动源引脚(SourcePIN)的数目可以为7680个像素(即为7680个子像素组)对应的数据线的数量，即为7680个。相对于一般的8k分辨率的显示装置中每个像素(包括三个不同颜色子像素)对应于至少两条数据线的情况，本公开实施例至少将数据线数量降低了50％，极大简化了数据驱动源的设计以及布线设计，从而减少了硬件成本。
例如，如图1A所述，第一颜色子像素110和第二颜色子像素120之间的间隙101在X方向上的正投影与第三颜色子像素130在X方向上的正投影有交叠。
例如，如图1A所示，沿第一方向，各子像素组100中的第三颜色子像素130的尺寸大于第一颜色子像素110的尺寸，且第三颜色子像素130的尺寸大于第二颜色子像素120的尺寸。
例如，沿第一方向，各子像素组100中的第三颜色子像素130的尺寸大于第一颜色子像素110和第二颜色子像素120的尺寸之和。
例如，沿第一方向，各子像素组100中的第一颜色子像素110的尺寸、第二颜色子像素120的尺寸以及第一颜色子像素110和第二颜色子像素120的间隙101之和大致等于第三颜色子像素130的尺寸，且第三颜色子像素130的中心距另外两个颜色子像素(即第一颜色子像素110和第二颜色子像素120)的中心的距离相同。第一颜色子像素110和第二颜色子像素120之间的间隙101的沿Y方向的中心线与第三颜色子像素130的沿Y方向的中心线重合，即，子像素组100中的子像素排列为轴对称图形。
例如，如图1A所示，第一颜色子像素110和第二颜色子像素120的形状及尺寸大致相同。例如，每个子像素组100中三个子像素排列为大致方形的形状。
例如，如图1A所示，数据线200穿过与其对应的子像素组100中的第一颜色子像素110和第二颜色子像素120之间的间隙101，且沿第二方向，数据线200从第三颜色子像素130的一侧绕过第三颜色子像素130的边缘至第三颜色子像素130的另一侧。例如，数据线200的沿第二方向延伸的第一部分穿过与其连接的子像素组100中的第一颜色子像素110和第二颜色子像素120之间的间隙，且数据线200的第二部分从第三颜色子像素130的第一侧绕过第三颜色子像素130的边缘至第三颜色子像素130的第二侧，第一侧和第二侧分别位于第三颜色子像素130的沿第一方向延伸的中心线的两侧。也就是，数据线200从第M(M为大于0的整数)个子像素组100中的第三颜色子像素130面向第M个子像素组100中的第二颜色子像素120的一侧绕过第三颜色子像素130的边缘至其面向第M+1个子像素组100的第二颜色子像素120的一侧。本公开实施例中的数据线200为弯曲数据线，即数据线200的形状为非直线型。
例如，数据线200可以绕过第三颜色子像素130的右侧边缘，也可以绕过第三颜色子像素130的左侧边缘，且沿Y方向相邻的两个子像素组对应的部分数据线的弯折方向可以相同，也可以不同。
例如，如图1A所示，数据线200的沿Y方向延伸的第一部分位于同一列子像素组中的第一颜色子像素110和第二颜色子像素120之间，且数据线200的沿Y方向延伸的第二部分位于相邻两列子像素组中的相邻两个第三颜色子像素130之间。
例如，多条数据线200的弯折方向可以均相同，也可以部分相同，只要每条数据线200连接至与其对应的子像素组100中的各子像素即可。
例如，如图1A所示，阵列基板还包括至少一个栅线组300，栅线组300包括沿第一方向延伸的第一栅线310、第二栅线320和第三栅线330。在每行子像素组中，第一颜色子像素110与第一栅线310连接，第二颜色子像素120与第二栅线320连接，第三颜色子像素130与第三栅线330连接。
例如，每个子像素组100中的不同颜色子像素分别与不同的栅线连接，且与每行子像素组100对应的栅线组300中包括的栅线的数量等于该行子像素组中的每个子像素组包括的子像素的数量。例如，每个子像素组可以包括四个或更多不同颜色子像素，则该子像素组中的子像素共用一条数据线，且每个子像素连接至不同的栅线。
例如，第一栅线310和第二栅线320分别位于第一颜色子像素110在第二方向上的两侧。也就是第一栅线310和第二栅线320分别位于第一颜色子像素110的沿第一方向延伸的中心线的两侧。为了方便第一颜色子像素110与第一栅线310连接，第二颜色子像素120与第二栅线320连接，本实施示意性的将第一栅线310和第二栅线320分别设置在第一颜色子像素110在第二方向的两侧，但不限于此，第一栅线和第二栅线也可以设置在第一颜色子像素在第二方向的同一侧。
例如，如图1A所示，第三栅线330可以穿过每行子像素组中第一颜色子像素110和第三颜色子像素130之间的间隙，也可以穿过相邻的两行子像素组之间的间隙，本实施例对此不做限制。
例如，如图1A所示，第一栅线310位于第一颜色子像素110远离第二栅线320的一侧，第三栅线330位于第二栅线320面向第三颜色子像素130的一侧。
图1B为图1A所示的一个子像素组工作时的信号时序图。图1B所示的G1、G2、G3以及Data分别表示对图1A所示的第一栅线310、第二栅线320、第三栅线330以及数据线200输入的电平信号。
例如，如图1A和图1B所示，在第一阶段，第一栅线310输入的扫描信号为高电平信号，数据线200被输入的数据信号为高电平信号，第二栅线320和第三栅线330被输入的扫描信号为低电平信号。此时，第一颜色子像素110的第一薄膜晶体管(后续提到)处于导通状态，第二颜色子像素120的第一薄膜晶体管(后续提到)和第三颜色子像素130的第一薄膜晶体管(后续提到)处于截止状态，高电平数据信号仅通过第一颜色子像素110的第一薄膜晶体管对该子像素中的电容(后续提到)充电。在第二阶段，第二栅线320输入的扫描信号为高电平信号，数据线200被输入的数据信号为高电平信号，第一栅线310和第三栅线330被输入的扫描信号为低电平信号。此时，第二颜色子像素120的第一薄膜晶体管处于导通状态，第一颜色子像素110的第一薄膜晶体管和第三颜色子像素130的第一薄膜晶体管处于截止状态，数据信号仅通过第二颜色子像素120的第一薄膜晶体管对该子像素中的电容(后续提到)充电。在第三阶段，第三栅线330输入的扫描信号为高电平信号，数据线200被输入的数据信号为高电平信号，第二栅线320和第一栅线310被输入的扫描信号为低电平信号。此时，第三颜色子像素130的第一薄膜晶体管处于导通状态，第二颜色子像素120的第一薄膜晶体管和第一颜色子像素110的第一薄膜晶体管处于截止状态，数据信号仅通过第三颜色子像素130的第一薄膜晶体管对该子像素中的电容(后续提到)充电。由此，本公开实施例中，每个子像素组可以通过与其对应的三条栅线和一条数据线分时输入控制信号和数据信号而实现显示。
例如，如图1B所示，在每个子像素组包括的子像素用于显示不同灰阶画面时，数据线为不同子像素输入的数据信号的电平信号不同。
图2A为本公开一实施例的一示例提供的阵列基板的局部结构示意图，图2A示意性的示出两个沿第一方向排列的子像素组。如图2A所示，本示例提供的阵列基板除了包括图1A所示的结构外，还包括沿第二方向延伸的感测线400，感测线400位于相邻的两列子像素组之间，且感测线400与位于其一侧的子像素组100的第一颜色子像素110和第三颜色子像素130连接，且与位于其另一侧的子像素组100的第二颜色子像素120连接。也就是，相邻的两个子像素组100之间设置有一条感测线400，两个子像素组100之一的第一颜色子像素110和第三颜色子像素130与两个子像素组100中的另一个的第二颜色子像素120共用一条感测线400。
例如，如图2A所示，阵列基板还包括：沿第二方向延伸的电源线600，电源线600位于相邻两列子像素组之间，且电源线600连接至与其相邻的一列子像素组中的各颜色子像素。也就是，一条电源线600对应于一列子像素组，且子像素组100中的各颜色子像素共用一条电源线600。
例如，在沿第一方向排列的第N个子像素组100与第N+1个子像素组100之间的间隙中，电源线600位于感测线400的远离与该感测线400连接的第一颜色子像素110和第三颜色子像素130的一侧，N为大于0的正整数。例如，如图2A所示的沿X方向的箭头所指的方向排列的第一个子像素组100可以为第N+1个子像素组100，第N个子像素组没有示出，而图2A中的第N个子像素组100与第N+1个子像素组100之间的间隙为沿X方向的箭头所指的方向排列的第一个子像素组100远离第二个子像素组100的一侧的间隙。如图2A所示，电源线600位于感测线400的远离与该感测线400连接的第一颜色子像素110和第三颜色子像素130的一侧。本公开实施例不限于此，电源线也可以位于感测线的靠近与该感测线连接的第一颜色子像素和第三颜色子像素的一侧，电源线与感测线的具体布线位置根据实际像素版图而定。
图2B为图2A所示的阵列基板上的两个子像素组的电路结构示意图。本公开实施例提供的阵列基板可以应用于有机发光二极管(OLED)显示装置，或者量子点发光二极管(QLED)装置。OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素中是否引入开关元器件分为有源矩阵(Active Matrix)驱动和无源矩阵(Passive Matrix)驱动。AMOLED在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。
图2B示意性的示出每个子像素的像素电路为3T1C像素电路，即利用三个薄膜晶体管(Thin-film transistor，TFT)和一个存储电容C来实现驱动OLED发光的功能。需要说明的是每个子像素的像素电路不限于3T1C，还可以增加薄膜晶体管和存储电容的数量，只要其中一个薄膜晶体管与感测线连接即可。当然，每个子像素的像素电路也可以是2T1C像素电路，即包括一个开关晶体管、一个驱动晶体管和一个存储电容。
如图2B所示，以第一颜色子像素110为例，3T1C像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、驱动晶体管T3、存储电容C以及发光元件EL。第一薄膜晶体管T1为开关晶体管，第二薄膜晶体管T2为补偿晶体管。上述的第一薄膜晶体管T1、驱动晶体管T3以及存储电容C构成了2T1C像素电路。
例如，第一薄膜晶体管T1、第二薄膜晶体管T2、驱动晶体管T3可以为顶栅薄膜晶体管。
例如，发光元件EL可以为有机发光二极管，但本公开的实施例不限于此，例如还可以为量子点发光二极管(QLED)等。
例如，发光元件可以为顶发射有机发光二极管，每个子像素组可以包括红色、绿色以及蓝色子像素，且三个不同颜色子像素共用一条数据线。本实施例不限于此，发光元件也可以为底发射有机发光二极管，每个子像素可以包括红色、绿色、蓝色以及白色子像素，且四个不同颜色子像素共用一条数据线。
例如，如图2A和图2B所示，第一薄膜晶体管T1的栅极根据通过第一栅线310接收的扫描信号导通，第一薄膜晶体管T1的第一极连接到数据线200以接收数据信号Vdata，第一薄膜晶体管T1的第二极连接到驱动晶体管T3的栅极，并且执行开关操作以将数据信号Vdata从数据线200传送至驱动晶体管T3的栅极；驱动晶体管T3的第一极连接到电源线600以接收第一电压VDD(高电压，例如恒定的正电压)，驱动晶体管T3的第二极连接到发光元件EL的正极端(阳极)，驱动晶体管T3用于将发射电流IOLED供应给发光元件EL；存储电容C的第一极连接到第一薄膜晶体管T1的第二极以及驱动晶体管T3的栅极，存储电容C的第二极连接到驱动晶体管T3的第二极；发光元件EL的负极端(阴极)用于接收第二电压VSS(低电压，例如接地电压)。当通过第一栅线310施加扫描信号以开启第一薄膜晶体管T1时，数据驱动电路通过数据线200输入的数据信号Vdata可以通过第一薄膜晶体管T1对存储电容C充电，由此可以将数据信号Vdata存储在存储电容C中，且存储的数据信号Vdata可以控制驱动晶体管T3的导通程度，由此可以控制流过驱动晶体管T3以驱动发光元件EL发光的电流大小，即此电流决定该第一颜色子像素110发光的灰阶。
同理，在第二颜色子像素120中，第一薄膜晶体管T10的栅极根据通过第二栅线320接收的扫描信号导通，第一薄膜晶体管T10的第一极连接到数据线200以接收数据信号Vdata，第一薄膜晶体管T10的第二极连接到驱动晶体管T30的栅极；驱动晶体管T30的第一极连接到电源线600以接收第一电压VDD(高电压，例如恒定的正电压)，驱动晶体管T30的第二极连接到发光元件的正极端；存储电容的第一极连接到第一薄膜晶体管T10的第二极以及驱动晶体管T30的栅极，存储电容的第二极连接到驱动晶体管T30的第二极；发光元件的负极端用于接收第二电压VSS(低电压，例如接地电压)。当通过第二栅线320施加扫描信号以开启第一薄膜晶体管T10时，数据驱动电路通过数据线200输入的数据信号Vdata可以通过第一薄膜晶体管T10对存储电容充电，由此可以将数据信号Vdata存储在存储电容中，且存储的数据信号Vdata可以控制驱动晶体管T30的导通程度，由此可以控制流过驱动晶体管T30驱动发光元件发光的电流大小，即此电流决定该第二颜色子像素120发光的灰阶。
在第三颜色子像素130中，第一薄膜晶体管T11的栅极根据通过第三栅线330接收的扫描信号导通，第一薄膜晶体管T11的第一极连接到数据线200以接收数据信号Vdata，第一薄膜晶体管T11的第二极连接到驱动晶体管T31的栅极；驱动晶体管T31的第一极连接到电源线600以接收第一电压VDD(高电压，例如恒定的正电压)，驱动晶体管T31的第二极连接到发光元件的正极端；存储电容的第一极连接到第一薄膜晶体管T11的第二极以及驱动晶体管T31的栅极，存储电容的第二极连接到驱动晶体管T31的第二极；发光元件的负极端用于接收第二电压VSS(低电压，例如接地电压)。当通过第三栅线330施加扫描信号以开启第一薄膜晶体管T11时，数据驱动电路通过数据线200输入的数据信号Vdata可以通过第一薄膜晶体管T11对存储电容充电，由此可以将数据信号Vdata存储在存储电容中，且存储的数据信号Vdata可以控制驱动晶体管T31的导通程度，由此可以控制流过驱动晶体管T31驱动发光元件发光的电流大小，即此电流决定该第三颜色子像素130发光的灰阶。
目前，大尺寸显示面板通常通过结合电学补偿与光学补偿的方式对像素电路进行补偿，该方式可以整合电学补偿与光学补偿的优点，提升显示面板的均匀性。一般来说，电学补偿可以透过感测线获取的像素电路的电压或电流来决定补偿数据，以补偿驱动薄膜晶体管的特性(例如，阈值电压和迁移率等)；光学补偿可以整体上补偿显示面板的均匀性。
例如，图2B所示的每个子像素的像素电路是可以检测驱动晶体管的阈值电压的像素电路，以第一颜色子像素110为例，该像素电路中的第二薄膜晶体管T2为感测晶体管，该感测晶体管T2的第一极经由感测线与检测电路(未示出)连接以实现补偿功能。如图2B所示，以第一颜色子像素110为例，当驱动晶体管T3导通之后，可以经由第二薄膜晶体管T2对检测电路充电，使得驱动晶体管T3的第二极电位改变。当驱动晶体管T3的第二极的电压Vs等于驱动晶体管T3的栅极电压Vg与驱动晶体管的阈值电压Vth的差值时，驱动晶体管T3截止。此时，可以在驱动晶体管T3截止后，再经由导通的第二薄膜晶体管T2从驱动晶体管T3的第二极获取感测电压(也即，驱动晶体管T3截止后的源极的电压Vb)。在获取驱动晶体管T3截止后的源极的电压Vb之后，则可以获取驱动晶体管T3的阈值电压Vth＝Vdata-Vb。由此可以基于每个像素电路中驱动晶体管的阈值电压针对每个像素电路建立补偿数据，进而可以实现阵列基板上各个子像素的阈值电压补偿功能。
例如，第二薄膜晶体管T2的第二极还可以将感测的发光元件EL正极端的电流经由感测线输入到检测电路以获取发光元件EL用于发光的电流，然后基于该电流对每个发光元件建立补偿数据，进而实现各子像素发光元件的光学补偿，以实现整体上补偿显示面板的均匀性。
如图2B所示，第一颜色子像素110中的第一薄膜晶体管T1和第二薄膜晶体管T2均与第一栅线310连接，第二颜色子像素120中的第一薄膜晶体管T10和第二薄膜晶体管T20均与第二栅线320连接，第三颜色子像素130中的第一薄膜晶体管T11和第二薄膜晶体管T21均与第三栅线330连接。也就是，每个子像素中的第一薄膜晶体管和第二薄膜晶体管均连接至同一栅线，通过同一栅线可以控制第一薄膜晶体管和第二薄膜晶体管同时导通或者截止。本实施例不限于此，每个子像素中的第一薄膜晶体管和第二薄膜晶体管也可以均连接至不同的栅线，此时每个子像素中的第一薄膜晶体管和第二薄膜晶体管可以分时导通。
本公开实施例通过将与每行子像素组对应的栅线的数量设置为与每个子像素组中包括的子像素的数量一致，从而可以使得每个子像素组中的子像素共用一条数据线以节省数据线的数量，节省了像素版图空间，从而不仅降低了设计成本，还降低了绑定难度，进而提高绑定良率。本公开实施例中，通过减少数据线的数量可以节省版图空间，而节省的空间既可以增加绑定空间，也可以用于设置感测线以实现对子像素的电学和光学补偿。
例如，在本公开实施例提供的阵列基板应用于具有8k分辨率的显示装置时，显示装置显示的8k图像例如可以包括7680*4320个像素，则数据驱动源引脚(Source PIN)的数目可以为7680个像素(即为7680个子像素组)对应的数据线和感测线的数量(每个像素对应一条数据线和一条感测线)，即为15360个。相对于一般的8k分辨率的显示装置中每个像素(包括三个不同颜色子像素)对应于至少两条数据线和一条感测线的情况，本公开实施例至少将数据驱动源引脚数量降低了33％，极大简化了数据驱动源的设计以及布线设计，从而减少了硬件成本。
图3A为图2A所示的一个像素组的像素版图。如图3A所示，以第一颜色子像素110为例进行描述，第一薄膜晶体管T1的栅极连接至第一栅线310，第一薄膜晶体管T1的栅极与第一栅线310位于同一层，且材料相同，例如第一薄膜晶体管T1的栅极可以为第一栅线310的一部分以节省版图空间。第一薄膜晶体管T1的第一极连接至数据线200，例如数据线200所在导电层(SD层)通过过孔与第一薄膜晶体管T1的源极区(半导体层105中被导体化的区域)的连接以形成第一极，与数据线200同层设置的导电层104(即SD层)通过过孔与第一薄膜晶体管T1的漏极区(半导体层105中被导体化的区域)连接以形成第一薄膜晶体管T1的第二极。例如，上述与第一薄膜晶体管T1的源极区和漏极区分别对应设置的两个过孔可以为位于半导体层105与数据线200所在导电层104之间的绝缘层中的过孔，且这两个过孔可以分别位于第一栅线310的两侧。例如，上述第一栅线310所在膜层可以位于半导体层105远离数据线200所在导电层的一侧，即栅线组所在膜层位于半导体层靠近衬底基板(图中未示出)的一侧。驱动晶体管T3的栅极通过过孔与第一薄膜晶体管T1的第二极所在的导电层104连接，例如第一薄膜晶体管T1的第二极所在的导电层104通过位于驱动晶体管T3的栅极与该导电层104之间的绝缘层中设置的过孔与驱动晶体管T3的栅极电连接。电源线600通过过孔与导电的遮光层102电连接。例如电源线600与数据线200位于同一侧，可以由同一金属层图案化形成。例如，遮光层102位于电源线600面向衬底基板的一侧。驱动晶体管T3的第一极通过遮光层102与电源线600电连接，例如导电层104通过过孔与驱动晶体管T3的源极区(半导体层105导体化的区域)连接以形成第一极，该第一极对应的导电层104通过过孔与遮光层102的一部分连接，遮光层102的另一部分通过过孔与电源线600连接。例如，驱动晶体管T3的栅极对应的过孔以及其第一极对应的过孔位于第二栅线320靠近该驱动晶体管T3的栅极的一侧，而与电源线600电连接的遮光层102的沿X方向延伸的部分位于第二栅线320的另一侧。驱动晶体管T3的第二极可以作为存储电容的第二极，驱动晶体管T3的栅极(即与该栅极连接的导体层104)可以作为存储电容的第一极，存储电容的第二极与第一极之间设置有绝缘层；第一颜色子像素110的第二薄膜晶体管T2的栅极连接至第一栅线310，第二薄膜晶体管T2的栅极与第一栅线310位于同一层，且材料相同，例如第二薄膜晶体管T2的栅极可以为第一栅线310的一部分；第二薄膜晶体管T2的第一极连接至感测线400，例如感测线400可以通过过孔与第二薄膜晶体管T2的源极区(半导体层105导体化的区域)连接以形成第一极，第二薄膜晶体管T2的第二极通过过孔与发光元件的阳极(图中未示出)连接。例如，感测线400与数据线200位于同层，两者可以由同一导电层图案化形成。第二薄膜晶体管T2的第一极和第二极对应的两个过孔分别位于第一栅线310的两侧。
例如，如图3A所示，以第二颜色子像素120为例进行描述，第一薄膜晶体管T10的栅极连接至第二栅线320，第一薄膜晶体管T10的第一极连接至数据线200，第一薄膜晶体管T10的第二极连接至驱动晶体管T30的栅极。第二颜色子像素120的第一薄膜晶体管T10中各极与相应结构的连接方式与第一颜色子像素110中第一薄膜晶体管T1中各极与相应结构的连接方式相同，在此不再赘述。驱动晶体管T30的栅极可以作为存储电容的第一极，驱动晶体管T30的第一极通过遮光层102与电源线600电连接，驱动晶体管T30的第二极既用于与发光元件的阳极连接，还作为存储电容的第二极。第二颜色子像素120的驱动晶体管T30中各极与相应结构的连接方式与第一颜色子像素110中驱动晶体管T3中各极与相应结构的连接方式相同，在此不再赘述。第二薄膜晶体管T20的栅极连接至第二栅线320，第二薄膜晶体管T20的第一极连接至感测线400，第二薄膜晶体管T20的第二极与发光元件的阳极连接。第二颜色子像素120的第二薄膜晶体管T20中各极与相应结构的连接方式与第一颜色子像素110中第二薄膜晶体管T2中各极与相应结构的连接方式相同，在此不再赘述。
例如，如图3A所示，以第三颜色子像素130为例进行描述，第一薄膜晶体管T11的栅极连接至第三栅线330，第一薄膜晶体管T11的第一极连接至数据线200，第一薄膜晶体管T11的第二极连接至驱动晶体管T31的栅极，驱动晶体管T31的栅极可以作为存储电容的第一极；驱动晶体管T31的第一极通过遮光层102与电源线600电连接，驱动晶体管T31的第二极既用于与发光元件的阳极连接，还作为存储电容的第二极；第二薄膜晶体管T21的栅极连接至第三栅线330，第二薄膜晶体管T21的第一极连接至感测线400，第二薄膜晶体管T21的第二极与发光元件的阳极连接。第三颜色子像素130中各薄膜晶体管与相应结构的连接方式与第一颜色子像素110中各薄膜晶体管与相应结构的连接方式相同，在此不再赘述。
例如，本公开实施例以发光元件为顶发射有机发光二极管为例进行描述，发光元件包括透明阴极、发光层以及阳极，透明阴极位于发光层的出光侧。例如，阵列基板包括衬底基板，透明阴极位于发光层远离衬底基板的一侧。
例如，图3B为阵列基板沿图3A中所示的AA线所截的局部截面示意图。如图3A和图3B所示，阵列基板还包括沿第二方向延伸的多个辅助电极500，辅助电极500与子像素包括的发光元件的阴极501电连接。图3B仅示意性的示出了位于衬底基板1001上的辅助电极500，没有示出辅助电极500与衬底基板1001之间的其他膜层。图3A仅示出了辅助电极500，而没有示出衬底基板以及位于辅助电极500远离衬底基板一侧的膜层，且图3A中的开孔103为用于暴露辅助电极500的开孔。
例如，图3A所示的开孔103为图3B所示的位于辅助电极500远离衬底基板1001一侧的钝化层106中设置的用于暴露辅助电极500的开口。阵列基板还包括设置在钝化层106远离衬底基板1001一侧的树脂层107，树脂层107设置有暴露开孔103的树脂开孔。树脂层107远离衬底基板1001的一侧设置有阳极材料层108，该阳极材料层108与发光元件的阳极的材料相同，但是两者是不连接的，该阳极材料层108位于开孔103中以及围绕开孔103的树脂层107上，且阳极材料层108通过开孔103与辅助阴极500接触以实现两者的电连接。
例如，如图3B所示，阵列基板还包括位于阳极材料层108上的像素限定层109，像素限定层109设置有用于暴露开孔103的开口1090，像素限定层109的开口1090内设置有发光元件的透明阴极501，透明阴极501可以通过阳极材料层108与辅助阴极500电连接，从而可以降低透明阴极501的电阻，减小电压降，进而实现具有大尺寸顶发射有机发光二极管显示装置的设计。本公开实施例中暴露辅助阴极500的开口103中设置阳极材料层108是为了防止透明阴极501的材料在直接形成在开口103中时发生断裂，即阳极材料层108作为过渡导电层。本实施例不限于此，透明阴极也可以直接形成在开口中以与辅助电极直接接触。
本公开实施例通过减少数据线的数量而节省的布线空间可以用于设置辅助电极，以有效降低发光元件阴极的电压降。
例如，图3A示意性的示出与一个子像素组对应的辅助电极500可以被一个开孔103暴露以实现与发光元件的阴极的电连接，本实施例不限于此，辅助电极还可以被两个或者更多个开孔暴露，只要被开孔103暴露的辅助电极500可以与阴极电连接以满足有效降低阴极的电压降即可。
例如，阵列基板可以包括至少一个辅助电极500。
例如，阵列基板包括多个辅助电极500，且相邻的两个辅助电极500之间包括至少一列子像素组。
例如，相邻的两个辅助电极500之间包括的子像素组的列数可以相同，也可以不同。为了简化工艺，且使整个阵列基板上的发光元件的阴极的电压降均匀化，可以将辅助电极均匀的设置在阵列基板中。
例如，图4为与包括图3A所示的像素版图的阵列基板对应设置的对置基板的示意图。图4示意性的示出与图3A所示的一个子像素组对应的对置基板的示意图。如图4所示，对置基板包括分别与三个不同颜色子像素对应的第一颜色子像素透光区1100、第二颜色子像素透光区1200、第三颜色子像素透光区1300以及各透光区之间的黑矩阵700。
例如，对置基板上与第一颜色子像素对应的第一颜色子像素透光区1100上可以设置第一颜色滤光膜以选择性透过第一颜色光，同理第二颜色子像素透光区1200可以设置第二颜色滤光膜以选择性透过第二颜色光，第三颜色子像素透光区1300可以设置第三颜色滤光膜以选择性透过第三颜色光。通过在不同透光区设置不同颜色的滤光膜可以对子像素发出的不同颜色光进行修正以提高色纯度。
例如，图5为本公开另一实施例提供的阵列基板的局部结构示意图。与图1A所示的实施例不同之处在于，本实施例中的多个子像素组100包括沿第一方向(即图中所示的X方向)交替排列的第一子像素组1010和第二子像素组1020，第一子像素组1010中的第三颜色子像素130中心指向第一颜色子像素110的中心和第二颜色子像素120的中心连线中点的方向为第一方向，即图中所示的Y方向的箭头所指的方向为第一方向；第二子像素组1020中的第三颜色子像素130的中心指向第一颜色子像素110的中心和第二颜色子像素120的中心连线中点的方向为第二方向，第一方向和第二方向相反。也就是，第一子像素组1010中和第二子像素组1020中第一颜色子像素110和第二颜色子像素120所在行和第三颜色子像素130所在行沿第二方向上的排列顺序相反。
例如，如图5所示，第一子像素组1010中的第一颜色子像素110和第二子像素组1020中的第三颜色子像素130与第一栅线310连接，第一子像素组1010中的第二颜色子像素120和第二子像素组1020中的第一颜色子像素110与第二栅线320连接，第一子像素组1010中的第三颜色子像素130和第二子像素组1020中的第二颜色子像素120与第三栅线330连接。本实施例不限于此，只要每个子像素组中的三个不同颜色子像素分别与不同的栅线连接即可。本公开实施例中，每个子像素组中的各子像素连接至同一数据线，且不同子像素连接至不同的栅线。
本实施例中沿第一方向相邻的两个子像素组100中设置的第三颜色子像素130的分别位于不同行，例如，第一子像素组1010中的第三颜色子像素130位于第二行，第二子像素组1020中的第三颜色子像素130位于第一行。也就是，第一子像素组1010包括的三个子像素排列为倒品字形，第二子像素组1020包括的三个子像素排列为正品字形。
本实施例中还包括图1A-图4所示的感测线、电源线以及辅助电极，且本实施例中的数据线、栅线、测线、电源线以及辅助电极的位置可以与图1A-4所示的实施例中的数据线、感测线、电源线以及辅助电极的位置相同，在此不再赘述。
本实施例中的各子像素的像素电路结构可以与图1A-4所示的实施例中的各子像素的像素电路结构相同，即，本实施例中的各子像素可以包括3T1C结构，但不限于3T1C，还可以增加薄膜晶体管和存储电容的数量，只要其中一个薄膜晶体管与感测线连接即可。当然，每个子像素的像素电路也可以是2T1C像素电路，即包括一个开关晶体管、一个驱动晶体管和一个存储电容。
本实施例中的各信号线与子像素的连接关系也可以与图1A-4所示的实施例中的各信号线与子像素的连接关系相同，在此不再赘述。
例如，如图5所示，子像素组100中的各颜色子像素的形状及尺寸相同，且第一颜色子像素110、第二颜色子像素120和第三颜色子像素130分别为红色子像素、绿色子像素和蓝色子像素。
本公开另一实施例提供一种显示装置，该显示装置包括上述实施例所述的阵列基板。采用上述阵列基板的显示装置中的数据线数量较少，可以在有限的布线空间内实现超高分辨率，且降低显示装置的成本。
例如，本公开实施例提供的显示装置可以为有机发光二极管显示装置，且显示装置的分辨率为8k。
例如，本公开实施例提供的显示装置显示的8k图像可以包括7680*4320个像素，即沿水平方向排列的一排像素的数量约为7680个，竖直方向排列的一排像素的数量约为4320个。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (16)

1.一种阵列基板，包括：
沿第一方向和第二方向阵列排布的多个子像素组，所述多个子像素组的至少一个包括沿所述第二方向排列的两排子像素，所述两排子像素中的一排包括第一颜色子像素和第二颜色子像素，另一排包括第三颜色子像素；以及
至少一条数据线，
其中，每个所述子像素组中的所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素连接到所述至少一条数据线中的同一条数据线；
所述多个子像素组的至少一个中，所述第一颜色子像素和所述第二颜色子像素的间隙在所述第一方向上的正投影与所述第三颜色子像素在所述第一方向上的正投影有交叠；
所述数据线的沿所述第二方向延伸的第一部分穿过与其连接的所述子像素组中的所述第一颜色子像素和所述第二颜色子像素之间的间隙，且所述数据线的第二部分从所述第三颜色子像素的第一侧绕过所述第三颜色子像素的边缘至所述第三颜色子像素的第二侧，所述第一侧和所述第二侧分别位于所述第三颜色子像素的沿所述第一方向延伸的中心线的两侧；
所述阵列基板还包括至少一个栅线组，所述至少一个栅线组包括沿所述第一方向延伸第一栅线、第二栅线和第三栅线，其中，每个所述子像素组中，所述第一颜色子像素与所述第一栅线连接，所述第二颜色子像素与所述第二栅线连接，所述第三颜色子像素与所述第三栅线连接。
2.根据权利要求1所述的阵列基板，其中，所述第一栅线和所述第二栅线分别位于所述第一颜色子像素的沿所述第一方向延伸的中心线的两侧。
3.根据权利要求1所述的阵列基板，还包括：
感测线，沿所述第二方向延伸，且位于相邻的两个所述子像素组之间，
其中，所述感测线与位于其一侧的所述子像素组的所述第一颜色子像素和所述第三颜色子像素连接，且与位于其另一侧的所述子像素组的所述第二颜色子像素连接。
4.根据权利要求3所述的阵列基板，其中，各所述子像素还包括像素电路，所述像素电路被配置为驱动所述子像素，所述像素电路包括第一薄膜晶体管、第二薄膜晶体管、驱动晶体管、存储电容以及发光元件，
所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极连接到同一栅线上，所述第一薄膜晶体管的第一极与所述数据线连接，所述第二薄膜晶体管的第一极与所述感测线连接，所述第二薄膜晶体管的第二极与所述发光元件的阳极连接；
所述驱动晶体管的栅极与所述第一薄膜晶体管的第二极连接，所述驱动晶体管的第二极与所述发光元件的阳极连接；
所述存储电容的第一极与所述驱动晶体管的栅极连接，所述存储电容的第二极与所述驱动晶体管的第二极连接。
5.根据权利要求4所述的阵列基板，还包括：
辅助电极，沿所述第二方向延伸，
其中，所述辅助电极与所述发光元件的阴极电连接，所述发光元件为顶发射有机发光二极管。
6.根据权利要求5所述的阵列基板，其中，所述阵列基板包括多个所述辅助电极，且相邻的两个所述辅助电极之间包括至少一列所述子像素组。
7.根据权利要求4所述的阵列基板，还包括：
多条电源线，沿所述第二方向延伸，且每条所述电源线位于相邻两个所述子像素组之间，
其中，每个所述子像素组对应一条电源线，每条所述电源线连接到与其对应的所述子像素组中的各子像素包括的所述驱动晶体管的第一极。
8.根据权利要求7所述的阵列基板，其中，在沿所述第一方向排列的第N个子像素组与第N+1个子像素组之间的间隙中，所述电源线位于所述感测线的远离与该感测线连接的所述第一颜色子像素和所述第三颜色子像素的一侧，N为大于0的正整数。
9.根据权利要求1-8任一项所述的阵列基板，其中，沿所述第一方向，所述子像素组中的所述第三颜色子像素的尺寸大于所述第一颜色子像素和所述第二颜色子像素的尺寸之和。
10.根据权利要求9所述的阵列基板，其中，沿所述第一方向，所述子像素组中的所述第一颜色子像素的尺寸、所述第二颜色子像素的尺寸以及所述第一颜色子像素和所述第二颜色子像素之间的间隙之和大致等于所述第三颜色子像素的尺寸，且所述第三颜色子像素的中心距所述第一颜色子像素和所述第二颜色子像素的中心的距离相同。
11.根据权利要求9所述的阵列基板，其中，所述第一颜色子像素和所述第二颜色子像素的形状及尺寸大致相同。
12.根据权利要求9所述的阵列基板，其中，所述第一颜色子像素和所述第二颜色子像素分别为红色子像素和绿色子像素，所述第三颜色子像素为蓝色子像素。
13.根据权利要求1-8任一项所述的阵列基板，其中，所述多个子像素组包括沿所述第一方向交替排列的第一子像素组和第二子像素组，所述第一子像素组中的所述第一颜色子像素和所述第二颜色子像素所在行与所述第三颜色子像素所在行沿所述第二方向的排列顺序与所述第二子像素组中的所述第一颜色子像素和所述第二颜色子像素所在行与所述第三颜色子像素所在行沿所述第二方向的排列顺序相反。
14.根据权利要求13所述的阵列基板，其中，所述子像素组中的各颜色子像素的形状及尺寸相同，且所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素分别为红色子像素、绿色子像素和蓝色子像素。
15.一种显示装置，包括权利要求1-14任一项所述的阵列基板。
16.根据权利要求15所述的显示装置，其中，所述显示装置的分辨率为8k。
CN201980000730.2A 2019-05-27 2019-05-27 阵列基板以及显示装置 Active CN112292634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/088604 WO2020237470A1 (zh) 2019-05-27 2019-05-27 阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN112292634A CN112292634A (zh) 2021-01-29
CN112292634B true CN112292634B (zh) 2022-08-30

Family

ID=73553567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000730.2A Active CN112292634B (zh) 2019-05-27 2019-05-27 阵列基板以及显示装置

Country Status (3)

Country Link
US (1) US11342386B2 (zh)
CN (1) CN112292634B (zh)
WO (1) WO2020237470A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053976B (zh) * 2021-03-12 2024-05-24 京东方科技集团股份有限公司 一种显示基板和显示装置
CN115437186B (zh) * 2022-08-31 2024-07-30 厦门天马微电子有限公司 阵列基板和显示装置
CN115236910B (zh) * 2022-09-23 2023-01-31 惠科股份有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257494A (zh) * 2013-04-27 2013-08-21 北京京东方光电科技有限公司 显示基板及显示装置
CN104483794A (zh) * 2014-12-29 2015-04-01 上海天马微电子有限公司 阵列基板、显示面板及其驱动方法,显示装置
CN104992957A (zh) * 2015-05-22 2015-10-21 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN106067476A (zh) * 2015-04-24 2016-11-02 乐金显示有限公司 具有子像素阵列结构的显示装置
CN109188805A (zh) * 2018-09-14 2019-01-11 上海中航光电子有限公司 像素阵列结构、显示面板及显示装置
CN109698225A (zh) * 2019-02-21 2019-04-30 合肥京东方卓印科技有限公司 一种显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355548B (en) 2006-11-22 2012-01-01 Au Optronics Corp Pixel array and display panel and display thereof
KR20100025861A (ko) * 2008-08-28 2010-03-10 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN106537486B (zh) * 2014-07-31 2020-09-15 株式会社半导体能源研究所 显示装置及电子装置
CN108878489B (zh) * 2018-06-27 2020-10-30 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
US10741617B2 (en) * 2018-10-09 2020-08-11 HKC Corporation Limited Pixel structure, array substrate and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257494A (zh) * 2013-04-27 2013-08-21 北京京东方光电科技有限公司 显示基板及显示装置
CN104483794A (zh) * 2014-12-29 2015-04-01 上海天马微电子有限公司 阵列基板、显示面板及其驱动方法,显示装置
CN106067476A (zh) * 2015-04-24 2016-11-02 乐金显示有限公司 具有子像素阵列结构的显示装置
CN104992957A (zh) * 2015-05-22 2015-10-21 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN109188805A (zh) * 2018-09-14 2019-01-11 上海中航光电子有限公司 像素阵列结构、显示面板及显示装置
CN109698225A (zh) * 2019-02-21 2019-04-30 合肥京东方卓印科技有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN112292634A (zh) 2021-01-29
US11342386B2 (en) 2022-05-24
US20210202601A1 (en) 2021-07-01
WO2020237470A1 (zh) 2020-12-03

Similar Documents

Publication Publication Date Title
US6911960B1 (en) Active-type electroluminescent display
US11205385B2 (en) Display panel and method of controlling the same, and display apparatus
KR100653299B1 (ko) 능동형 ｅｌ 표시 장치
US9812518B2 (en) Thin film transistor array substrate and organic light-emitting display apparatus including the same
KR101862793B1 (ko) 화소 배열 구조 및 이를 포함한 유기전계발광 표시장치
KR101158873B1 (ko) 유기전계발광 표시장치
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
TWI444953B (zh) 顯示設備、顯示設備的像素佈局方法及電子裝置
CN112292634B (zh) 阵列基板以及显示装置
US9099683B2 (en) Organic electroluminescence display and electronic equipment
JP2015125366A (ja) 表示装置
US10411076B2 (en) EL display device
CN109449183B (zh) 像素结构、显示面板及显示面板的控制方法
US11296169B2 (en) Array substrate, display panel, and display device each having improved resolution
CN111430433B (zh) 显示面板及显示装置
CN111863834A (zh) 阵列基板及其制作方法、显示面板、显示装置
KR101871420B1 (ko) 유기 전계발광 표시장치
KR20100119653A (ko) 유기전계발광소자와 그 구동방법 및 제조방법
KR20190079856A (ko) 유기발광표시장치 및 그의 제조방법
CN115000092A (zh) 显示基板及其制备方法、显示装置
CN113053950A (zh) 显示装置及其像素阵列基板
JP2010002531A (ja) 表示装置および電子機器
KR100614474B1 (ko) 전기 광학 장치, 액티브 매트릭스 기판 및 전자 기기
KR102498518B1 (ko) 유기 발광 표시 장치
KR20190074863A (ko) Oled 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant