CN112288068B - 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法 - Google Patents

一种无源射频识别标签的正反馈闩锁限幅控制电路和方法 Download PDF

Info

Publication number
CN112288068B
CN112288068B CN202011151063.9A CN202011151063A CN112288068B CN 112288068 B CN112288068 B CN 112288068B CN 202011151063 A CN202011151063 A CN 202011151063A CN 112288068 B CN112288068 B CN 112288068B
Authority
CN
China
Prior art keywords
circuit
signal
module
control signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011151063.9A
Other languages
English (en)
Other versions
CN112288068A (zh
Inventor
吴边
王祥仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excelio Technology Shenzhen Co Ltd
Original Assignee
Excelio Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excelio Technology Shenzhen Co Ltd filed Critical Excelio Technology Shenzhen Co Ltd
Priority to CN202011151063.9A priority Critical patent/CN112288068B/zh
Publication of CN112288068A publication Critical patent/CN112288068A/zh
Priority to US17/928,763 priority patent/US11893438B2/en
Priority to PCT/CN2021/123268 priority patent/WO2022083475A1/zh
Application granted granted Critical
Publication of CN112288068B publication Critical patent/CN112288068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/20—Circuit arrangements or systems for wireless supply or distribution of electric power using microwaves or radio frequency waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明所述无源射频识别标签的正反馈闩锁限幅控制电路和方法，可对第一天线端与第二天线端之间的电压进行动态整流控制，当天线端电压过高时，信号产生电路将泄流电路导通，使天线端的电荷输出至地，将整流出的直流电压降低；当天线端电压在限定电压以内时，信号产生电路使得泄流电路处于截止状态，整流电路将天线端的全部电荷整流为直流电源供负载电路使用，使得电流的消耗得到一定的控制。且本发明泄流电路为栅极电压受锁存器控制的MOS管，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平时具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低泄流通路中的漏电流，提高通讯性能。

Description

一种无源射频识别标签的正反馈闩锁限幅控制电路和方法
技术领域
本发明属于射频识别技术领域，具体是指一种应用于无源被动式射频识别标签的正反馈闩锁限幅控制电路，以及利用所述正反馈闩锁限幅控制电路进行分级限幅控制的方法。
背景技术
无源射频识别(Radio Frequency Identification，RFID)标签本身不带电池，其依靠读卡器发送的电磁能量工作。由于它结构简单、经济实用，因而其在物流管理、资产追踪以及移动医疗领域获得了广泛的应用。
无源RFID标签工作时，其会从周围环境中吸收读卡器发送的电磁能量。无源RFID标签在吸收能量之后，将一部分能量整流为直流电源，以供无源RFID标签内部电路工作；无源RFID标签还将另一部分能量输入内部的调制解调电路，调制解调电路会对该能量中携带的幅度调制信号进行解调，并将解调后的信号发送给无源RFID标签的数字基带部分处理。
在能量方面，由于无源RFID标签与读卡器的距离是变化的，因此，当无源RFID标签工作时，其从周围环境中吸收的电磁场能量也是变化的。当无源RFID标签离读卡器太近或读卡器发送的电磁能量太强时，无源RFID标签接收到的信号强度也较强，以至线圈上感应的电压超过了芯片中整流器模块所用的晶体管的耐压极限，造成晶体管的永久性损坏，导致RFID标签失效。
在数字通信方面，读卡器发射线圈发出其幅度受数字信号调制的载波，无源RFID标签通过感应线圈的耦合得到幅度调制的射频场信号，经过解调电路将信息从载波中检波解调出真实的信息，当无源RFID标签离读卡器太近或读卡器发送的电磁能量太强时，无源RFID标签内部的解调电路有可能无法辨别载波包络信号的高低，即接收的信号达到饱和，造成通讯失败。这种失败在读卡器首先发命令然后等待无源RFID标签应答的RTF通讯模式(Reader Talk First)下更容易发生。
为了解决上述无源RFID标签电路内部器件耐压可靠性以及其接受信号饱和的问题，无源RFID标签芯片电路内部需要施加幅度限制处理电路，以确保无源RFID标签上的天线两端电压被限制在一个预定的数值。
设计无源被动式射频识别标签的限幅电路面临一个设计难题，即限幅幅度的取值和为达到限幅目的而进行泄流的通路能力很难同时兼顾在近距离的极强场情形和远距离的极弱场情形。一方面，限幅幅度电压的取值过高的话，在极强场条件下泄流通路开启过晚，不利于对内部耐压程度有限的器件形成保护；反之，限幅幅度取值过低的时候，在极弱场条件下泄流通路的关断不够彻底，漏电电流会造成很大的能量损失；另一方面，泄流通路设计得过小，在极强场条件下泄流不够，也会造成整流电路输出端电压幅值过高而产生高压击穿的风险；反之，泄流通路设计得过大，泄流通路即便是在关断的条件下也会有较大的漏电电流，造成能量损失而缩短了通讯距离。业界现有无源RFID标签产品的通讯性能大都取决于无源RFID限幅电路处理技术是否可以对这两种情况做到最优的设计。
无源RFID标签的限幅控制电路在业界得到了广泛的创新性研究和实施技术探讨。其中，以卓捷创芯科技(深圳)有限公司的系列专利技术为主要线索，创新和研究的重点在于1)对限幅点电压高低的定义、分类和判定；2)对限幅泄流通路的泄流能力的控制机制两个方面。首先，专利技术ZL201410009153.2，即《一种动态整流控制电路与无源RFID及动态整流控制方法》，采取了动态调整限幅点电压的方法，对即时接收的场能量进行整流并成比例采样之后形成的镜像电流流过一个固定的电阻，从而产生了控制泄流通路开关进行开启与关断的控制电压；再者，专利技术ZL201410008854.4，即《一种可连续调整整流信号幅度的限幅电路与无源射频标签》，采取了一个可以精确定义的带隙基准电压来调整所定义的限幅点电压，当带隙基准电压的输出值是所有兼顾的条件下最优的取值时，限幅点电压的定义也得到了优化；另一项专利技术ZL201410009344.9，即《一种开关信号控制的整流与限幅电路与无源射频标签》，对具有不同泄流能力的泄流通路的控制信号进行了创新，提出了由一组开关信号来控制这些泄流通路，从而更精细地区分了在不同场能量条件下进行不同的操作时所需要的泄流能力；还有一项专利技术ZL201410009326.0，即《一种具有多种时间常数的整流限幅电路和无源射频标签》，将上一项专利技术中用到的开关逻辑信号变为具有不同上升沿延迟和下降沿延迟的模拟信号，从泄流通路打开的时间快慢上进行能量泄放的控制；最后，专利技术ZL201410009440.3，即《一种无源射频标签的智能化能量管理系统与能量管理方法》，将无源RFID标签电路的限幅点的定义、判定方法和控制，以及泄流通路的控制上升到系统架构设计层面进行规划和设计，形成智能化RFID标签系统设计的思想。
高性能的RFID标签电路设计面临进一步的挑战，即如何进一步提升通讯距离的问题。在此，低功耗电路设计技术往往会关注到纳安级(10-9安培)、乃至皮安级(10-12安培)漏电电流，也就是，在无源RFID电路设计中，如何有效降低泄流通路在关断状态下的漏电流的问题。
众所周知，深亚微米集成电路制造工艺在一步一步地缩小金属线宽、器件间距和金属线间距的同时，晶体管的导通阈值电压也随之降低，于是芯片系统可以工作在更低的系统供电电压下。半导体器件物理的规律表明，导通阈值电压越低，晶体管形成和开启沟道导通的电压就越低；同时，在关断的条件下，晶体管器件的漏电就越显著。在本申请所关注的无源RFID标签远距离应答的应用场合，纳安级的漏电会导致通讯距离上的缺失，是提高无源RFID产品性能的一个瓶颈。
发明内容
本发明针对无源被动式RFID标签芯片的能量管理问题提出一个新的技术方案，其核心是利用锁存器的电路特性使无源RFID标签芯片的泄流通路在关断的时候，漏电流远远小于现有技术所能达到的水平；同时能量检测部分又可以在高能量场合下顺利打开泄流通路，进行限幅控制。该技术方案还包括一个对接收的场能量进行分级的电路，以及利用所述正反馈闩锁限幅控制电路进行分级限幅控制的方法，通过限幅控制电路对泄流通路在不同幅度值开启和关断不同泄流能力的泄流通路的管理，使得无源RFID标签芯片的功耗得到控制，既满足器件耐压的要求，也减少远距离应答应用中系统的能量损耗。
为实现上述目的，本发明所采取的技术方案为：一种无源射频识别标签的正反馈闩锁限幅控制电路，所述电路包括信号产生电路，信号处理电路和泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述信号处理电路和泄流电路，并接收信号处理电路返回的逻辑信号S2；
所述信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，达到节省系统功耗，提高通讯性能的目的。
实现本发明目的的技术方案还可以为：一种无源射频识别标签的正反馈闩锁限幅控制电路，所述电路包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述第一信号处理电路和第一泄流电路，以及第二信号处理电路，并接收第一信号处理电路返回的逻辑信号S2；
所述第一信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述第一泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第二信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2’,并将所述逻辑信号S2’输入至所述第二信号控制电路；
所述第二信号控制电路连接于整流电路输出端与地之间，用于根据所述逻辑信号S2’的高低电平信号生成第二控制信号S3，并将所述第二控制信号S3输入至所述第二泄流电路；
所述第二泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第一信号处理电路包括连接至地的电容性器件，和第一反相子模块INV1及第二反相子模块INV2，所述电容性器件的正极端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器；所述第二信号处理电路包括由至少一个单向导通的阈值器件和一个电容性器件组成的检波电路，和第三反相子模块INV3及第四反相子模块INV4，所述检波电路输出端连接至由第三反相子模块INV3的输出端和第四反相子模块INV4的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器。
本发明的另一目的在于提供一种利用上述正反馈闩锁限幅控制电路进行分级限幅控制的方法，所述方法包括如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，信号处理电路和泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1输入至信号处理电路，当第一控制信号S1的电压值过低不足以驱动信号处理电路中的反相子模块启动时，信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，信号处理电路输出的逻辑信号S2为低电平“0”，所述信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；
S3,当输入的逻辑信号S2为高电平“1”时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则泄流电路中的第二N型MOS管截止，泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则泄流电路中的第二N型MOS管导通，泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
所述分级控制的方法，还可以为如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1分别输入至第一信号处理电路和第二信号处理电路，当第一控制信号S1的电压值过低不足以驱动第一信号处理电路中的反相子模块启动时，第一信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，第一信号处理电路输出的逻辑信号S2为低电平“0”，所述第一信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；当第一控制信号S1的电压值低于第二信号处理电路中单向导通的阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为高电平“1”，当第一控制信号S1的电压值逐渐升高至阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为低电平“0”，所述第二信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2’输入至所述第二信号控制电路；
S3,当输入的逻辑信号S2为高电平“1”时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则第一泄流电路中的第二N型MOS管截止，第一泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则第二N型MOS管导通，第一泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地；当输入的逻辑信号S2’为高电平“1”时，则第二信号控制电路中的第三N型MOS管导通，将第四电阻性器件短路，由于第三电阻性器件的阻值远小于第四电阻性器件的阻值，因此，第二控制信号S3被迅速下拉为低电平信号，则第二泄流电路中的第四N型MOS管截止，第二泄流通路保持关断状态，当输入的逻辑信号S2’为低电平“0”时，则第三N型MOS管截止，第三控制信号S3保持为高电平信号，第四N型MOS管导通，第二泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
本发明所述无源射频识别标签的正反馈闩锁限幅控制电路和方法，可对第一天线端与第二天线端之间的电压进行动态的整流控制，当天线端电压过高时，信号产生电路产生高电平信号，经处理后产生逻辑低信号,并产生一个高电平信号输入至泄流电路中，将泄流电路导通，从而使天线端的电荷输出至地，减小天线端的电荷量，使整流出的直流电压降低；当天线端电压在限定电压以内时，信号产生电路使得信号处理电路产生逻辑高信号，相应产生的低电平信号使得泄流电路处于截止状态，整流电路将天线端的全部电荷整流为直流电源供负载电路使用，使得电流的消耗得到一定的控制，减少系统的能量损耗。
并且，本发明所述的泄流电路为一个栅极电压受锁存器间接控制的MOS管，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，即节省了系统功耗，提高了通讯性能，起到了普通逻辑电路输出的控制电压所无法起到的作用。本发明电路结构简单，容易实现，基本没有静态功耗。
附图说明
图1为本发明实施例一电路结构框图；
图2为本发明实施例一信号产生电路及泄流电路图；
图3为本发明实施例一信号处理电路第一实施结构图；
图4为本发明实施例一信号处理电路第二实施结构图；
图5为本发明实施例二电路结构框图；
图6为本发明实施例二第一信号处理电路结构图；
图7为本发明实施例二第二信号处理电路及第二信号控制电路图；
图8为本发明实施例二第二泄流电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
本发明所述一种无源射频识别标签的正反馈闩锁限幅控制电路，如图1所示，包括谐振电路、整流电路和储能电容C2，所述电路还包括信号产生电路，信号处理电路和泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述信号处理电路和泄流电路，并接收信号处理电路返回的逻辑信号S2；
所述信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，达到节省系统功耗，提高通讯性能的目的。
本发明所述无源射频识别标签的正反馈闩锁限幅控制电路，可对第一天线端与第二天线端之间的电压进行动态的整流控制，当天线端电压过高时，信号产生电路产生高电平信号，经处理后产生逻辑低信号，并产生一个高电平信号输入至泄流电路中，将泄流电路导通，从而使天线端的电荷输出至地，减小天线端的电荷量，使整流出的直流电压降低；当天线端电压在限定电压以内时，信号产生电路使得信号处理电路产生逻辑高信号，相应产生的低电平信号使得泄流电路处于截止状态，整流电路将天线端的全部电荷整流为直流电源供负载电路使用，使得电流的消耗得到一定的控制，减少系统的能量损耗。
并且，在本方案中，泄流通路的开启和关断是由锁存器的输出电压来做到的。锁存器电路可以有各种不同形式的实施方式，其最核心的特点是其结构内部具有正反馈增益的锁存机制，所以其输出电压为高或者为低的时候，都比普通的逻辑电路输出电压具有更强的上拉或者下拉的能力，这个特点通常在电子系统中用来做信息保存用。在本方案中，利用锁存器去控制无源RFID标签芯片泄流通路的开启和关断，起到了普通逻辑电路输出的控制电压所无法起到的作用。比如，在锁存器输出电压下拉到地的时候，其下拉程度远远大于普通逻辑电路输出节点的下拉程度，使得受下拉信号控制的MOS开关被彻底关断而不会因为地线噪声的扰动而存在漏电流，这个特点在深亚微米集成电路制造工艺中尤其显著：在这些工艺节点中，因为追求低电源电压和高速翻转的特性，MOS晶体管的导通阈值电压被制造得很低，无论其沟道是否导通，都具有相当的亚阈值区漏电电流存在，而这样的漏电流不利于无源RFID标签的应用。
单从下拉能力的角度去考查该结构关断泄流通路的效果，相比于专利技术ZL201410009153.2，即《一种动态整流控制电路与无源RFID及动态整流控制方法》，本方案的锁存器电压输出比电阻节点上产生的电压输出具有明显增强的下拉能力；相比于专利技术ZL201410008854.4，即《一种可连续调整整流信号幅度的限幅电路与无源射频标签》，锁存器对输入电压的判定是由阈值器件的导通电压而触发锁存翻转操作的；相比于另一项专利技术ZL201410009344.9，即《一种开关信号控制的整流与限幅电路与无源射频标签》，锁存器输出电压的下拉能力受正反馈增益因素的影响，比其他逻辑开关电路输出的电压下拉能力更强；相比于专利技术ZL201410009326.0，即《一种具有多种时间常数的整流限幅电路和无源射频标签》，锁存器输出电压是具有极短的时间常数的逻辑信号，而非在时间常数上进行限幅多样化控制的模拟信号。
图2为本发明实施例一信号产生电路及泄流电路图，所述信号产生电路包括串联连接于电源端与地之间的第一电流源I1、第一电阻性器件R1和第二电阻性器件R2，所述第一电流源I1与第一电阻性器件R1之间输出第一控制信号S1，第一N型MOS管NM1栅极连接至所述信号处理电路输出端，其漏极连接至第一电阻性器件R1和第二电阻性器件R2之间，其源极连接至第二电阻性器件R2与地之间，且第一电阻性器件R1的阻值远小于第二电阻性器件R2的阻值；
所述泄流电路为连接于整流电路输出端与地之间的第二N型MOS管NM2，所述第二N型MOS管NM2漏极连接至电源端，源极接地，栅极连接至所述第一电流源I1的输出端，用于在所述第一控制信号S1的控制下，当电磁场的磁场强度过强时将泄流电路导通，将整流电路输出端电荷输出至地。由于泄流电路的栅极信号，即第一控制信号S1是锁存器的一端，根据锁存器的工作原理，其内在的正反馈机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，即节省了系统功耗，提高了通讯性能。
图3为本发明实施例一信号处理电路第一实施结构图，所述信号处理电路包括连接至地的电容性器件，如第三电容C3，和第一反相子模块INV1及第二反相子模块INV2，所述电容性器件的正极端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于根据第一控制信号S1的模拟电压幅度将第一控制信号S1快速转变为高电平或低电平的逻辑信号，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路。
图4为本发明实施例一信号处理电路第二实施结构图，所述信号处理电路包括由至少一个单向导通的阈值器件，如二极管D1,和一个电容性器件,如第三电容C3，组成的检波电路，和第一反相子模块INV1及第二反相子模块INV2，所述检波电路输出端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于根据第一控制信号S1的模拟电压幅度将第一控制信号S1快速转变为高电平或低电平的逻辑信号，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路。
上述信号处理电路的第一和第二实施结构中，所述反相子模块采用由PMOS管和NMOS管串联构成的最简单形式的反相子模块电路，同样的，所述反相子模块还可以采用由与门、与非门、或门、或非门、异或门搭建而成的，具有等效的逻辑反相功能的逻辑电路，或者是由模拟差分放大器构成的具有等效的逻辑反相功能的模拟电路。所述锁存器也可以扩展为一般形式上的具有正反馈特性和正反馈连接形式的锁存结构，例如差分对管驱动正反馈负载而构成的锁存器结构。
本结构与第一实施结构的不同之处在于在锁存触发器的前端加入了一个单向导通的阈值器件，因此在第一实施例结构的基础上，提高了第一控制信号S1的导通电压值：第一实施结构中，当第一控制信号S1升高至反相子模块的启动电压时，信号处理电路输出的逻辑信号S2即为低电平“0”；而在第二实施结构中，只有当第一控制信号S1的电压值升高至阈值器件的阈值电压和反相子模块的启动电压之和时，信号处理电路输出的逻辑信号S2才为低电平“0”。因此，可根据电路设计要求、产品使用需求等参数，而选择接入不同数量的阈值器件(阈值器件的数量不但可以在电路设计时确定，也可以在后期通过激光修调工艺来进行更改)。
据上述论述，当场强过强时，第一控制信号S1为高电平，逻辑信号S2为低电平，第一N型MOS管NM1保持关断状态，第一控制信号S1的电压值VS1＝I1*(R1+R2)，为高电平，从而将第二N型MOS管NM2导通泄流；而当第一控制信号S1为低电平时，逻辑信号S2为高电平，第一N型MOS管NM1导通将第二电阻性器件R2短路，此时，第一控制信号S1的电压值VS1’＝I1*R1，由于第一电阻性器件R1的阻值远小于第二电阻性器件R2的阻值，因此VS1’远小于VS1，为低电平信号，第二N型MOS管NM2处于关断状态停止泄流。
上述无源射频识别标签的分级限幅控制电路工作原理为：LC谐振电路收集来自读卡器发射的电磁场中的能量，经过整流电路整流后给系统内部电路供电。信号产生电路产生随电磁场的磁场强度变化而变化的第一控制信号S1，并输入至信号处理电路和泄流电路，磁场强度越强，第一控制信号S1就越高，反之则越低。当第一控制信号S1较高时，信号处理电路输出一个低电平的逻辑信号S2返回至信号产生电路，使得信号产生电路中的第一N型MOS管NM1保持关断状态，第一控制信号S1保持高电位，从而将泄流电路中的第二N型MOS管NM2导通，此时泄流电路处于泄流状态，将天线端的电荷输出至地；当电磁场减弱到一定程度时，第一控制信号S1降低到一定程度，此时经过信号处理电路处理后的信号发生翻转，逻辑信号S2从低电平跳变到高电平，第一N型MOS管NM1导通，第二电阻R2被第一N型MOS管NM1短路，第一控制信号S1被拉低，此时第二N型MOS管NM2处于关断状态停止泄流，系统的电流损耗被降低。
实施例二：
图5为本发明实施例二电路结构框图，本实施例中，所述正反馈闩锁限幅控制电路，包括谐振电路、整流电路和储能电容C2，所述电路还包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述第一信号处理电路和第一泄流电路，以及第二信号处理电路，并接收第一信号处理电路返回的逻辑信号S2；
所述第一信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述第一泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第二信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2’,并将所述逻辑信号S2’输入至所述第二信号控制电路；
所述第二信号控制电路连接于整流电路输出端与地之间，用于根据所述逻辑信号S2’的高低电平信号生成第二控制信号S3，并将所述第二控制信号S3输入至所述第二泄流电路；
所述第二泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第一信号处理电路包括连接至地的电容性器件，和第一反相子模块INV1及第二反相子模块INV2，所述电容性器件的正极端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器；所述第二信号处理电路包括由至少一个单向导通的阈值器件和一个电容性器件组成的检波电路，和第三反相子模块INV3及第四反相子模块INV4，所述检波电路输出端连接至由第三反相子模块INV3的输出端和第四反相子模块INV4的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器。
本实施例中，所述信号产生电路，第一信号处理电路和第一泄流电路采用如实施例一中所述信号产生电路，信号处理电路和泄流电路相同的结构，此处不再赘述。需要特别说明的是，信号处理电路采用实施例一中的第一实施结构图，即，无阈值器件的结构，如图6所示。
本技术方案中分级限幅是由多于一个的信号处理电路.即第一信号处理电路和第二信号处理电路，并列连接和并行处理信号产生电路所产生的代表耦合场强度高低的第一控制信号S1而实现的。由于第二信号处理电路比第一信号处理电路多了至少一个单向导通的阈值器件，其效果就是比第一信号处理电路有着更高的锁存器翻转电压，即更高的限幅电压才能使第二泄流电路起作用。事实上，第一信号处理电路中锁存器的翻转电压为锁存器中反相子模块的翻转电压，如果该反相子模块是简单地由PMOS和NMOS上下串联而构成的话，该翻转电压就是NMOS管的阈值电压；而第二信号处理电路中因为一个单向导通的阈值器件的存在，翻转电压则变成了所增加的阈值器件的阈值电压与第二信号处理电路中锁存器对应的反相子模块的翻转电压之和。
图7为本发明实施例二第二信号处理电路及第二信号控制电路图。所述第二信号处理电路包括由至少一个单向导通的阈值器件，如二极管D2,和一个电容性器件,如第四电容C4，组成的检波电路，和第三反相子模块INV3及第四反相子模块INV4，所述检波电路输出端连接至由第三反相子模块INV3的输出端和第四反相子模块INV4的输入端连接、且第三反相子模块INV3的输入端和第四反相子模块INV4的输出端连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于根据第一控制信号S1的模拟电压幅度将第一控制信号S1快速转变为高电平或低电平的逻辑信号，得到处理后的逻辑信号S2’,并将所述逻辑信号S2’返回至所述信号产生电路。
所述第二信号控制电路包括串联连接于电源端与地之间的第二电流源I2、第三电阻性器件R3和第四电阻性器件R4，所述第二电流源I2与第三电阻性器件R3之间输出第二控制信号S3，一个开关器件，即第三N型MOS管NM3栅极连接至所述第二信号处理电路输出端，其漏极连接至第三电阻性器件R3和第四电阻性器件R4之间，其源极连接至第四电阻性器件R4与地之间，且第三电阻性器件R3的阻值远小于第四电阻性器件R4的阻值。
由于第二信号处理电路的输入信号S1仍然具有少许的纹波波动，其经过检波电路之后变为幅度平滑的模拟电压，在其电压值大于锁存触发器的启动电压时，锁存触发器发生快速翻转，产生逻辑信号S2’，S2’控制开关器件NM3的导通和关断，从而决定电阻型器件R4是否被短路，也即决定了S3信号幅度的高低。
图8为本发明实施例二第二泄流电路图,所述第二泄流电路为连接于整流电路输出端与地之间的第四N型MOS管NM4，所述第四N型MOS管NM4漏极连接至电源端，源极接地，栅极连接至所述第二信号控制电路输出端，用于在所述第二控制信号S3的控制下，当电磁场的磁场强度过强时将第二泄流电路导通，将整流电路输出端电荷输出至地。由于泄流电路的栅极信号，即第一控制信号S1是锁存器的一端，根据锁存器的工作原理，其内在的正反馈机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，即节省了系统功耗，提高了通讯性能。
本实施例中采用两路泄流通路相并联的结构，由于第一路泄流通路中无阈值器件，因此当第一控制信号S1高于第一反相子模块和第二反相子模块的启动电压时，逻辑信号S2输出为低电平“0”，该单元中的泄流电路便开始泄流，而此时，在第二泄流通路中，由于阈值器件的阻断作用，第一控制信号S1低于阈值电压和第三反相子模块、第四反相子模块的启动电压之和，逻辑信号S2’仍然保持为高电平“1”，因此该路泄流通路处于截止状态。只有当第一控制信号S1持续升高至大于阈值器件的阈值电压和反相子模块的启动电压之和时，该路泄流通路才导通泄流。
因此，在电路设计中，可对并联连接两路泄流通路中电阻性器件的阻抗值，阈值器件的阈值，以及泄流电路中N型MOS管的宽长比等参数进行最优化设计，以使得两路泄流通路具有各不相同的限幅泄流点，以及具有各不相同的电流泄流能力，从而起到分级限幅的作用。在电路设计及使用过程中，可根据电路使用环境及产品需求，对各路泄流通路器件的参数进行调整，以实现最优化的能量收集和泄流方案，从而使产品性能达到最佳。
本发明另一目的在于提供一种利用上述正反馈闩锁限幅控制电路进行分级限幅控制的方法，所述方法包括如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，信号处理电路和泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1输入至信号处理电路，当第一控制信号S1的电压值过低不足以驱动信号处理电路中的反相子模块启动时，信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，信号处理电路输出的逻辑信号S2为低电平“0”，所述信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；
S3,当输入的逻辑信号S2为高电平“1”时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则泄流电路中的第二N型MOS管截止，泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则泄流电路中的第二N型MOS管导通，泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
当正反馈闩锁限幅控制电路采用如本发明实施例二所述的结构时，所述分级限幅控制的方法包括如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1分别输入至第一信号处理电路和第二信号处理电路，当第一控制信号S1的电压值过低不足以驱动第一信号处理电路中的反相子模块启动时，第一信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，第一信号处理电路输出的逻辑信号S2为低电平“0”，所述第一信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；当第一控制信号S1的电压值低于第二信号处理电路中单向导通的阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为高电平“1”，当第一控制信号S1的电压值逐渐升高至阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为低电平“0”，所述第二信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2’输入至所述第二信号控制电路；
S3,当输入的逻辑信号S2为1时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则第一泄流电路中的第二N型MOS管截止，第一泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则第二N型MOS管导通，第一泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地；当输入的逻辑信号S2’为高电平“1”时，则第二信号控制电路中的第三N型MOS管导通，将第四电阻性器件短路，由于第三电阻性器件的阻值远小于第四电阻性器件的阻值，因此，第二控制信号S3被迅速下拉为低电平信号，则第二泄流电路中的第四N型MOS管截止，第二泄流通路保持关断状态，当输入的逻辑信号S2’为低电平“0”时，则第三N型MOS管截止，第三控制信号S3保持为高电平信号，第四N型MOS管导通，第二泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
上述分级限幅控制的方法中，所述步骤S2中，当场强由弱变强(即芯片由远及近靠近读卡器)时，包括下述几个状态：
a.0﹤S1﹤第一反相子模块和第二反相子模块的启动电压时,逻辑信号S2和逻辑信号S2’均为高电平“1”，第一泄流通路和第二泄流通路均保持关断状态；
b.第一反相子模块和第二反相子模块的启动电压≤S1﹤阈值电压和第三反相子模块、第四反相子模块的启动电压之和时，逻辑信号S2为低电平“0”，逻辑信号S2’为高电平“1”，第一泄流通路为开启状态保持泄流，第二泄流通路保持关断状态；
c.阈值电压和第三反相子模块、第四反相子模块的启动电压之和≤S1时，逻辑信号S2和逻辑信号S2’均为低电平“0”，第一泄流通路和第二泄流通路均为开启状态保持泄流；
当场强由强变弱(即芯片由近及远离开读卡器)时包括下述几个状态：
a’.阈值电压和第三反相子模块、第四反相子模块的启动电压之和≤S1时，逻辑信号S2和逻辑信号S2’均为低电平“0”，第一泄流通路和第二泄流通路均为开启状态保持泄流；
b’.第一反相子模块和第二反相子模块的启动电压≤S1﹤阈值电压和第三反相子模块、第四反相子模块的启动电压之和时，逻辑信号S2为低电平“0”，逻辑信号S2’为高电平“1”，第一泄流通路为开启状态保持泄流，第二泄流通路保持关断状态；
c’.0﹤S1﹤第一反相子模块和第二反相子模块的启动电压时,逻辑信号S2和逻辑信号S2’均为高电平“1”，第一泄流通路和第二泄流通路均保持关断状态。

Claims (9)

1.一种无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述电路包括信号产生电路，信号处理电路和泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述信号处理电路和泄流电路，并接收信号处理电路返回的逻辑信号S2；
所述信号处理电路连接于整流电路输出端与地之间，其是由一个连接至地的电容性器件和一对反相子模块连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述泄流电路为一个N型MOS管，其栅极通过所述信号产生电路连接至所述信号处理电路的输出端，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态，有效降低了泄流通路中的漏电流，达到节省系统功耗，提高通讯性能的目的。
2.根据权利要求1所述的无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述信号产生电路包括串联连接于电源端与地之间的第一电流源I 1、第一电阻性器件和第二电阻性器件，所述第一电流源I1与第一电阻性器件之间输出第一控制信号S1，第一N型MOS管栅极连接至所述信号处理电路输出端，其漏极连接至第一电阻性器件和第二电阻性器件之间，其源极连接至第二电阻性器件与地之间，且第一电阻性器件的阻值远小于第二电阻性器件的阻值；
所述泄流电路为一个栅极电压受控的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地。
3.根据权利要求1所述的无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述信号处理电路包括连接至地的电容性器件，和第一反相子模块INV1及第二反相子模块INV2，所述电容性器件的正极端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于根据第一控制信号S1的模拟电压幅度将第一控制信号S1快速转变为高电平或低电平的逻辑信号，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路。
4.根据权利要求1所述的无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述信号处理电路包括由至少一个单向导通的阈值器件和一个电容性器件组成的检波电路，和第一反相子模块INV1及第二反相子模块INV2，所述检波电路输出端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器，起到了模拟信号到数字信号的转换作用，用于根据第一控制信号S1的模拟电压幅度将第一控制信号S1快速转变为高电平或低电平的逻辑信号，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路。
5.一种无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述电路包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路，
所述信号产生电路连接于整流电路输出端与地之间，用于生成随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，并将所述第一控制信号S1输入至所述第一信号处理电路和第一泄流电路，以及第二信号处理电路，并接收第一信号处理电路返回的逻辑信号S2；
所述第一信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2,并将所述逻辑信号S2返回至所述信号产生电路；
所述第一泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第二信号处理电路连接于整流电路输出端与地之间，用于接收所述第一控制信号S1，根据第一控制信号S1的电压幅度将第一控制信号S1锁存为高电平或低电平，得到处理后的逻辑信号S2’,并将所述逻辑信号S2’输入至所述第二信号控制电路；
所述第二信号控制电路连接于整流电路输出端与地之间，用于根据所述逻辑信号S2’的高低电平信号生成第二控制信号S3，并将所述第二控制信号S3输入至所述第二泄流电路；
所述第二泄流电路为一个栅极电压受锁存器间接控制的MOS管，其源、漏极分别连接于整流电路输出端与地之间，当无源RFID标签线圈上耦合的磁场强度小于预设值的时候，第一控制信号S1下拉到地，将泄流电路保持断开状态；而当耦合的磁场强度大于预设值时，第一控制信号S1置高电平，将泄流电路导通，将整流电路输出端电荷输出至地，锁存器内在的正反馈锁存机制使第一控制信号S1在被拉到低电平的时候具有很强的下拉驱动力，以至于泄流通路的控制栅极得以彻底关断，避免了亚阈值区的漏电状态；
所述第一信号处理电路包括连接至地的电容性器件，和第一反相子模块INV1及第二反相子模块INV2，所述电容性器件的正极端连接至由第一反相子模块INV1的输出端和第二反相子模块INV2的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器；所述第二信号处理电路包括由至少一个单向导通的阈值器件和一个电容性器件组成的检波电路，和第三反相子模块INV3及第四反相子模块INV4，所述检波电路输出端连接至由第三反相子模块INV3的输出端和第四反相子模块INV4的输入端连接、且第一反相子模块INV1的输入端和第二反相子模块INV2的输出端连接而构成的具有正反馈特性的锁存触发器。
6.根据权利要求5所述的无源射频识别标签的正反馈闩锁限幅控制电路，其特征在于，所述第二信号控制电路包括串联连接于电源端与地之间的第二电流源、第三电阻性器件和第四电阻性器件，所述第二电流源与第三电阻性器件之间输出第二控制信号S3，第三N型MOS管栅极连接至所述第二信号处理电路输出端，其漏极连接至第三电阻性器件和第四电阻性器件之间，其源极连接至第四电阻性器件与地之间，且第三电阻性器件的阻值远小于第四电阻性器件的阻值。
7.一种利用如权利要求1所述的正反馈闩锁限幅控制电路进行分级限幅控制的方法，其特征在于，所述方法包括如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，信号处理电路和泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1输入至信号处理电路，当第一控制信号S1的电压值过低不足以驱动信号处理电路中的反相子模块启动时，信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，信号处理电路输出的逻辑信号S2为低电平“0”，所述信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；
S3,当输入的逻辑信号S2为高电平“1”时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则泄流电路中的第二N型MOS管截止，泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则泄流电路中的第二N型MOS管导通，泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
8.一种利用如权利要求5所述的正反馈闩锁限幅控制电路进行分级限幅控制的方法，其特征在于，所述方法包括如下步骤：
S1,谐振电路耦合外部磁场从而产生交流电流并输入至整流电路，整流电路将该交流电流整流为直流电流并输出至包括信号产生电路，第一信号处理电路和第一泄流电路，以及第二信号处理电路、第二信号控制电路和第二泄流电路在内的各电路模块；
S2,信号产生电路产生随无源RFID标签线圈上耦合的磁场强度变化而变化的第一控制信号S1，所述第一控制信号S1分别输入至第一信号处理电路和第二信号处理电路，当第一控制信号S1的电压值过低不足以驱动第一信号处理电路中的反相子模块启动时，第一信号处理电路输出的逻辑信号S2为高电平“1”，当第一控制信号S1的电压值逐渐升高至反相子模块的启动电压时，第一信号处理电路输出的逻辑信号S2为低电平“0”，所述第一信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2返回至所述信号产生电路；当第一控制信号S1的电压值低于第二信号处理电路中单向导通的阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为高电平“1”，当第一控制信号S1的电压值逐渐升高至阈值器件的阈值电压和反相子模块的启动电压之和时，第二信号处理电路输出的逻辑信号S2’为低电平“0”，所述第二信号处理电路将上述高电平“1”或者低电平“0”的逻辑信号S2’输入至所述第二信号控制电路；
S3,当输入的逻辑信号S2为高电平“1”时，则信号产生电路中的第一N型MOS管导通，将第二电阻性器件短路，由于第一电阻性器件的阻值远小于第二电阻性器件的阻值，因此，第一控制信号S1被迅速下拉为低电平信号，则第一泄流电路中的第二N型MOS管截止，第一泄流通路保持关断状态，当输入的逻辑信号S2为低电平“0”时，则第一N型MOS管截止，第一控制信号S1保持为高电平信号，则第二N型MOS管导通，第一泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地；当输入的逻辑信号S2’为高电平“1”时，则第二信号控制电路中的第三N型MOS管导通，将第四电阻性器件短路，由于第三电阻性器件的阻值远小于第四电阻性器件的阻值，因此，第二控制信号S3被迅速下拉为低电平信号，则第二泄流电路中的第四N型MOS管截止，第二泄流通路保持关断状态，当输入的逻辑信号S2’为低电平“0”时，则第三N型MOS管截止，第三控制信号S3保持为高电平信号，第四N型MOS管导通，第二泄流通路由关断状态切换为开启状态，将天线端的电荷输出至地。
9.根据权利要求8所述的正反馈闩锁限幅控制的方法，其特征在于，所述步骤S2中，当场强由弱变强时包括下述几个状态：
a.0﹤S1﹤第一反相子模块和第二反相子模块的启动电压时,逻辑信号S2和逻辑信号S2’均为高电平“1”，第一泄流通路和第二泄流通路均保持关断状态；
b.第一反相子模块和第二反相子模块的启动电压≤S1﹤阈值电压和第三反相子模块、第四反相子模块的启动电压之和时，逻辑信号S2为低电平“0”，逻辑信号S2’为高电平“1”，第一泄流通路为开启状态保持泄流，第二泄流通路保持关断状态；
c.阈值电压和第三反相子模块、第四反相子模块的启动电压之和≤S1时，逻辑信号S2和逻辑信号S2’均为低电平“0”，第一泄流通路和第二泄流通路均为开启状态保持泄流；
当场强由强变弱时包括下述几个状态：
a’.阈值电压和第三反相子模块、第四反相子模块的启动电压之和≤S1时，逻辑信号S2和逻辑信号S2’均为低电平“0”，第一泄流通路和第二泄流通路均为开启状态保持泄流；
b’.第一反相子模块和第二反相子模块的启动电压≤S1﹤阈值电压和第三反相子模块、第四反相子模块的启动电压之和时，逻辑信号S2为低电平“0”，逻辑信号S2’为高电平“1”，第一泄流通路为开启状态保持泄流，第二泄流通路保持关断状态；
c’.0﹤S1﹤第一反相子模块和第二反相子模块的启动电压时,逻辑信号S2和逻辑信号S2’均为高电平“1”，第一泄流通路和第二泄流通路均保持关断状态。
CN202011151063.9A 2020-10-24 2020-10-24 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法 Active CN112288068B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011151063.9A CN112288068B (zh) 2020-10-24 2020-10-24 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法
US17/928,763 US11893438B2 (en) 2020-10-24 2021-10-12 Positive feedback latch amplitude limiting control circuit and method of passive radio frequency identification tag
PCT/CN2021/123268 WO2022083475A1 (zh) 2020-10-24 2021-10-12 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011151063.9A CN112288068B (zh) 2020-10-24 2020-10-24 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法

Publications (2)

Publication Number Publication Date
CN112288068A CN112288068A (zh) 2021-01-29
CN112288068B true CN112288068B (zh) 2024-02-27

Family

ID=74423303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011151063.9A Active CN112288068B (zh) 2020-10-24 2020-10-24 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法

Country Status (3)

Country Link
US (1) US11893438B2 (zh)
CN (1) CN112288068B (zh)
WO (1) WO2022083475A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112288068B (zh) 2020-10-24 2024-02-27 卓捷创芯科技（深圳）有限公司 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法
CN116757240B (zh) * 2023-05-26 2024-02-13 华南师范大学 一种高能效低功耗无源射频识别标签芯片
CN117175909B (zh) * 2023-11-02 2024-03-12 广东汇芯半导体有限公司 一种单电源开关igbt的智能pfc模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038616A (zh) * 2006-03-17 2007-09-19 上海华虹集成电路有限责任公司 用于非接触式ic卡和射频识别标签芯片的限幅保护电路
CN103699929A (zh) * 2014-01-08 2014-04-02 卓捷创芯科技（深圳）有限公司 一种开关信号控制的整流与限幅电路与无源射频标签
WO2015103956A1 (zh) * 2014-01-08 2015-07-16 卓捷创芯科技（深圳）有限公司 一种动态整流控制电路与无源rfid及动态整流控制方法
CN106874988A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 射频识别中的限幅电路及射频识别标签

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081693B2 (en) * 2002-03-07 2006-07-25 Microstrain, Inc. Energy harvesting for wireless sensor operation and data transmission
EP1391840A1 (en) * 2002-08-21 2004-02-25 Thomson Licensing S.A. Appliance with an IC card reader and overload protection
KR100554889B1 (ko) * 2005-03-21 2006-03-03 주식회사 한림포스텍 무접점 충전 시스템
CN103714378B (zh) * 2014-01-08 2016-09-07 卓捷创芯科技（深圳）有限公司 一种无源射频标签的智能化能量管理系统与能量管理方法
CN112288068B (zh) 2020-10-24 2024-02-27 卓捷创芯科技（深圳）有限公司 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038616A (zh) * 2006-03-17 2007-09-19 上海华虹集成电路有限责任公司 用于非接触式ic卡和射频识别标签芯片的限幅保护电路
CN103699929A (zh) * 2014-01-08 2014-04-02 卓捷创芯科技（深圳）有限公司 一种开关信号控制的整流与限幅电路与无源射频标签
WO2015103956A1 (zh) * 2014-01-08 2015-07-16 卓捷创芯科技（深圳）有限公司 一种动态整流控制电路与无源rfid及动态整流控制方法
CN106874988A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 射频识别中的限幅电路及射频识别标签

Also Published As

Publication number Publication date
CN112288068A (zh) 2021-01-29
US11893438B2 (en) 2024-02-06
WO2022083475A1 (zh) 2022-04-28
US20230229883A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
CN112288068B (zh) 一种无源射频识别标签的正反馈闩锁限幅控制电路和方法
US8687395B2 (en) Rectifier and high efficiency charge pump for RFID
WO2015103958A1 (zh) 一种开关信号控制的整流与限幅电路与无源射频标签
US8415837B2 (en) Switch mode voltage rectifier, RF energy conversion and wireless power supplies
CN113259292B (zh) 一种差分输入的射频识别标签调幅波包络信号解调电路
US9780838B2 (en) Receiver circuit
US9030297B2 (en) RFID tags
US7800436B2 (en) Signal extraction circuit
WO2016169463A1 (zh) 一种整流和负载调制组合的射频前端电路和无源射频标签
US9899934B2 (en) Rectifier and limiter circuit having a plurality of time constants and passive radio frequency tag
WO2015103956A1 (zh) 一种动态整流控制电路与无源rfid及动态整流控制方法
CN103413168B (zh) 射频电子标签的整流限幅电路
JP4383785B2 (ja) トランスポンダにおける小電力制御式増幅器
Raben et al. Improved efficiency in the CMOS cross-connected bridge rectifier for RFID applications
WO2015170479A1 (ja) 整流回路および、これを備えた整流器および非接触給電装置
CN113255382B (zh) 一种射频场包络峰值检测信号驱动的放电控制电路和方法
Rabén et al. An active MOS diode with V th-cancellation for RFID rectifiers
CN102270313A (zh) Rfid标签的上电复位电路
JP5479185B2 (ja) 半導体装置および非接触データキャリア
Núñez et al. Reducing the impact of reverse currents in tunnel FET rectifiers for energy harvesting applications
CN115224961A (zh) 一种适用于高频和超高频的整流器
US20030160650A1 (en) Wide dynamic range demodulator for smart cards or contactless tickets
CN104463311A (zh) 一种改善非接触卡强场调制波形和调制深度的电路
Fischer et al. High frequency limitations of active rectifier circuits for RFID applications
Mahar et al. Actively Biased Differential Drive Rectifier circuit with Backscattering Communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant