CN112256605A - 安全dma控制器及数据搬运方法 - Google Patents

安全dma控制器及数据搬运方法 Download PDF

Info

Publication number
CN112256605A
CN112256605A CN202011207935.9A CN202011207935A CN112256605A CN 112256605 A CN112256605 A CN 112256605A CN 202011207935 A CN202011207935 A CN 202011207935A CN 112256605 A CN112256605 A CN 112256605A
Authority
CN
China
Prior art keywords
data
register
dma controller
address
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011207935.9A
Other languages
English (en)
Inventor
蔺建琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202011207935.9A priority Critical patent/CN112256605A/zh
Publication of CN112256605A publication Critical patent/CN112256605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Abstract

一种安全DMA控制器及数据搬运方法，涉及计算机安全技术领域。该数据搬运方法，应用于安全DMA控制器，用于阻断恶意程序利用DMA控制器破坏关键内存数据，包括：接收用于指示DMA控制器执行数据搬运操作的数据传输指令；判断所述数据传输指令中的目标地址是否指向系统关键内存区段；若是，则阻断所述数据传输指令，并触发异常；若否，则执行所述数据传输指令。本发明通过在DMA控制器内引入针对系统关键内存数据的审核策略，解决了恶意程序利用DMA控制器破坏关键内存数据的问题，保障了计算机运行与数据安全。

Description

安全DMA控制器及数据搬运方法
技术领域
本发明属于计算机安全领域，尤其涉及一种用于阻断恶意程序利用DMA控制器破坏关键内存数据的安全DMA控制器及数据搬运方法。
背景技术
随着近年来计算机和智能终端的广泛普及，以及互联网技术的高速发展，设备安全的问题也更是日益凸显。围绕处理器进行的防护手段越来越多，比如各种杀毒软件、防火墙、主动防御软件等，还有如设置在处理器内部的安全部件，例如MMU(内存管理单元)可以将内存定义为只读、可执行、可读可写等不同区段，如果经过处理器的程序去改写一段被MMU定义为“只读”的内存区段，则MMU会禁止这种访问并触发异常。而一旦有恶意程序绕过处理器去读写数据，则会直接导致这些传统的防护手段失效。
DMA技术是为了提高计算机系统性能，提升处理器利用率而提出的，一些数据搬运工作可以由DMA控制器完成，此时就可以释放处理器的性能，让其去处理其它工作。从计算机系统总线的角度来看，处理器和DMA控制器都是主设备，二者均可以主动地发起总线访问，这就使得恶意程序可以通过传递给DMA控制器特定的参数，使DMA控制器去改写那些本该受保护的内存区段，比如恶意程序可以让DMA控制器去篡改操作系统的某个系统调用入口，以达到劫持系统调用的目的。
因此，现有技术中缺乏一种防止恶意程序利用DMA控制器破坏关键内存数据的技术。
发明内容
有鉴于此，本发明的一个目的是提出一种数据搬运方法,以解决现有技术中恶意程序利用DMA控制器破坏关键内存数据的问题。
在一些说明性实施例中，所述数据搬运方法，应用于安全DMA控制器，用于阻断恶意程序利用DMA控制器破坏关键内存数据，包括：接收用于指示DMA控制器执行数据搬运操作的数据传输指令；判断所述数据传输指令中的目标地址是否指向系统关键内存区段；若是，则阻断所述数据传输指令，并触发异常；若否，则执行所述数据传输指令。
在一些可选地实施例中，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：判断所述数据传输指令的目标地址是否指向内存；若是，则再次判断所述数据传输指令中的目标地址是否指向系统关键内存区段；若否，则直接执行所述数据传输指令。
在一些可选地实施例中，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：根据所述数据传输指令中的目标地址与数据长度，确定目标地址区段；所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段，具体包括：将所述目标地址区域与所述系统关键内存区段进行匹配；若所述目标地址区域与所述系统关键内存区段存在重叠，则阻断所述数据传输指令，并触发异常；否则，执行所述数据传输指令。
在一些可选地实施例中，在所述接收用于指示DMA控制器执行数据搬运操作的数据传输指令之前，还包括：在系统上电或重启后的初始化阶段，获取所述系统关键内存区段；将获取到的所述系统关键内存区段写入预先设定的审核表中，并锁定所述审核表，使所述审核表在再次上电或重启之前只读。
在一些可选地实施例中，所述系统关键内存区段至少包括：操作系统代码段、只读数据区、系统调用表、中断向量表和用户自定义区段。
本发明的另一个目的在于提出一种安全DMA控制器，该安全DMA控制器可解决现有技术中恶意程序利用DMA控制器破坏关键内存数据的问题。
在一些说明性实施例中，所述安全DMA控制器，包括：总线从接口，用以提供处理器通过总线对安全DMA控制器进行配置与查询的接口；总线主接口，用以提供DMA控制器通过总线进行从设备之间的数据搬运的接口；寄存器模块，包括：源地址寄存器，用以存储待搬运数据所在的地址；目的地址寄存器，用以存储待搬运数据所要搬运的目的地址；数据长度寄存器，用以存储所述待搬运数据的数据长度参数；使能寄存器，用以指示处理器已完成数据搬运操作配置；状态寄存器，用以指示数据搬运操作过程中的状态；审核模块，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段；若是，则阻断本次数据搬运操作，并更新所述状态寄存器以通知处理器处理本次事件；若否，则使能数据传输引擎；数据传输引擎，用以依据源地址寄存器、目的地址寄存器和数据长度寄存器中的信息，通过所述总线主接口进行数据搬运操作。
在一些可选地实施例中，所述审核模块，包括：审核表，用以存储系统关键内存区段的地址；第一审核单元，用以对所述目的地址寄存器和/或数据长度寄存器中地址信息与所述审核表中系统关键内存区段的地址进行一一匹配，判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段。
在一些可选地实施例中，所述审核表在系统上电或重启后的初始化阶段，完成其系统关键内存区段的初始化并锁定，使其在再次上电或重启之前只读。
在一些可选地实施例中，所述审核模块，还包括：第二审核单元，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向内存；若是，则使能第一审核单元；若否，则使能数据传输引擎。
在一些可选地实施例中，所述源地址寄存器、目的地址寄存器和数据长度寄存器构成一寄存器组；所述寄存器模块，包括多个所述寄存器组，用以描述多个不连续的目标地址区段。
与现有技术相比，本发明具有如下优势：
本发明通过在DMA控制器内引入针对系统关键内存数据的审核策略，解决了恶意程序利用DMA控制器破坏关键内存数据的问题，保障了计算机运行与数据安全。
附图说明
图1是处理器与DMA控制器的位置关系示意图；
图2是本发明实施例中安全DMA控制器的结构示意图；
图3是本发明实施例中安全DMA控制器的结构示意图；
图4是本发明实施例中安全DMA控制器的结构示意图；
图5是本发明实施例中审核表初始化流程图；
图6是本发明实施例中安全DMA控制器的结构示意图；
图7是本发明实施例中审核表锁定机制示意图；
图8是本发明实施例中恶意程序利用安全DMA控制器篡改关键内存的流程示意图；
图9是本发明实施例中数据搬运方法的流程示意图；
图10是本发明实施例中数据搬运方法的流程示意图。
具体实施方式
以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。
需要说明的是，在不冲突的情况下本发明实施例中的各技术特征均可以相互结合。
在计算机系统中，当需要传输大量数据时，需要采取更加有效的技术，即DMA(Direct Memory Access)直接存储器存取技术。挂接在总线105上的DMA控制器104负责以DMA方式进行数据传输。如图1所示，DMA控制器104与处理器101都挂接在系统总线105上，并且从处理器101那里接管了系统控制的工作。DMA控制器104需要通过控制系统总线105来管理从内存控制器102(及IO控制器103)输出或输入内存控制器102(及IO控制器103)的数据，这就是称DMA控制器104为主设备的原因。
当处理器需要读或写数据时，它对DMA控制器进行配置，向DMA控制器至少发送如下信息：数据传输方向、数据源和目的地址、数据的长度。处理器使能DMA控制器后，其继续执行其它工作，DMA控制器则可不经过处理器直接负责所有的数据传输。当数据传输完成时，DMA控制器会给处理器发送一个中断信号。由此可见，处理器只在数据传送的开始和结束时参与。
本发明针对现有技术中的DMA控制器进行了改造，基于常规DMA控制器结构提出的一种安全DMA控制器结构，该安全DMA控制器结构中除了常规的主从总线接口、寄存器模块、数据传输引擎之外，其改进点是在寄存器模块和数据传输引擎之间串接了审核模块。该审核模块主要用于对处理器写入寄存器模块中的配置信息进行审核，并利用审核结果判定本次DMA传输是否允许使能。
本发明实施例中公开了一种安全DMA控制器，具体地，如图2所示，图2为本发明实施例中安全DMA控制器的结构示意图。该安全DMA控制器，包括：总线从接口201、总线主接口205、寄存器模块202、审核模块203和数据传输引擎204；其中，总线从接口201和总线主接口205分别挂接在系统总线上，寄存器模块202与总线从接口201连接，数据传输引擎204与总线主接口205连接，审核模块203串接在寄存器模块202与数据传输引擎204之间。
具体地，
所述总线从接口201，用以提供处理器通过总线对安全DMA控制器进行配置与查询的接口；
所述总线主接口205，用以提供DMA控制器通过总线进行从设备之间的数据搬运的接口；
所述寄存器模块202，包括：源地址寄存器，用以存储待搬运数据所在的地址；目的地址寄存器，用以存储待搬运数据所要搬运的目的地址；数据长度寄存器，用以存储所述待搬运数据的数据长度参数；使能寄存器，用以指示处理器已完成数据搬运操作配置；状态寄存器，用以指示数据搬运操作过程中的状态。
所述审核模块203，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段；若是，则阻断本次数据搬运操作，并更新所述状态寄存器以通知处理器处理本次事件；若否，则使能数据传输引擎204；
所述数据传输引擎204，用以依据源地址寄存器、目的地址寄存器和数据长度寄存器中的信息，通过所述总线主接口205进行数据搬运操作。
其中，系统关键内存区段包括但不限于操作系统代码段、只读数据区、系统调用表、中断向量表和用户自定义区段；其中，各内存区段包含其起始地址，以及数据长度，以此描述其具体的内存区段。在一些实施例中，根据不同的处理器架构，这些地址可能为物理地址也可能为总线地址。
本发明实施例中通过改造DMA控制器，在DMA控制器内引入针对系统关键内存数据的审核策略，解决了恶意程序利用DMA控制器破坏关键内存数据的问题，保障了计算机运行与数据安全。
另外，在传统的DMA控制器的机制中，CPU处理器向DMA控制器发送数据搬运的数据传输指令，使数据传输指令中的配置信息存储入DMA控制器中相应的寄存器中，当所有的配置信息已准备完毕时，CPU处理器对DMA控制器中的使能寄存器进行使能，指示DMA控制器可以开始进行数据搬运，此时DMA控制器使能数据传输引擎，依据寄存器模块中存储的配置信息开始数据搬运。
而在本申请中改造后的安全DMA控制器中，其机制有所改变，当CPU处理器对DMA控制器中的使能寄存器进行使能，所有的配置信息已准备完毕，安全DMA控制器此时使能审核模块开始对寄存器模块中的配置信息进行审核，并根据审核结果使能数据传输引擎或状态寄存器。
因此，本申请中仅对安全DMA控制器的机制进行了调整，并不涉及CPU处理器，CPU处理器对DMA控制器的控制机制并未改动，整体改动范围小，适配性高，成本低。
再有，本申请通过在硬件层面改造DMA控制器，其审核机制不依赖于已有的软件防护手段，即使恶意程序绕过了所有软件防护，亦可有效的防止关键内存篡改和破坏攻击生效。
进一步的，如图3所示，所述审核模块203，包括：审核表2032，用以存储系统关键内存区段的地址；第一审核单元2031，用以对所述目的地址寄存器和/或数据长度寄存器中地址信息与所述审核表中系统关键内存区段的地址进行一一匹配，判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段。
第一审核单元与审核表连接，通过读取目的地址寄存器和数据长度寄存器中描述的地址信息与所述审核表中系统关键内存区段的地址进行一一匹配，从而判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段。在一些实施例中，目的地址寄存器和数据长度寄存器中描述的地址信息是指由目的地址寄存器中的目标地址与数据长度寄存器中的数据长度进行计算，获取本次数据搬运的目标地址区段，以该目标地址区段中的地址与审核表中预存的系统关键内存区段中的地址进行匹配，如果判定本次数据搬运的目标地址区段与系统关键内存区段存在重叠，则表明所述目的地址寄存器和/或数据长度寄存器中地址信息是指向系统关键内存区段，则阻断本次数据搬运操作，并更新所述状态寄存器以通知处理器处理本次事件；若否，则使能数据传输引擎进行本次数据搬运操作。
具体地，以该目标地址区段中的地址与审核表中预存的系统关键内存区段中的地址进行匹配，包括：以目的地址寄存器的值作为起始地址，长度为“数据长度寄存器”的一段内存区段依次逐一与系统关键内存区段进行匹配。
如图4所示，在一些可选地实施例中，所述审核模块203，还包括：第二审核单元2033，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向内存；若是，则使能第一审核单元；若否，则使能数据传输引擎。
由于DMA控制器的数据搬运可以在任意的从设备之间进行，并且其数据搬运方向亦不限，因此可以存在例如硬盘指向内存、内存指向硬盘、内存指向内存、内存指向移动存储设备、内存指向显卡等等。而本申请所关注的重点在于阻断恶意程序利用DMA控制器破坏系统关键内存数据，因此通过第二审核单元可以首先排除目标地址并非指向内存的数据搬运，从而降低每次数据搬运的匹配遍历量，达到节省DMA控制器性能，提高工作效率，降低功耗的效果。
在一些可选地实施例中，所述审核表在系统上电或重启后的初始化阶段，完成其内系统关键内存区段的初始化并锁定，使其在再次上电或重启之前只读。具体地，本发明提出了一种针对审核表的优选地实施例，该实施例通过在初始化阶段锁定审核表，保证作为判决依据的审核表自身不被篡改。如图5所示，审核表的初始化过程包括：
步骤S11、系统上电或重启；
步骤S12、获取诸如操作系统代码区间、只读数据区间、系统调用表、中断向量表及用户自定义区间等各内存区段的起始地址及长度，根据不同的处理器架构，这些地址可能为物理地址也可能为总线地址；
步骤S13、将步骤S12获取的各内存区段依次写入审核表；
步骤S14、锁定审核表。其中，锁定的目的是防止再有其它程序改写审核表内容。
通过上述实施例，可以在系统启动运行之初即可将系统关键内存地址写入审核表中，并且在写入完成后，即可锁定该审核表，限制该审核表在再次上电或重启之前只读，因此审核表中的信息无被篡改破坏的风险，保证安全DMA控制器的安全审核机制始终安全可靠。
进一步的，本申请还提供了一种基于上述安全DMA控制器锁定审核表的方法，具体地，如图6所示，审核模块203还包括：锁定逻辑单元2034，所述审核表2032是一个RAM存储单元(随机存取存储器)，该存储单元(即审核表2032)通过锁定逻辑单元2034与系统总线105交互，处理器101通过系统总线105利用锁定逻辑单元2034向审核表2032写入数据，审核单元2031可以直接读取审核表2032的内容。继续参照图7，在上电或系统复位C31阶段，锁定逻辑单元2034的状态机处于空闲(IDLE)S31状态，当处理器101向审核表2032发出写请求C32时，锁定逻辑单元2034的状态机进入写入状态S32，在写入状态，处理器101可以将关键数据表项写入审核表2032。当写入完成后，处理器101向锁定逻辑单元2034中的写入完成寄存器(即write_done寄存器)写1，将该寄存器置位C33，此时状态机进入锁定状态S33，在锁定状态，锁定逻辑单元2034不再响应处理器101发出的任何写请求，避免了审核表2032被恶意程序伪造或篡改。只有当系统重启复位条件满足C34时，状态机才再次进入空闲状态S31。
在一些可选地实施例中，所述源地址寄存器、目的地址寄存器和数据长度寄存器构成一寄存器组；所述寄存器模块，包括多个所述寄存器组，用以描述多个不连续的目标地址区段。
现在参照图8，本发明还提出了阻断恶意程序利用安全DMA控制器篡改内存的实施例，包括：
步骤S21、恶意程序通过cpu处理器配置安全DMA控制器的目的地址寄存器为关键内存区段起始地址，将系统调用表某个表项地址配置到目的地址寄存器里，再将该表项长度配置到数据长度寄存器。恶意程序申请一段内存，写入伪造的系统调用表项内容，该伪造的表项内容里包含了木马程序。恶意程序将伪造的表项起始地址写入DMA控制器的源地址寄存器；
步骤S22、恶意程序使能DMA控制器；
步骤S23、安全DMA控制器中的审核单元读取目的地址寄存器内容；
步骤S24、安全DMA控制器中的审核单元读取数据长度寄存器内容；
步骤S25、安全DMA控制器中的审核单元读取审核表表项内容；
步骤S26、安全DMA控制器中的审核单元将以目的地址寄存器值开始，以数据长度寄存器值为长度的内存区段与读取到的审核表表项内容进行比较；
步骤S27.比较结果表明两部分内存区段有重叠，说明预写入的目的内存地址是关键内存区段，此时安全DMA控制器更新状态寄存器，触发一次安全异常，以通知处理器介入处理。本次不会使能数据搬运引擎，更不会进行数据的DMA搬运。
如图9所示，本发明实施例中还公开了一种数据搬运方法，应用于安全DMA控制器，用于阻断恶意程序利用DMA控制器破坏关键内存数据，包括：
步骤S31、接收用于指示DMA控制器执行数据搬运操作的数据传输指令；
步骤S32、判断所述数据传输指令中的目标地址是否指向系统关键内存区段；若是，则进入步骤S33；若否，则进入步骤S34；
步骤S33、阻断所述数据传输指令，并触发异常；
步骤S34、执行所述数据传输指令。
如图10，在一些可选地实施例中，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：
步骤S32-0、判断所述数据传输指令的目标地址是否指向内存；
若是，则进入步骤S32；若否，则进入步骤S34。
在一些可选地实施例中，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：
根据所述数据传输指令中的目标地址与数据长度，确定目标地址区段；
所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段，具体包括：
将所述目标地址区域与所述系统关键内存区段进行匹配；
若所述目标地址区域与所述系统关键内存区段存在重叠，则阻断所述数据传输指令，并触发异常；
否则，执行所述数据传输指令。
在一些可选地实施例中，在所述接收用于指示DMA控制器执行数据搬运操作的数据传输指令之前，还包括：
在系统上电或重启后的初始化阶段，获取所述系统关键内存区段；
将获取到的所述系统关键内存区段写入预先设定的审核表中，并锁定所述审核表，使所述审核表在再次上电或重启之前只读。
在一些可选地实施例中，所述系统关键内存区段至少包括：操作系统代码段、只读数据区、系统调用表、中断向量表和用户自定义区段。
本发明实施例中的数据搬运方法可以依托上述安全DMA控制器的硬件机制实现，本领域技术人员应该亦可以理解本方法亦可通过软件程序执行。
本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。

Claims (10)

1.一种数据搬运方法，其特征在于，应用于安全DMA控制器，用于阻断恶意程序利用DMA控制器破坏关键内存数据，包括：
接收用于指示DMA控制器执行数据搬运操作的数据传输指令；
判断所述数据传输指令中的目标地址是否指向系统关键内存区段；
若是，则阻断所述数据传输指令，并触发异常；
若否，则执行所述数据传输指令。
2.根据权利要求1所述的数据搬运方法，其特征在于，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：
判断所述数据传输指令的目标地址是否指向内存；
若是，则再次判断所述数据传输指令中的目标地址是否指向系统关键内存区段；
若否，则直接执行所述数据传输指令。
3.根据权利要求1所述的数据搬运方法，其特征在于，在所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段之前，还包括：
根据所述数据传输指令中的目标地址与数据长度，确定目标地址区段；
所述判断所述数据传输指令中的目标地址是否指向系统关键内存区段，具体包括：
将所述目标地址区域与所述系统关键内存区段进行匹配；
若所述目标地址区域与所述系统关键内存区段存在重叠，则阻断所述数据传输指令，并触发异常；
否则，执行所述数据传输指令。
4.根据权利要求1所述的数据搬运方法，其特征在于，在所述接收用于指示DMA控制器执行数据搬运操作的数据传输指令之前，还包括：
在系统上电或重启后的初始化阶段，获取所述系统关键内存区段；
将获取到的所述系统关键内存区段写入预先设定的审核表中，并锁定所述审核表，使所述审核表在再次上电或重启之前只读。
5.根据权利要求1所述的数据搬运方法，其特征在于，所述系统关键内存区段至少包括：操作系统代码段、只读数据区、系统调用表、中断向量表和用户自定义区段。
6.一种安全DMA控制器，其特征在于，包括：
总线从接口，用以提供处理器通过总线对安全DMA控制器进行配置与查询的接口；
总线主接口，用以提供DMA控制器通过总线进行从设备之间的数据搬运的接口；
寄存器模块，包括：源地址寄存器，用以存储待搬运数据所在的地址；目的地址寄存器，用以存储待搬运数据所要搬运的目的地址；数据长度寄存器，用以存储所述待搬运数据的数据长度参数；使能寄存器，用以指示处理器已完成数据搬运操作配置；状态寄存器，用以指示数据搬运操作过程中的状态；
审核模块，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段；若是，则阻断本次数据搬运操作，并更新所述状态寄存器以通知处理器处理本次事件；若否，则使能数据传输引擎；
数据传输引擎，用以依据源地址寄存器、目的地址寄存器和数据长度寄存器中的信息，通过所述总线主接口进行数据搬运操作。
7.根据权利要求6所述的安全DMA控制器，其特征在于，所述审核模块，包括：
审核表，用以存储系统关键内存区段的地址；
第一审核单元，用以对所述目的地址寄存器和/或数据长度寄存器中地址信息与所述审核表中系统关键内存区段的地址进行一一匹配，判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向系统关键内存区段。
8.根据权利要求6所述的安全DMA控制器，其特征在于，所述审核表在系统上电或重启后的初始化阶段，完成其系统关键内存区段的初始化并锁定，使其在再次上电或重启之前只读。
9.根据权利要求6所述的安全DMA控制器，其特征在于，所述审核模块，还包括：
第二审核单元，用以判断所述目的地址寄存器和/或数据长度寄存器中地址信息是否指向内存；若是，则使能第一审核单元；若否，则使能数据传输引擎。
10.根据权利要求6所述的安全DMA控制器，其特征在于，所述源地址寄存器、目的地址寄存器和数据长度寄存器构成一寄存器组；所述寄存器模块，包括多个所述寄存器组，用以描述多个不连续的目标地址区段。
CN202011207935.9A 2020-11-03 2020-11-03 安全dma控制器及数据搬运方法 Pending CN112256605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011207935.9A CN112256605A (zh) 2020-11-03 2020-11-03 安全dma控制器及数据搬运方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011207935.9A CN112256605A (zh) 2020-11-03 2020-11-03 安全dma控制器及数据搬运方法

Publications (1)

Publication Number Publication Date
CN112256605A true CN112256605A (zh) 2021-01-22

Family

ID=74267330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011207935.9A Pending CN112256605A (zh) 2020-11-03 2020-11-03 安全dma控制器及数据搬运方法

Country Status (1)

Country Link
CN (1) CN112256605A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114661644A (zh) * 2022-02-17 2022-06-24 之江实验室 辅助3d架构近存计算加速器系统的预存储dma装置
CN117112465A (zh) * 2023-10-16 2023-11-24 北京象帝先计算技术有限公司 Dma调度器及方法、片上系统、电子组件及设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102521054A (zh) * 2011-12-15 2012-06-27 中国人民解放军国防科学技术大学 一种sun4v架构下的虚拟机DMA资源分配方法
CN102591824A (zh) * 2011-12-27 2012-07-18 深圳国微技术有限公司 Soc芯片系统中控制保密数据搬运的dma控制器
CN103034599A (zh) * 2012-12-12 2013-04-10 深圳国微技术有限公司 安全dma控制器、soc系统及其数据搬运方法
CN104461970A (zh) * 2013-09-18 2015-03-25 中兴通讯股份有限公司 Dma控制器、移动终端以及数据搬运方法
CN105786735A (zh) * 2016-02-19 2016-07-20 大唐微电子技术有限公司 一种直接内存存取dma控制器及数据访问方法
CN109753450A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 防止内存注入攻击的方法及装置
CN109753822A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 内存保护方法及装置
CN109753452A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 防止内存注入攻击的方法及装置
CN109753451A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 内存防护方法及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102521054A (zh) * 2011-12-15 2012-06-27 中国人民解放军国防科学技术大学 一种sun4v架构下的虚拟机DMA资源分配方法
CN102591824A (zh) * 2011-12-27 2012-07-18 深圳国微技术有限公司 Soc芯片系统中控制保密数据搬运的dma控制器
CN103034599A (zh) * 2012-12-12 2013-04-10 深圳国微技术有限公司 安全dma控制器、soc系统及其数据搬运方法
CN104461970A (zh) * 2013-09-18 2015-03-25 中兴通讯股份有限公司 Dma控制器、移动终端以及数据搬运方法
CN105786735A (zh) * 2016-02-19 2016-07-20 大唐微电子技术有限公司 一种直接内存存取dma控制器及数据访问方法
CN109753450A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 防止内存注入攻击的方法及装置
CN109753822A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 内存保护方法及装置
CN109753452A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 防止内存注入攻击的方法及装置
CN109753451A (zh) * 2017-11-06 2019-05-14 中天安泰（北京）信息技术有限公司 内存防护方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114661644A (zh) * 2022-02-17 2022-06-24 之江实验室 辅助3d架构近存计算加速器系统的预存储dma装置
CN114661644B (zh) * 2022-02-17 2024-04-09 之江实验室 辅助3d架构近存计算加速器系统的预存储dma装置
CN117112465A (zh) * 2023-10-16 2023-11-24 北京象帝先计算技术有限公司 Dma调度器及方法、片上系统、电子组件及设备

Similar Documents

Publication Publication Date Title
JP5514189B2 (ja) 周辺装置ロッキングメカニズム
JP5114617B2 (ja) 秘密鍵を保護する、セキュア端末、プログラム、および方法
JP4980464B2 (ja) 書込プロテクトされたメモリ管理ユニット・レジスタを備える論理デバイス
JP4486288B2 (ja) コンピュータにおいてトラステッドコア初期化プロセスを安全に実行するためのプログラム、方法、メモリコントローラ、装置及びコンピュータ
CN105205401B (zh) 基于安全密码芯片的可信计算机系统及其可信引导方法
CN102667794B (zh) 用于保护操作系统免于非授权修改的方法和系统
US20070220276A1 (en) Managing access to content in a data processing apparatus
TWI443580B (zh) 透過埠共享硬體之對儲存裝置之帶外存取
CN104520872A (zh) 在低功率状态期间保护存储器区的方法和装置
KR20060130200A (ko) 런타임 안전 보장을 위한 자율 메모리 체커 및 이의 방법
CN103718165A (zh) Bios闪存攻击保护和通知
CN105122259A (zh) 从非易失性存储器检索系统引导代码
CN112256605A (zh) 安全dma控制器及数据搬运方法
US11188321B2 (en) Processing device and software execution control method
US20050223225A1 (en) Switching between protected mode environments utilizing virtual machine functionality
KR20180123815A (ko) 고립된 사용자컴퓨팅부를 갖는 컴퓨터
US6564317B1 (en) Method and apparatus for securing computer firmware wherein unlocking of nonvolatile memory is prohibited unless address line masking Is disabled during an initialization event
JP7005676B2 (ja) システム起動を監視するための安全装置及び安全方法
CN113935011A (zh) 用于执行控制设备的安全启动序列的方法
CN108369558B (zh) 用于运行微控制器的方法
AU2023274188A1 (en) Method and Apparatus for Operating a Computer
EP4231159A1 (en) Method for switching execution environment and related device
CN114579313A (zh) 一种面向多安全域架构的安全域快速建立方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination