CN112242412B - 半导体结构与微型半导体显示设备 - Google Patents
半导体结构与微型半导体显示设备 Download PDFInfo
- Publication number
- CN112242412B CN112242412B CN201910645761.5A CN201910645761A CN112242412B CN 112242412 B CN112242412 B CN 112242412B CN 201910645761 A CN201910645761 A CN 201910645761A CN 112242412 B CN112242412 B CN 112242412B
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive
- semiconductor
- micro
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种半导体结构与微型半导体显示设备，所述半导体结构包括一基板、多个微型半导体组件以及一固定结构。微型半导体组件设置于基板上。固定结构设置于基板与微型半导体组件之间。固定结构包括多个导电层及多个支撑层。导电层设置于微型半导体组件的下表面上。支撑层连接于导电层与基板。导电层的材料与支撑层的材料不同。
Description
技术领域
本公开实施例涉及一种半导体结构，尤其涉及一种微型半导体结构(microsemiconductor structure)与微型半导体显示设备。
背景技术
近年，由于发光二极管(Light Emitting Diode,LED)在制作尺寸上的突破，将发光二极管以数组排列制作的微型发光二极管(Micro LED)显示器在市场上逐渐受到重视。微型发光二极管显示器属于主动式微型半导体组件显示器，其相较于有机发光二极管(Organic Micro semiconductor Diode,OLED)显示器更为省电，也具备更佳优异的对比度表现，在阳光下可具有更佳的可视性。此外，由于微型发光二极管显示器采用无机材料，其相较于有机发光二极管显示器具备更佳优良的可靠性以及更长的使用寿命。
微型发光二极管仍然具有一些缺点。举例来说，发光二极管常通过固定结构(tether)来固持而使微型发光二极管较容易自载体基板(carrier substrate)上拾取并转移至接收基板上，且通过固定结构来巩固微型发光二极管，使微型发光二极管于转移时不会受到其他外因而影响质量。然而，在微型发光二极管转移至接收基板后，固定结构可能会残留导致微型发光二极管的电极接触不良，造成微型发光二极管的效能降低。
因此，虽然现有的微型发光二极管已大致符合需求，但仍然存在许多问题，因此如何改善现有的微型发光二极管已成为目前业界相当重视的课题之一。
发明内容
本公开实施例包括一种半导体结构。半导体结构包括一基板、多个微型半导体组件以及一固定结构。微型半导体组件设置于基板上。固定结构设置于基板与微型半导体组件之间。固定结构包括多个导电层及多个支撑层。导电层设置于微型半导体组件的下表面上。支撑层连接于导电层与基板。导电层的材料与支撑层的材料不同，使支撑层于微型半导体组件转移后不易残留于微型半导体组件上，可避免微型半导体组件的电路接触不良，有效提升后续形成的异质整合系统(例如，微型发光二极管显示设备)的效能。
本公开实施例包括一种微型半导体显示设备。微型半导体显示设备包括一接收基板、多个微型半导体组件以及多个导电层。微型半导体组件设置于接收基板上。导电层设置于接收基板与微型半导体组件之间。微型半导体组件于接收基板上的正投影的面积小于导电层于接收基板上的正投影的面积。
本公开实施例包括一种半导体结构。半导体结构包括一基板、一磊晶结构以及一固定结构。磊晶结构设置于基板上。固定结构设置于基板与磊晶结构之间。固定结构包括多个导电层及多个支撑层。导电层设置于磊晶结构的下表面上。支撑层连接于导电层与基板。导电层的材料与支撑层的材料不同，使支撑层于磊晶结构转移后不易残留于磊晶结构上，可避免磊晶结构的电路接触不良，有效提升后续形成的异质整合系统(例如，微型发光二极管显示设备)的效能。
此外，固定结构的导电层可直接作为微型半导体组件或磊晶结构的电极，不需要额外的制程，能进一步降低半导体结构的制程时间与制造成本。
附图说明
以下将配合所附附图详述本公开实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，组件的尺寸可能经放大或缩小，以清楚地表现出本公开实施例的技术特征。
图1显示根据本公开一实施例的半导体结构的部分剖面示意图；
图2显示根据本公开另一实施例的半导体结构的部分剖面示意图；
图3显示根据本公开又一实施例的半导体结构的部分剖面示意图；
图4显示根据本公开一实施例的半导体结构的部分剖面示意图；
图5显示根据本公开另一实施例的半导体结构的部分剖面示意图；
图6显示根据本公开又一实施例的半导体结构的部分剖面示意图；
图7显示根据本公开一实施例的半导体结构的部分剖面示意图；
图8显示根据本公开另一实施例的半导体结构的部分剖面示意图；
图9显示根据本公开又一实施例的半导体结构的部分剖面示意图；
图10显示根据本公开一实施例的半导体结构的部分剖面示意图；
图11显示根据本公开另一实施例的半导体结构的部分剖面示意图；
图12显示根据本公开又一实施例的半导体结构的部分剖面示意图；
图13显示根据本公开一实施例的固定结构的部分俯视图；
图14显示根据本公开另一实施例的固定结构的部分俯视图；
图15显示根据本公开又一实施例的固定结构的部分俯视图；
图16显示根据本公开一实施例的固定结构的部分俯视图；
图17显示根据本公开另一实施例的固定结构的部分俯视图；
图18显示根据本公开一实施例的固定结构的部分俯视图；
图19显示根据本发明一实施例的微型半导体显示设备的部分剖面示意图；
图20显示根据本公开一实施例的半导体结构的部分剖面示意图。
附图标记说明
100、100’、102、104、106、108、110、112、114、116、118、120、122～半导体结构
10、10’～基板
20、22、24、26～微型半导体组件
20B、22B、24B～下表面
20e～出光结构
20’～磊晶结构
26A～导角或圆角
30、30’、30”～固定结构
31～导电层
31B～下表面
31S～侧表面
31U～上表面
31-1～第一导电部
31-1S～侧表面
31-2～第二导电部
31-2S～侧表面
33、33’、33”～支撑层
33-1～第一子支撑件
33-2～第二子支撑件
33U～上表面
200～微型半导体显示设备
40～接收基板
50～接合层
A-A’、B-B’～剖面线
X、Y～坐标轴
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开实施例叙述了一第一特征部件形成于一第二特征部件的上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。
应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“在…上方”、“上方”、“较高的”及类似的用词，这些空间相关用词系为了便于描述图示中一个(些)组件或特征部件与另一个(些)组件或特征部件之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
在说明书中，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，或10％之内，或5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇公开所属的一般技艺者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本公开实施例有特别定义。
以下所公开的不同实施例可能重复使用相同的参考符号和/或标记。这些重复系为了简化与清晰的目的，并非用以限定所讨论的不同实施例和/或结构之间有特定的关系。
要注意的是，为了更清楚地说明本公开各实施例的特征，本公开各附图中可能省略部分组件。
图1显示根据本公开一实施例的半导体结构100的部分剖面示意图。如图1所示，半导体结构100包括一基板10。在一些实施例中，基板10例如为一承载基板(carriersubstrate)，其可包括塑料基板、玻璃基板、蓝宝石基板或其他无线路的基板，但本公开实施例并非以此为限。
如图1所示，半导体结构100包括多个微型半导体组件20，微型半导体组件20设置于基板10上。在一些实施例中，微型半导体组件20例如是微型发光二极管(Micro LED)或微芯片，且后续可将微型半导体组件20转移整合及组装到一接收基板(receivingsubstrate)上，形成异质整合系统，例如包括穿戴式显示器至大面积显示器等任何尺寸的微型半导体显示器。
在此所述的“微型”意指半导体组件20可具有介于1μm至100μm的尺寸。举例来说，微型半导体组件20可具有20μm、10μm或5μm的最大宽度，而微型半导体组件20可具有小于10μm或5μm的最大高度，但本公开实施例并非以此为限。在其他实施例中，半导体组件20可具有更大或更小的尺寸。
在一些实施例中，微型半导体组件20包含p-n二极管，但本公开实施例并非以此为限。在一些实施例中，微型半导体组件20例如包括可控制执行预定电子功能的微型半导体组件20(例如二极管、晶体管、集成电路)或具光子功能的微型半导体组件20(例如发光二极管、激光二极管、光电二极管)。在一些实施例中，微型半导体组件20亦可应用于包括电路的微芯片，例如以硅或绝缘体上的半导体(semiconductor-on-insulator,SOI)晶圆为材料且用于逻辑或存储应用微芯片，或以砷化镓(GaAs)晶圆为材料且用于RF通信应用的微芯片，但本公开实施例并非以此为限。
在一些实施例中，微型半导体组件20可为一磊晶结构(图1中未详细示出)，磊晶结构可包括一第一型半导体层、一第二型半导体层及发光层，但本公开实施例并非以此为限。举例来说，第一型半导体层可为N型半导体层，而第二型半导体层可为P型半导体层。在一些实施例中，N型半导体层的厚度可大于P型半导体层的厚度。举例来说，N型半导体层的厚度可介于1μm至5μm之间，发光层的厚度可介于0.1μm至1μm之间，而P型半导体层的厚度可介于0.1μm至0.5μm之间，但本公开实施例并非以此为限。
在一些实施例中，磊晶结构的N型半导体层的长度与宽度可大于P型半导体层的长度与宽度。亦即，微型半导体组件20(磊晶结构)形成为如图1所示的一梯型结构。在此，N型半导体层的最大宽度与P型半导体层的最大宽度差值可介于0至5μm之间，但本公开实施例并非以此为限。
如图1所示，半导体结构100包括一固定结构30，固定结构30设置于基板10与微型半导体组件20之间。具体而言，固定结构30可包括多个导电层31及多个支撑层33，导电层31设置于微型半导体组件20的下表面20B上，而支撑层33连接于导电层31与基板10。在本实施例中，支撑层33直接接触所连接的导电层31的侧表面31S，且支撑层33于基板10上的正投影与导电层31于基板10上的正投影不重叠(彼此切齐)，但本公开实施例并非以此为限。此处，微型半导体组件20的下表面20B、支撑层33的上表面33U与导电层31的上表面31U共平面。亦即，固定结构30只配置于微型半导体组件20的下表面20B上而不会接触于微型半导体组件20的其他面，可避免固定结构30残留于微型半导体组件20的其他面上。
在本公开实施例中，导电层31的材料与支撑层33的材料不同。举例来说，导电层31的材料可包括金属(例如，锡、金、铜)、导电高分子(例如，异方性导电胶膜)、金属氧化物(例如，氧化铟锡(indium tin oxide,ITO))、其他适当的导电材料或前述材料的组合；支撑层33的材料可为非导电材料，例如包括有机材料(例如，光阻材料)、无机材料(例如，氧化硅、氮化硅、氮氧化硅)或前述材料的组合，但本公开实施例并非以此为限。在一些实施例中，导电层31的杨氏模量可大于支撑层33的杨氏模量，使连接基板10与导电层31的支撑层33可在后续的转移中提供较佳的缓冲支撑。
由于本公开实施例的固定结构30包括导电层31及支撑层33，且导电层31及支撑层33为异质材料，于后续将微型半导体组件20转移到一接收基板(例如，显示背板)时，较容易从异质接口(即导电层31与支撑层33的交界处)断裂，使支撑层33不易残留于微型半导体组件20上，可避免微型半导体组件20的电路接触不良，有效提升后续形成的异质整合系统(例如，微型发光二极管显示设备)的效能。此外，固定结构30的导电层31可直接作为微型半导体组件20的电极，不需要额外的制程，能进一步降低半导体结构100的制程时间与制造成本。
图2显示根据本公开另一实施例的半导体结构102的部分剖面示意图。类似地，半导体结构102包括一基板10、多个微型半导体组件20以及一固定结构30。需注意的是，为了简便起见，图2仅示出单一半导体组件20。如图2所示，微型半导体组件20设置于基板10上，固定结构30设置于基板10与微型半导体组件20之间。
此外，固定结构30包括多个导电层31及多个支撑层33，且导电层31的材料与支撑层33的材料不同，在此不多加赘述。类似地，为了简便起见，图2仅示出单一导电层31。如图2所示，导电层31设置于微型半导体组件20的下表面20B上，而支撑层33连接于导电层31与基板10。
与图1所示的半导体结构100的不同之处在于，图2所示的半导体结构102的支撑层33同时直接接触所连接的导电层31的侧表面31S与下表面31B。亦即，支撑层33于基板10上的正投影与导电层31于基板10上的正投影部分重叠，使支撑层33与导电层31接触面积较大，提供更好的缓冲功能，但本公开实施例并非以此为限。此处支撑层33于基板10上的正投影与微型半导体组件20于基板10上的正投影不重叠，避免影响后续转移的效率。
图3显示根据本公开又一实施例的半导体结构104的部分剖面示意图。与图2所示的半导体结构102的不同之处在于，图3所示的半导体结构104的支撑层33直接接触所连接的导电层31的下表面31B，且支撑层33于基板10上的正投影位于导电层31于基板10上的正投影内，但本公开实施例并非以此为限。此处支撑层33与导电层31切齐，但于未示出出的实施例中，支撑层33亦可以内缩至微型半导体组件20于基板10上的正投影内以靠近微型半导体组件20的重心，提供更好的支撑。在一些实施例中，支撑层33于基板10上的正投影与导电层31于基板10上的正投影的比值可小于0.5，若大于或等于0.5可能使支撑层33与导电层31较难分离。
在图1的半导体结构100、在图2的半导体结构102及在图3的半导体结构104中，每个微型半导体组件20于基板上10的正投影的面积皆小于对应的导电层31于基板10上的正投影的面积。举例来说，每个微型半导体组件20于基板上10的正投影的面积与对应的导电层31于基板10上的正投影的面积的比值可大于或等于0.5且小于1。其中，此比值若小于0.5会使固定结构30占据过大空间，减少微型半导体组件20的利用率占比。
图4显示根据本公开一实施例的半导体结构106的部分剖面示意图。与图1所示的半导体结构100的不同之处在于，图4所示的半导体结构106的每个微型半导体组件22于基板上10的正投影的面积等于对应的导电层31于基板10上的正投影的面积。亦即，微型半导体组件22的下表面22B与对应的导电层31的上表面31U的面积相同且同形配置，后续转移时可以有更好的接合良率，但本公开实施例并非以此为限。
图5显示根据本公开另一实施例的半导体结构108的部分剖面示意图。与图2所示的半导体结构102的不同之处在于，图5所示的半导体结构108的每个微型半导体组件22于基板上10的正投影的面积等于对应的导电层31于基板10上的正投影的面积，但本公开实施例并非以此为限。
图6显示根据本公开又一实施例的半导体结构110的部分剖面示意图。与图3所示的半导体结构104的不同之处在于，图6所示的半导体结构110的每个微型半导体组件22于基板上10的正投影的面积等于对应的导电层31于基板10上的正投影的面积，但本公开实施例并非以此为限。
图7显示根据本公开一实施例的半导体结构112的部分剖面示意图。图7所示的半导体结构112类似于图1所示的半导体结构100，其支撑层33直接接触所连接的导电层31的侧表面31S，且支撑层33于基板10上的正投影与导电层31于基板10上的正投影不重叠(彼此切齐)，其他相同之处在此不多加赘述。
与图1所示的半导体结构100的不同的处在于，图7所示的半导体结构112的每个微型半导体组件24于基板上10的正投影的面积大于对应的导电层31于基板10上的正投影的面积，且微型半导体组件24的下表面24B可直接接触支撑层33(例如微型半导体组件24的P型半导体层可直接接触支撑层33的顶表面)，使微型半导体组件24较容易从异质接口(即导电层31与支撑层33的交界处、微型半导体组件24与支撑层33的交界处)断裂，但本公开实施例并非以此为限。在一些实施例中，微型半导体组件24与支撑层33的接触面积与微型半导体组件24的下表面24B的面积的比值小于或等于0.2，此比值若大于0.2可能影响后续的转移良率。
图8显示根据本公开另一实施例的半导体结构114的部分剖面示意图。与图7所示的半导体结构112的不同之处在于，图8所示的半导体结构114的支撑层33同时直接接触所连接的导电层31的侧表面31S与下表面31B。亦即，支撑层33于基板10上的正投影与导电层31于基板10上的正投影部分重叠，但本公开实施例并非以此为限。
图9显示根据本公开又一实施例的半导体结构116的部分剖面示意图。与图7所示的半导体结构112的不同之处在于，图9所示的半导体结构116的支撑层33直接接触所连接的导电层31的下表面31B，且支撑层33于基板10上的正投影位于导电层31于基板10上的正投影内，但本公开实施例并非以此为限。
图10显示根据本公开一实施例的半导体结构118的部分剖面示意图。与图1所示的半导体结构100的不同之处在于，图10所示的半导体结构118的每个导电层31包括一第一导电部31-1与一第二导电部31-2，第一导电部31-1与第二导电部31-2彼此分离，但本公开实施例并非以此为限。特别说明的是，第一导电部31-1与第二导电部31-2可具有相反的电性。后续转移后可将微型半导体组件20直接接合于接收基板上，不需再于另一面制作导电电极。换句话说，微型半导体组件20可以为一覆晶式(Flip Chip)微型半导体组件。
此外，如图10所示，支撑层33直接接触所连接的导电层31的侧表面。具体而言，支撑层33可直接接触第一导电部31-1的侧表面31-1S与第二导电部31-2的侧表面31-2S，且支撑层33于基板10上的正投影与第一导电部31-1及第二导电部31-2于基板10上的正投影不重叠(彼此切齐)，但本公开实施例并非以此为限。
在其他实施例中，支撑层33可同时直接接触所连接的第一导电部31-1(或第二导电部31-2)的侧表面31-1S(或31-2S)与下表面。亦即，支撑层33于基板10上的正投影与第一导电部31-1(或第二导电部31-2)于基板10上的正投影部分重叠；或者，支撑层33可直接接触所连接的第一导电部31-1(或第二导电部31-2)的下表面，且支撑层33于基板10上的正投影位于第一导电部31-1(或第二导电部31-2)于基板10上的正投影内。
图11显示根据本公开另一实施例的半导体结构120的部分剖面示意图。图11所示的半导体结构120类似于图1所示的半导体结构100，与图1所示的半导体结构100的不同之处在于，图11所示的半导体结构120的每个微型半导体组件26具有至少一导角或圆角26A。当微型半导体组件26应用于光电组件时，导角或圆角26A可使微型半导体组件26的侧向与正向交界处的出光效率提升，但本公开实施例并非以此为限。
图12显示根据本公开又一实施例的半导体结构122的部分剖面示意图。图12所示的半导体结构122类似于图10所示的半导体结构118，与图10所示的半导体结构118的不同之处在于，图12所示的半导体结构122可进一步包括多个出光结构20e，出光结构20e可设置于微型半导体组件20上。举例来说，出光结构20e可连接于微型半导体组件20的顶表面并向外部延伸，但本公开实施例并非以此为限。当微型半导体组件20应用于光电组件时，出光结构20e可进一步提升其发光效率。
图13显示根据本公开一实施例的固定结构30的部分俯视图，图14显示根据本公开另一实施例的固定结构30的部分俯视图。在此，是自微型半导体组件20(或22、24、26)处往基板10处俯视并省略基板10与微型半导体组件20(或22、24、26)。图1、图4及图7所示的固定结构30可例如沿着图13的线A-A’所切，而图2、图5及图8所示的固定结构30可例如沿着图14的线B-B’所切，但本公开实施例并非以此为限。
如图13与图14所示，在一些实施例中，固定结构30的多个支撑层33可彼此分离。举例来说，支撑层33可呈一数组排列，并且分别位于各导电层31的四个角落，即可形成岛状支撑层33，但本公开实施例并非以此为限。
图15显示根据本公开又一实施例的固定结构30的部分俯视图。如图15所示，固定结构30的多个支撑层33可呈一规则排列，并位于各导电层31的两个角落，并非位于各导电层31的四个角落。亦即，本公开并未限定支撑层33的排列方式。
图16显示根据本公开一实施例的固定结构30’的部分俯视图，图17显示根据本公开另一实施例的固定结构30’的部分俯视图。在一些实施例中，固定结构30’的多个支撑层33’可彼此分离，此外，多个支撑层33’彼此平行，即此些支撑层33’于基板10上的正投影彼此平行，以形成平行支撑层33’，但本公开实施例并非以此为限。
举例来说，如图16所示，每个支撑层33’于基板10上的正投影可沿Y方向延伸；如图17所示，每个支撑层33’于基板10上的正投影可沿X方向延伸。在其他实施例中，支撑层33’的延伸方向可与图16或图17所示出的方向不同。
图18显示根据本公开一实施例的固定结构30”的部分俯视图。在本实施例中，支撑层33”可形成一网状结构，网状结构包括多个第一子支撑件33-1及多个第二子支撑件33-2。
举例来说，如图18所示，每个第一子支撑件33-1于基板10上的正投影沿第一方向(X方向)延伸，而每个第二子支撑件33-2于基板10上的正投影沿第二方向(Y方向)延伸，第二方向与第一方向不同。在本实施例中，第二方向与第一方向垂直，但本公开实施例并非以此为限。形成为网状结构的支撑层33”可进一步提升支撑力，以更稳固地支撑微型半导体组件20。
图19显示根据本发明一实施例的微型半导体显示设备200的部分剖面示意图。举例来说，微型半导体显示设备200可为将微型半导体组件20转移到异质整合系统的接收基板后的装置，但本公开实施例并非以此为限。
如图19所示，微型半导体显示设备200包括一接收基板40、多个微型半导体组件20以及多个导电层31。微型半导体组件20设置于接收基板40上，导电层31设置于接收基板40与微型半导体组件20之间。在本实施例中，微型半导体组件20于接收基板40上的正投影的面积小于导电层31于接收基板40上的正投影的面积，但本公开实施例并非以此为限。
在一些实施例中，接收基板40可例如为显示基板、发光基板、具有薄膜晶体管(Thin-film transistor,TFT)或集成电路(integrated circuit,IC)等功能组件的基板或其他类型的电路基板，但本公开实施例并非以此为限。
如图19所示，在一些实施例中，微型半导体显示设备200可进一步包括多个接合层50，接合层50可设置于接收基板40与导电层31之间。接合层50可用于接合导电层31以电性连接微型半导体组件20，其可进一步提升微型半导体组件20接合于接收基板40上的良率。在一些实施例中，接合层50的材料可包括金属、导电高分子或是金属氧化物，但本公开实施例并非以此为限。
在图19所示的实施例中，接合层50于接收基板40上的正投影的面积小于对应的导电层31于接收基板40上的正投影的面积，使导电层31可以完整地接触接合层50并增加接合容许度，但本公开实施例并非以此为限。在其他实施例中，接合层50于接收基板40上的正投影的面积也可等于或大于对应的导电层31于接收基板40上的正投影的面积。
虽然前述实施例中皆以多个微型半导体组件设置于基板10上为例进行说明，但本公开实施例并非以此为限。图20显示根据本公开一实施例的半导体结构100’的部分剖面示意图。如图20所示，半导体结构100’包括一基板10’、一磊晶结构20’以及一固定结构30。磊晶结构20’设置于基板10’上，固定结构30设置于基板10’与磊晶结构20’之间。固定结构30包括多个导电层31及多个支撑层33，且导电层31的材料与支撑层33的材料不同。导电层31设置于磊晶结构20’的下表面20B’上，而支撑层33连接于导电层31与基板10’。
更具体而言，磊晶结构20’可例如为图1所示的多个微型半导体组件20尚未进行组件分离制程前，自生长基板(未示出)完整磊晶生长的一磊晶结构。
承上述说明，本公开实施例的半导体结构的固定结构包括导电层及支撑层，且导电层及支撑层为异质材料，使支撑层于微型半导体组件转移后不易残留于微型半导体组件上，可避免微型半导体组件的电路接触不良，有效提升后续形成的异质整合系统(例如，微型发光二极管显示设备)的效能。此外，固定结构的导电层可直接作为微型半导体组件的电极，不需要额外的制程，能进一步降低半导体结构的制程时间与制造成本。
以上概述数个实施例的部件，以便在本公开所属技术领域中技术人员可以更理解本公开实施例的观点。在本公开所属技术领域中技术人员应该理解，他们能以本公开实施例为基础，设计或修改其他制程和结构以达到与在此介绍的实施例相同目的和/或优势。在本公开所属技术领域中技术人员也应该理解到，此类等效的结构并无悖离本公开的精神与范围，且他们能在不违背本公开的精神和范围之下，做各式各样的改变、取代和替换。因此，本公开的保护范围当视权利要求所界定者为准。另外，虽然本公开已以数个较佳实施例公开如上，然其并非用以限定本公开。
整份本说明书对特征、优点或类似语言的引用并非意味可以利用本公开实现的所有特征和优点应该是或者在本公开的任何单个实施例中。相对地，涉及特征和优点的语言被理解为其意味着结合实施例描述的特定特征、优点或特性包括在本公开的至少一个实施例中。因而，在整份说明书中对特征和优点以及类似语言的讨论可以但不一定代表相同的实施例。
再者，在一个或多个实施例中，可以任何合适的方式组合本公开的所描述的特征、优点和特性。根据本文的描述，相关领域的技术人员将意识到，可在没有特定实施例的一个或多个特定特征或优点的情况下实现本公开。在其他情况下，在某些实施例中可辨识附加的特征和优点，这些特征和优点可能不存在于本公开的所有实施例中。
Claims (13)
1.一种半导体结构，包括：
无线路基板；
多个微型半导体组件，设置于所述无线路基板上且与所述无线路基板电隔离；以及
固定结构，设置于所述无线路基板与所述多个微型半导体组件之间，且所述固定结构包括：
多个导电层，设置于所述多个微型半导体组件的下表面上，所述多个导电层中的每一者与所述无线路基板隔开，并且所述导电层与所述无线路基板之间存在间隙；及
多个非导电支撑层，连接于所述多个导电层与所述无线路基板；
其中所述多个导电层的材料与所述多个非导电支撑层的材料不同。
2.根据权利要求1所述的半导体结构，其中每所述非导电支撑层直接接触所连接的导电层的侧表面与下表面的至少其中之一。
3.根据权利要求2所述的半导体结构，其中每所述微型半导体组件于所述无线路基板上的正投影的面积小于对应的所述导电层于所述无线路基板上的正投影的面积。
4.根据权利要求3所述的半导体结构，其中每所述微型半导体组件于所述无线路基板上的正投影的面积与对应的所述导电层于所述无线路基板上的正投影的面积的比值大于或等于0.5且小于1。
5.根据权利要求2所述的半导体结构，其中每所述微型半导体组件于所述无线路基板上的正投影的面积等于对应的所述导电层于所述无线路基板上的正投影的面积。
6.根据权利要求2所述的半导体结构，其中每所述微型半导体组件于所述无线路基板上的正投影的面积大于对应的所述导电层于所述无线路基板上的正投影的面积。
7.根据权利要求6所述的半导体结构，其中所述多个微型半导体组件的下表面直接接触所述多个非导电支撑层。
8.根据权利要求1所述的半导体结构，其中每所述导电层包括第一导电部与第二导电部，所述第一导电部与所述第二导电部彼此分离。
9.根据权利要求1所述的半导体结构，其中所述多个导电层的杨氏模量大于所述多个非导电支撑层的杨氏模量。
10.根据权利要求1所述的半导体结构，其中所述多个微型半导体组件的下表面、所述多个非导电支撑层的上表面与所述多个导电层的上表面共平面。
11.根据权利要求1所述的半导体结构，其中所述多个非导电支撑层彼此分离。
12.根据权利要求1所述的半导体结构，其中所述多个非导电支撑层形成网状结构，所述网状结构包括：
多个第一子支撑件，每所述第一子支撑件于所述无线路基板上的正投影沿第一方向延伸；及
多个第二子支撑件，每所述第二子支撑件于所述无线路基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向不同。
13.一种半导体结构，包括：
无线路基板；
磊晶结构，设置于所述无线路基板上且与所述无线路基板电隔离；以及
固定结构，设置于所述无线路基板与所述磊晶结构之间，且所述固定结构包括：
多个导电层，设置于所述磊晶结构的下表面上，所述多个导电层中的每一者与所述无线路基板隔开，并且所述导电层与所述无线路基板之间存在间隙；及
多个非导电支撑层，连接于所述多个导电层与所述无线路基板；
其中所述多个导电层的材料与所述多个非导电支撑层的材料不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910645761.5A CN112242412B (zh) | 2019-07-17 | 2019-07-17 | 半导体结构与微型半导体显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910645761.5A CN112242412B (zh) | 2019-07-17 | 2019-07-17 | 半导体结构与微型半导体显示设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112242412A CN112242412A (zh) | 2021-01-19 |
| CN112242412B true CN112242412B (zh) | 2024-03-12 |
Family
ID=74166967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910645761.5A Active CN112242412B (zh) | 2019-07-17 | 2019-07-17 | 半导体结构与微型半导体显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112242412B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859459B2 (en) * | 2014-07-14 | 2018-01-02 | Genesis Photonics Inc. | Method for manufacturing light emitting unit |
| CN109755266A (zh) * | 2017-11-02 | 2019-05-14 | 錼创显示科技股份有限公司 | 微型发光二极管显示面板 |
| CN109920815A (zh) * | 2019-03-20 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种电路基板及其制作方法和微发光二极管显示基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI427829B (zh) * | 2010-07-26 | 2014-02-21 | Epistar Corp | 一種半導體光電元件及其製作方法 |
| TW201324863A (zh) * | 2011-12-13 | 2013-06-16 | Genesis Photonics Inc | 發光二極體元件以及覆晶式發光二極體封裝元件 |
| US10269776B2 (en) * | 2014-12-16 | 2019-04-23 | PlayNitride Inc. | Light emitting device |
| FR3031238B1 (fr) * | 2014-12-30 | 2016-12-30 | Aledia | Dispositif optoelectronique a diodes electroluminescentes |
| KR102430500B1 (ko) * | 2017-05-30 | 2022-08-08 | 삼성전자주식회사 | 반도체 발광소자 및 이를 이용한 led 모듈 |
-
2019
- 2019-07-17 CN CN201910645761.5A patent/CN112242412B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859459B2 (en) * | 2014-07-14 | 2018-01-02 | Genesis Photonics Inc. | Method for manufacturing light emitting unit |
| CN109755266A (zh) * | 2017-11-02 | 2019-05-14 | 錼创显示科技股份有限公司 | 微型发光二极管显示面板 |
| CN109920815A (zh) * | 2019-03-20 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种电路基板及其制作方法和微发光二极管显示基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112242412A (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109326559B (zh) | 半导体装置的制造方法 | |
| US11177154B2 (en) | Carrier structure and micro device structure | |
| US11843086B2 (en) | Micro semiconductor display device | |
| CN112018145B (zh) | 微型发光二极管显示组件与其制造方法 | |
| US10522712B2 (en) | Micro light-emitting diode chip | |
| CN111384079B (zh) | 显示装置 | |
| KR102590229B1 (ko) | Led 소자 및 led 소자의 제조 방법 | |
| US10847694B2 (en) | Display substrate and display panel | |
| US10879306B2 (en) | Micro semiconductor structure | |
| US8183590B2 (en) | Image display apparatus having raised parts disposed on a substrate | |
| CN112242412B (zh) | 半导体结构与微型半导体显示设备 | |
| US20220005774A1 (en) | Microdevice cartridge structure | |
| CN111276504A (zh) | 微型半导体元件结构 | |
| US20220068999A1 (en) | Micro-led display device and manufacturing method of the same | |
| US10937826B2 (en) | Micro semiconductor structure | |
| US11805686B2 (en) | Display panel and display device | |
| CN109935613B (zh) | 显示面板 | |
| KR20220164039A (ko) | 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치 | |
| US11417800B2 (en) | Micro semiconductor device and micro semiconductor display | |
| CN110600602B (zh) | 微型半导体芯片、微型半导体元件结构、以及显示元件 | |
| US11916172B2 (en) | Epitaxial structure, semiconductor structure including the same, and semiconductor pickup element for transferring the same | |
| KR20220112570A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
| KR20220012676A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
| US20220077223A1 (en) | Processes, articles and apparatus that incorporate semiconductor switches and drive circuitry on compound semiconductor chiplets | |
| KR20220057227A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |