CN112202503B - 一种干扰处理方法、终端设备和计算机可读存储介质 - Google Patents
一种干扰处理方法、终端设备和计算机可读存储介质 Download PDFInfo
- Publication number
- CN112202503B CN112202503B CN202011000867.9A CN202011000867A CN112202503B CN 112202503 B CN112202503 B CN 112202503B CN 202011000867 A CN202011000867 A CN 202011000867A CN 112202503 B CN112202503 B CN 112202503B
- Authority
- CN
- China
- Prior art keywords
- processing module
- central processing
- digital signal
- ddr
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明实施例提供了一种干扰处理方法、终端设备和计算机可读存储介质,应用于终端设备,所述终端设备包括数字信号处理模块、中央处理模块和双倍速率同步动态随机存储模块DDR,所述终端设备采用时分双工模式;其中方法包括:所述数字信号处理模块向所述中央处理模块发送第一指示信息,所述第一指示信息用于指示所述终端设备处于接收时隙;所述中央处理模块根据所述第一指示信息中断与所述DDR的数据传输,有利于消除DDR的干扰。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种干扰处理方法、终端设备和计算机可读存储介质。
背景技术
目前,终端设备工作时都需要双倍速率同步动态随机存储模块(Double DataRate,DDR)的配合,但是DDR在运行时会产生DDR干扰,从而对终端设备接发数据带来影响,针对DDR干扰的解决方案有两种,一种解决方案是在硬件上修改硬件电路设计和优化PCB布局,从而降低DDR的干扰,另一种解决方案则是降低DDR的驱动能力或者修改DDR的工作频段。
然而通过上述两种解决方案,都存在一定的问题,第一种解决方案调试时间周期长、所需成本比较高,第二种解决方案可能会引入新的干扰频段。因此,如何能够降低DDR对终端设备的干扰成为热点研究问题。
发明内容
本发明实施例提供了一种干扰处理方法、终端设备和计算机可读存储介质,有利于消除DDR的干扰。
本发明实施例第一方面提供了一种干扰处理方法,应用于终端设备,所述终端设备包括数字信号处理模块、中央处理模块和双倍速率同步动态随机存储模块DDR,所述终端设备采用时分双工模式;所述方法包括:
所述数字信号处理模块向所述中央处理模块发送第一指示信息,所述第一指示信息用于指示所述终端设备处于接收时隙;
所述中央处理模块根据所述第一指示信息中断与所述DDR的数据传输。
在一种可行的实施例中,所述第一指示信息包括中断请求,所述数字信号处理模块向中央处理模块发送第一指示信息,包括:
所述数字信号处理模块向所述中央处理模块发送中断请求,所述中断请求用于指示所述中央处理模块在所述接收时隙中断与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块检测所述终端设备的通信频段;若所述通信频段处于预设通信频段,则所述数字信号处理模块向所述中央处理模块发送中断请求。
在一种可行的实施例中,所述第一指示信息包括通信频段,所述中央处理模块根据所述提示信息中断与所述DDR的数据传输,包括:
所述中央处理模块根据所述通信频段判断是否中断与所述DDR的数据传输;
若所述通信频段处于预设通信频段,则所述中央处理模块中断与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块向所述中央处理模块发送所述第一指示信息之前,所述数字信号处理模块检测所述终端设备是否处于接收时隙;若是,则执行所述数字信号处理模块向所述中央处理模块发送第一指示信息的步骤。
在一种可行的实施例中,所述中央处理模块根据所述第一指示信息中断与所述DDR的数据传输之后,若检测到所述接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息,所述第二指示信息用于指示所述中央处理模块重新建立与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块通过数据接口FIO向中央处理器模块发送第一指示信息。
本发明实施例第二方面提供了一种终端设备,包括处理器、计算机存储介质、通信接口和存储器,所述处理器还包括:数字信号处理模块、中央处理模块,所述存储器还包括双倍速率同步动态随机存储模块DDR;其中,所述数字信号处理模块和所述中央处理模块通过数据接口FIO相连接,所述中央处理模块和双倍速率同步动态随机存储模块DDR通过总线相连接;其中,
所述数字信号处理模块,用于向所述中央处理模块发送第一指示信息,所述第一指示信息用于指示所述终端设备处于接收时隙;
所述中央处理模块,用于根据所述第一指示信息中断与所述DDR的数据传输。
在一种可行的实施例中,所述第一指示信息包括中断请求,所述数字信号处理模块具体用于:
所述数字信号处理模块向所述中央处理模块发送中断请求,所述中断请求用于指示所述中央处理模块在所述接收时隙中断与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块,具体用于:检测所述终端设备的通信频段;若所述通信频段处于预设通信频段,则所述数字信号处理模块向所述中央处理模块发送中断请求。
在一种可行的实施例中,所述第一指示信息包括通信频段,所述中央处理模块具体用于:所述中央处理模块根据所述通信频段判断是否中断与所述DDR的数据传输;若所述通信频段处于预设通信频段,则所述中央处理模块中断与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块向所述中央处理模块发送所述第一指示信息之前,所述数字信号处理模块,还用于:
所述数字信号处理模块检测所述终端设备是否处于接收时隙;若是,则执行所述数字信号处理模块向所述中央处理模块发送第一指示信息的步骤。
在一种可行的实施例中,所述中央处理模块根据所述第一指示信息中断与所述DDR的数据传输之后,所述数字信号处理模块,还用于:若检测到所述接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息,所述第二指示信息用于指示所述中央处理模块重新建立与所述DDR的数据传输。
在一种可行的实施例中,所述数字信号处理模块,具体用于:所述数字信号处理模块通过数据接口FIO向中央处理器模块发送第一指示信息。
本发明实施例第三方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行上述第一方面的方法。
本发明实施例第四方面提供一种计算机程序产品,所述计算机程序产品包括计算机程序代码,当所述计算机程序代码在计算机上运行时,使得计算机执行如上述第一方面的方法。
本发明实施例第五方面提供一种芯片,包括存储器和处理器,所述存储器用于存储计算机程序,所述处理器用于从所述存储器中调用并运行所述计算机程序,使得安装有所述芯片的设备执行如上述第一方面的方法。
在本发明实施例中,数字信号处理模块向中央处理模块发送用于指示终端设备处于接收时隙的第一指示信息,进而中央处理模块根据第一指示信息中断与DDR的数据传输,通过中断与DDR的数据传输可以让DDR处于暂停工作状态,从而有利于消除DDR的干扰。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种支持时分双工模式的终端设备的结构示意图;
图2是本发明实施例提供的一种干扰处理方法的流程示意图;
图3是本发明实施例提供的另一种干扰处理方法的流程示意图;
图4是本发明实施例提供的一种终端设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
随着终端设备不断发展,对终端设备的要求越来越高,目前,终端设备在工作时,都需要双倍速率同步动态随机存储模块(Double Data Rate,DDR)进行数据存储,并且随着终端设备对数据处理速度的不断提高,对DDR的工作频率要求也不断提高。
一方面,DDR上的数据信号种类比较多,包括时钟脉冲(clock,clk)、数据接口DQ、双向数据控制引脚(DQS,Bi-directional Data Strobe)、地址线Address、电源线power、控制线control等,这些信号在对终端设备射频接收(receive,RX)时会产生辐射干扰噪声。其中,数据接口DQ,地址线Address和电源线power是对射频接收灵敏度干扰风险大。其中,接收机的灵敏度是针对射频接收的性能指标,即灵敏度是指接收机正常工作的最小可接收信号强度。随着DDR的工作频率不断提高,会增加数据接口DQ,地址线Address和电源power辐射出来的噪声对射频RX接收灵敏度干扰的风险。
另一方面,移动设备体积不断缩小和芯片集成度提高,部分系统集成芯片(System-on-a-Chip,SOC)中集成了DDR或者主板电路板(Printed circuit boards,PCB)面积受限的移动通信模块,射频RX的灵敏度被干扰的风险也会加大。
针对上述DDR对终端设备的射频接收存在较大的干扰,现有的一种方案是从硬件本身出发,定位干扰源和干扰路径,通过修改硬件电路设计和优化PCB布局,从而降低干扰源和加大干扰受体和干扰源之间隔离度;另一种方案是在保证DDR正常工作的前提下降低DDR驱动能力,或者修改DDR工作频率,但是方案一调试时间周期长,涉及到修改硬件设计也会增加项目成本,而且有些时候并不能完全消灭DDR的干扰。方案二可以选则的DDR驱动档位很少作用有限,且不能完全解决问题,修改DDR工作频率可能可以解决已发现的问题,但是有可能会引入新的干扰频段。
本发明实施例提供一种干扰处理方法,该干扰处理方法无需对修改终端设备中的硬件电路和优化PCB布局,也无需修改DDR工作频率,该干扰处理方法可以从软件层面进行消除DDR干扰,在具体实现中,可以通过终端设备中的数字信号处理模块向中央处理模块发送第一指示信息,中央处理模块根据第一指示信息中断与DDR进行数据传输。
请参见图1所示,本发明实施例提供一种终端设备,该终端设备采用时分双工模式(Time-division Duplex,TDD),可以理解的是,终端设备可以是在包括但不限于全球移动通信系统(Global System for Mobile Communications、GSM)、第四代移动通信标准(longterm evolution,LTE)等系统下进行通信,也可以是在未来移动通信技术下可支持时分双工模式的系统进行通信等。
该终端设备包括数字信号处理模块101、中央处理模块102和双倍速率同步动态随机存储模块DDR 103,上述数字信号处理模块101、中央处理模块102和双倍速率同步动态随机存储模块DDR 103可以集成在终端设备的同一芯片中,或者可以集中在终端设备的不同芯片上。
其中,该信号处理模块101可以是数字信号处理器(digital signal processing,DSP),该中央处理模块102可以是处理核(Advanced RISC Machine CORE,ARM CORE),该双倍速率同步动态随机存储模块DDR 103可以是双倍速率同步动态随机存储器DDR。
如图1所示,数字信号处理模块和中央处理模块通过数据接口相连接,中央处理模块和双倍速率同步动态随机存储模块DDR通过总线相连接,该总线可以是高级高性能总线(Advanced High performance Bus,AHB)。
在一种可行的实施例中,数字信号处理模块101可以检测终端设备当前的通信频段,以及当前处于时分双工模式中的时隙,并且该数字信号处理模块101根据检测到时隙向中央处理模块102发送指示终端设备当前处于时分双工中的时隙信息。在具体实现中,数字信号处理模块101通过数据接口FIO向中央处理模块102发送第一指示信息,该第一指示信息用于指示该终端设备处于接收时隙。
在一种可行的实施例中,中央处理模块102可以处理指令、执行操作、控制时间、处理数据,因此中央处理模块102可以接收数字信号处理模块发送的信息,并进行信息的处理。在具体实现中,中央处理模块102可以接收数字信号处理模块101发送的第一指示信息,根据该第一信息确定是否与双倍速率同步动态随机存储模块DDR 103中断数据传输。
在另一种可行的实施例中,中央处理模块102可以向双倍速率同步动态随机存储模块DDR 103存取数据,在具体实现中,中央处理模块在接收数据时,可以将接收到的数据存储在双倍速率同步动态随机存储模块DDR 103中,中央处理模块102在发送数据时,可以从双倍速率同步动态随机存储模块DDR 103中读取相应的数据。
基于上述提供的一种终端设备,该终端设备采用时分双工模式,该时分双工模式是指一种通信系统的双工方式,在移动通信系统中用于分离接收与传送信道(或上下行链路)。TDD模式的移动通信系统中接收和传送是在同一频率信道即载波的不同时隙,用保证时间来分离接收与传送信道。由于终端设备处于发送时隙时,终端设备发送数据的抗干扰能力比较强,因此本发明实施例中考虑接收时隙下DDR产生的干扰。
基于此,本发明实施例提供了一种干扰处理方法,请参见图2,该干扰处理方法可由终端设备中对应的模块执行,该干扰处理方法包括以下步骤:
201、数字信号处理模块向中央处理模块发送第一指示信息,该第一指示信息用于指示终端设备处于接收时隙。
具体的,当终端设备处于时分双工模式的通信系统进行通信时,数字信号处理模块可以向中央处理模块发送信息,该信息可以用于指示终端设备当前是否处于接收时隙,若终端设备处于接收时隙,则数字信号处理模块可以向中央处理模块发送第一指示信息,该第一指示信息用于指示终端设备处于接收时隙,可以理解的是,一个时隙是指时间段,接收时隙可以理解为终端设备下行链路接收数据的时间段。
在一种可行的实施例中,终端设备是否处于接收时隙可以由数字信号处理模块进行判断,在具体实现中,数字信号处理模块可以检测终端设备是否处于接收时隙;若数字信号处理模块检测到终端设备处于接收时隙,则数字信号处理模块可以向中央处理模块发送第一指示信息。需要注意的是,终端设备中还可以包括其他的检测模块,用于检测终端设备是否处于接收时隙,本实施例不作限定。
在一种可行的实施例中,数字信号处理模块可以通过数据接口FIO向中央处理模块发送第一指示信息。需要注意的是,数字信号处理模块还可以通过其他的数据接口向中央处理模块发送第一指示信息,本实施例不作限定。
在一种可行的实施例中,第一指示信息包括中断请求,该中断请求用于指示中央处理模块在接收时隙中断与DDR的数据传输。数字信号处理模块在向中央处理模块发送中断请求后,中央处理模块无需进一步进行判断处理,就直接中断与DDR之间的数据传输。
在另一种可行的实施例中,数字信号处理模块只向中央处理模块提供第一指示信息,该第一指示信息用于指示终端设备处于接收时隙,数字信号处理模块可以向中央处理模块发送第一指示信息后,中央处理模块进一步进行判断处理,以使得中央处理模块可以中断与DDR的数据传输。
202、中央处理模块根据第一指示信息中断与DDR的数据传输。
其中,数据传输可以包括数据存储和数据读取等等。
在一种可行的实施例中,中央处理模块可以根据第一指示信息直接中断与DDR的数据传输,或者中央处理模块根据第一指示信息进行判断,根据判断结果确定中断与DDR的数据传输,以实现对DDR的干扰进行消除,保证终端设备的射频接收灵敏度不被DDR干扰恶化。
在本发明实施例中,数字信号处理模块向中央处理模块发送用于指示终端设备处于接收时隙的第一指示信息,进而中央处理模块根据第一指示信息中断与DDR的数据传输,通过中断与DDR的数据传输可以让DDR处于暂停工作状态,从而有利于消除DDR的干扰。
基于上述提供的一种终端设备,本发明实施例中还提供一种干扰处理方法,请参阅图3,图3为本发明实施例提供的另一种干扰处理方法的流程示意图。该干扰处理方法可由终端设备中对应的模块执行,本实施例中所描述的干扰处理方法,包括以下步骤:
301、数字信号处理模块向中央处理模块发送第一指示信息,该第一指示信息用于指示终端设备处于接收时隙。
具体的,当终端设备处于时分双工模式的通信系统进行通信时,数字信号处理模块可以先检测终端设备是否处于接收时隙,若检测到终端设备处于接收时隙,则数字信号处理模块向中央处理模块发送第一指示信息,以使得中央处理模块执行步骤302。
在一种可行的实施例中,第一指示信息可以包括中断请求,数字信号处理模块可以向中央处理模块发送中断请求,该中断请求用于指示中央处理模块在接收时隙中断与DDR的数据传输。
进一步地,数字信号处理模块还可以先检测终端设备的通信频段,若数字信号处理模块检测到通信频段处于预设通信频段,则数字信号处理模块向中央处理模块发送中断请求。其中,由于通信频段越小,DDR的干扰越大,因此,当通信频段处于预设通信频段时,数字信号处理模块可以判定此时在接收时隙,DDR干扰很大,则直接向中央处理模块发送中断请求。其中,预设通信频段是指对DDR干扰比较大的频段,在具体实现中,当数字信号处理模块检测到终端设备的通信频段时,可以根据通信频段查询预设通信频段表,当通信频段处于预设通信频段时,数字信号处理模块可以判定此时在接收时隙,DDR干扰很大,则直接向中央处理模块发送中断请求。该预设通信频段表可以包括DDR干扰较大对应的通信频段。
另一种可行的实施例中,第一指示信息用于指示终端设备处于接收时隙,数字信号处理模块只向中央处理模块发送用于指示终端设备处于接收时隙的第一指示信息。
进一步地,第一指示信息可以包括通信频段,并且该第一指示信息用于指示终端设备处于接收时隙。数字信号处理模块还可以先检测终端设备的通信频段,若数字信号处理模块检测到通信频段处于预设通信频段,则数字信号处理模块可以向中央处理模块发送第一指示信息。
302、中央处理模块根据第一指示信息中断与DDR的数据传输。
在一种可行的实施例中,中央处理模块根据第一指示信息包括的中断请求直接在接收时隙中断与DDR的数据传输。
在另一种可行的实施例中,中央处理模块可以根据第一指示信息判断是否中断与DDR的数据传输。在一种具体实现中,第一指示信息用于指示终端设备处于接收时隙,则中央处理模块根据终端设备处于接收时隙,确定中断与DDR的数据传输。
在另一种具体实现中,第一指示信息包括通信频段,并且该第一指示信息用于指示终端设备处于接收时隙,中央处理模块可以结合通信频段和接收时隙判断是否中断与DDR的数据传输。具体的,中央处理模块可根据通信频段判断是否中断与DDR的数据传输,若通信频段处于预设通信频段,且此时检测到该终端设备处于接收时隙,则中央处理模块中断与DDR的数据传输。其中,预设通信频段是指对DDR干扰比较大的频段,可以根据需求进行设置。在具体实现中,中央处理模块可以根据通信频段查询预设通信频段表,当通信频段处于预设通信频段时,中央处理模块可以判定此时在接收时隙,DDR干扰很大,则中断与DDR的数据传输。该预设通信频段表可以包括DDR干扰较大对应的通信频段。
303、若检测到接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息。
其中,预设周期可以根据需求设置。
具体的,数字信号处理模块检测接收时隙是否超过预设周期,当检测到接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息,该第二指示信息用于指示中央处理模块重新建立与DDR的数据传输。
在一种可行的实施例中,终端设备采用时分双工模式,若数字信号处理模块检测到由接收时隙转换成发送时隙,则数字信号处理模块可以向中央处理模块发送第二提示信息,该第二指示信息用于指示中央处理模块重新建立与DDR的数据传输。
304、中央处理模块根据第二指示信息重新建立与DDR的数据传输。
在本发明实施例中,数字信号处理模块向中央处理模块发送用于指示终端设备处于接收时隙的第一指示信息,进而中央处理模块根据第一指示信息中断与DDR的数据传输,若检测到接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息,该第二指示信息用于指示中央处理模块重新建立与DDR的数据传输,从而可以在接收时隙消除DDR产生的干扰,也可以周期性恢复与DDR的数据传输,保证了终端设备的数据传输的有效性。
基于上述提供的干扰处理方法,本发明实施例还提供一种终端设备,请参见图4,图4为本发明实施例提供的一种终端设备,该终端设备包括处理器401、计算机存储介质402、通信接口403和存储器404,所述计算机存储介质402是终端设备中的记忆设备,用于存放程序和数据。可以理解的是,此处的计算机存储介质402既可以包括终端设备的内置存储介质,当然也可以包括终端设备支持的扩展存储介质。计算机存储介质402提供存储空间,该存储空间存储了终端设备的操作系统。并且,在该存储空间中还存放了适于被处理器401加载并执行的一条或多条指令,这些指令可以是一个或一个以上的计算机程序(包括程序代码)。所述处理器可以包括但不限于数字信号处理模块4011、中央处理模块4012,所述存储器404可以包括但不限于双倍速率同步动态随机存储模块DDR 4041;其中,所述数字信号处理模块4011和所述中央处理模块4012通过数据接口FIO相连接,所述处理器401和存储器404可以通过总线连接,可以理解的是,所述中央处理模块4012和双倍速率同步动态随机存储模块DDR 4041也通过总线相连接;其中,
所述数字信号处理模块4011向所述中央处理模块4012发送第一指示信息,所述第一指示信息用于指示所述终端设备处于接收时隙;
所述中央处理模块4012根据所述第一指示信息中断与所述DDR 4041的数据传输。
在一种可行的实施例中,所述第一指示信息包括中断请求,所述数字信号处理模块4011,具体用于:
所述数字信号处理模块4011向所述中央处理模块4012发送中断请求,所述中断请求用于指示所述中央处理模块4012在所述接收时隙中断与所述DDR4041的数据传输。
在一种可行的实施例中,所述第一指示信息包括中断请求,所述数字信号处理模块4011,具体用于:
所述数字信号处理模块4011检测所述终端设备的通信频段;
若所述通信频段处于预设通信频段,则所述数字信号处理模块4011向所述中央处理模块4012发送中断请求。
在一种可行的实施例中,所述第一指示信息包括通信频段,所述中央处理模块4012,具体用于:
所述中央处理模块4012根据所述提示信息中断与所述DDR 4041的数据传输,包括:
所述中央处理模块4012根据所述通信频段判断是否中断与所述DDR 4041的数据传输;
若所述通信频段处于预设通信频段,则所述中央处理模块4012中断与所述DDR4041的数据传输。
在所述数字信号处理模块4011向所述中央处理模块4012发送所述第一指示信息之前,所述数字信号处理模块4011还用于:
所述数字信号处理模块4011检测所述终端设备是否处于接收时隙;
若是,则执行所述数字信号处理模块4011向所述中央处理模块4012发送第一指示信息的步骤。
在一种可行的实施例中,所述中央处理模块4012根据所述第一指示信息中断与所述DDR 4041的数据传输之后,所述方法还包括:
若检测到所述接收时隙超过预设周期,则数字信号处理模块4011向中央处理模块4012发送第二指示信息,所述第二指示信息用于指示所述中央处理模块4012重新建立与所述DDR 4041的数据传输。
在一种可行的实施例中,所述数字信号处理模块4011,具体用于:
所述数字信号处理模块4011通过数据接口FIO向中央处理器模块4012发送第一指示信息。
应当理解,在本发明实施例中,所称处理器401可以是中央处理单元(CentralProcessing Unit,CPU),该处理器401还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。可选地,该通信接口可以包括接收设备和发送设备,更为具体的,该通信接口可以包括射频接收机和射频发送机。
具体实现中,本申请实施例中所描述的处理器401、计算机存储介质402、通信接口403和存储器404,可执行本发明实施例提供的干扰处理方法所描述的实现方式,在此不再赘述。
本发明实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行上述实施例图2和图3中的干扰处理方法。
本发明实施例提供一种计算机程序产品,所述计算机程序产品包括计算机程序代码,当所述计算机程序代码在计算机上运行时,使得计算机执行如上述实施例图2和图3中的干扰处理方法。
本发明实施例还提供了一种芯片,包括存储器和处理器,所述存储器用于存储计算机程序,所述处理器用于从所述存储器中调用并运行所述计算机程序,使得安装有所述芯片的设备执行如实施例图2和图3中干扰处理方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。
Claims (10)
1.一种干扰处理方法,其特征在于,应用于终端设备,所述终端设备包括数字信号处理模块、中央处理模块和双倍速率同步动态随机存储模块DDR,所述终端设备采用时分双工模式;所述方法包括:
所述数字信号处理模块向所述中央处理模块发送第一指示信息,所述第一指示信息用于指示所述终端设备处于接收时隙;
当所述终端设备处于接收时隙时,所述中央处理模块中断与所述DDR的数据传输。
2.根据权利要求1所述的方法,其特征在于,所述第一指示信息包括中断请求,所述数字信号处理模块向中央处理模块发送第一指示信息,包括:
所述数字信号处理模块向所述中央处理模块发送中断请求,所述中断请求用于指示所述中央处理模块在所述接收时隙中断与所述DDR的数据传输。
3.根据权利要求2所述的方法,其特征在于,所述数字信号处理模块向所述中央处理模块发送中断请求,包括:
所述数字信号处理模块检测所述终端设备的通信频段;
若所述通信频段处于预设通信频段,则所述数字信号处理模块向所述中央处理模块发送中断请求。
4.根据权利要求1所述的方法,其特征在于,所述第一指示信息包括通信频段,所述当所述终端设备处于接收时隙时,所述中央处理模块中断与所述DDR的数据传输,包括:
当所述终端设备处于接收时隙时,所述中央处理模块根据所述通信频段判断是否中断与所述DDR的数据传输;
若所述通信频段处于预设通信频段,则所述中央处理模块中断与所述DDR的数据传输。
5.根据权利要求1所述的方法,其特征在于,所述数字信号处理模块向所述中央处理模块发送所述第一指示信息之前,所述方法还包括:
所述数字信号处理模块检测所述终端设备是否处于接收时隙;
若是,则执行所述数字信号处理模块向所述中央处理模块发送第一指示信息的步骤。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述中央处理模块中断与所述DDR的数据传输之后,所述方法还包括:
若检测到所述接收时隙超过预设周期,则数字信号处理模块向中央处理模块发送第二指示信息,所述第二指示信息用于指示所述中央处理模块重新建立与所述DDR的数据传输。
7.根据权利要求1所述的方法,其特征在于,所述数字信号处理模块向所述中央处理模块发送第一指示信息,包括:
所述数字信号处理模块通过数据接口FIO向中央处理器模块发送第一指示信息。
8.一种干扰处理装置,所述干扰处理装置包括数字信号处理模块、中央处理模块和双倍速率同步动态随机存储模块DDR;其中,所述数字信号处理模块和所述中央处理模块通过数据接口FIO相连接,所述中央处理模块和双倍速率同步动态随机存储模块DDR通过总线相连接;其中,
所述数字信号处理模块,用于向所述中央处理模块发送第一指示信息,所述第一指示信息用于指示终端设备处于接收时隙;
所述中央处理模块,用于当所述终端设备处于接收时隙时,中断与所述DDR的数据传输。
9.一种终端设备,其特征在于,包括处理器和存储器,其中,所述存储器用于存储计算机程序,所述计算机程序包括程序指令,所述处理器被配置用于调用所述程序指令,执行如权利要求1至7中任一项所述的方法。
10.一种计算机可读存储介质,其特征在于,所述可读存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行如权利要求1至7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011000867.9A CN112202503B (zh) | 2020-09-22 | 2020-09-22 | 一种干扰处理方法、终端设备和计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011000867.9A CN112202503B (zh) | 2020-09-22 | 2020-09-22 | 一种干扰处理方法、终端设备和计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112202503A CN112202503A (zh) | 2021-01-08 |
CN112202503B true CN112202503B (zh) | 2022-08-26 |
Family
ID=74015852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011000867.9A Active CN112202503B (zh) | 2020-09-22 | 2020-09-22 | 一种干扰处理方法、终端设备和计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112202503B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019037792A1 (zh) * | 2017-08-25 | 2019-02-28 | 西安中兴新软件有限责任公司 | 一种干扰处理方法、装置和电路 |
CN111670599A (zh) * | 2018-06-28 | 2020-09-15 | Oppo广东移动通信有限公司 | 控制信息传输方法、网络设备、终端和计算机存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8419457B2 (en) * | 2011-08-26 | 2013-04-16 | Concraft Holding Co., Ltd. | Anti-electromagnetic interference electrical connector and terminal assembly thereof |
CN104410893B (zh) * | 2014-12-05 | 2017-06-23 | 杭州国芯科技股份有限公司 | 一种电视解调soc芯片调整ddr工作频率的方法 |
CN107769886B (zh) * | 2016-08-16 | 2020-02-14 | 大唐移动通信设备有限公司 | 一种信号干扰装置和方法 |
US11387854B2 (en) * | 2017-03-07 | 2022-07-12 | Purdue Research Foundation | Human body communication interference rejection system |
CN107241146B (zh) * | 2017-05-31 | 2020-06-02 | Oppo广东移动通信有限公司 | 射频干扰处理方法、装置、存储介质及终端 |
WO2018232718A1 (zh) * | 2017-06-23 | 2018-12-27 | Oppo广东移动通信有限公司 | 无线通信方法和设备 |
CN108124057A (zh) * | 2017-12-15 | 2018-06-05 | 广东欧珀移动通信有限公司 | 电子装置内存的抗干扰方法及相关产品 |
CN108307447B (zh) * | 2018-01-31 | 2021-01-01 | Oppo广东移动通信有限公司 | 无线网络传输控制方法、装置、存储介质及终端设备 |
CN110061791B (zh) * | 2019-04-11 | 2021-08-06 | Oppo广东移动通信有限公司 | 电子设备接收灵敏度测试方法及系统、存储介质 |
-
2020
- 2020-09-22 CN CN202011000867.9A patent/CN112202503B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019037792A1 (zh) * | 2017-08-25 | 2019-02-28 | 西安中兴新软件有限责任公司 | 一种干扰处理方法、装置和电路 |
CN111670599A (zh) * | 2018-06-28 | 2020-09-15 | Oppo广东移动通信有限公司 | 控制信息传输方法、网络设备、终端和计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112202503A (zh) | 2021-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7904740B2 (en) | Power supply efficiency optimization | |
CN108419281B (zh) | 一种网络切换方法、装置及通信终端 | |
CN107040342B (zh) | 一种传输上行控制信息的方法和设备 | |
US20180285292A1 (en) | System and method of sending data via additional secondary data lines on a bus | |
CN111587590A (zh) | 用于ec-gsm-iot的寻呼指示信道 | |
EP4307132A1 (en) | Multi-chip interconnection system and method thereof | |
CN105049215A (zh) | 多时隙的通讯系统中用以减少电源功率消耗的方法与装置 | |
WO2013158923A9 (en) | Bidirectional single-pin alarm interface | |
CN112202503B (zh) | 一种干扰处理方法、终端设备和计算机可读存储介质 | |
US7920897B2 (en) | Interference suppression in computer radio modems | |
CN103309784A (zh) | 测试系统与测试方法 | |
CN110474727A (zh) | 基于上行信号的处理方法、装置、相关设备及存储介质 | |
CN115884253A (zh) | 反向散射通信方法、装置及通信设备 | |
US9544100B2 (en) | Techniques to stop transmission of data based on reception of an acknowledgment within a specified time | |
CN110289919B (zh) | 信号保障处理方法、装置、设备和存储介质 | |
KR20160087819A (ko) | 저전압 보안 디지털 (sd) 인터페이스들을 위한 시스템들 및 방법들 | |
CN107733457B (zh) | 一种射频前端芯片及射频信号的处理方法 | |
CN109983811A (zh) | 一种同步时间误差修正方法及设备 | |
JP5620438B2 (ja) | 携帯端末および通信制御方法 | |
CN113612498B (zh) | 一种天线配置方法及装置 | |
CN108668239B (zh) | 低功耗并支持一对多交互的无线通信系统及其通信方法 | |
US20230180194A1 (en) | Multimode chip and terminal device | |
CN206402214U (zh) | 一种利用td‑lte传输数据的车载终端 | |
CN101202594B (zh) | 无线外围装置的换频方法 | |
CN112039646B (zh) | 一种上行定位导频指示方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |