CN112199913B - 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法 - Google Patents

一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法 Download PDF

Info

Publication number
CN112199913B
CN112199913B CN202011100587.5A CN202011100587A CN112199913B CN 112199913 B CN112199913 B CN 112199913B CN 202011100587 A CN202011100587 A CN 202011100587A CN 112199913 B CN112199913 B CN 112199913B
Authority
CN
China
Prior art keywords
integrated circuit
function
abstract
model
vulnerability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011100587.5A
Other languages
English (en)
Other versions
CN112199913A (zh
Inventor
戴延军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Panlian Xin'an Information Technology Co ltd
Original Assignee
Hunan Panlian Xin'an Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Panlian Xin'an Information Technology Co ltd filed Critical Hunan Panlian Xin'an Information Technology Co ltd
Priority to CN202011100587.5A priority Critical patent/CN112199913B/zh
Publication of CN112199913A publication Critical patent/CN112199913A/zh
Application granted granted Critical
Publication of CN112199913B publication Critical patent/CN112199913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，包括：S1、词法语法分析，主要是分析集成电路硬件描述语言生成抽象语法树；S2、数据流转化，获取集成电路的数据流信息；S3、获取方程描述，从数据流信息的插桩函数中，获取数据流的方程描述；S4、抽象函数模型转换，将方程描述转换成函数表示形式的抽象函数模型；S5、形式数据模型抽取和精简化，从抽象函数模型中抽取形式数据模型并进一步精简；S6、漏洞分析，使用Coq定理证明器进行证明并分析结果，证伪时，则该集成电路设计存在漏洞。本发明将安全漏洞产生条件定义为数学定理，推导判定漏洞定理是被证明或证伪，从而判断集成电路RTL漏洞是否存在。

Description

一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法
技术领域
本发明属于集成电路电子设计自动化的技术领域，具体涉及一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法。
背景技术
随着集成电路的规模不断扩大，数亿门级的集成电路已经成主流，但是如何正确的设计这些复杂的超大规模集成电路还面临巨大挑战。芯片设计分为多个阶段，从最初的硬件描述语言(Verilog、VHDL)设计阶段到最终的芯片流片。其中，芯片流片后发现漏洞所造成的影响远远高于硬件描述语言设计阶，如Intel的熔断漏洞CVE-2017-5754和幽灵漏洞CVE-2017-5753/CVE-2017-5715对全球个人电脑、服务器、云计算服务器和移动智能终端都造成了不同程度的影响。而漏洞往往来源于芯片设计时的不完备和对功能验证的不彻底，现有技术通过硬件描述语言仿真发现漏洞，硬件描述语言仿真通过精心构造激励信号来触发漏洞，耗费大量时间，同时仿真又无法探测到边角情况，因此无法证明设计的芯片不存在漏洞。
发明内容
为解决上述技术问题中的至少之一，本发明提出一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法。
本发明的目的通过以下技术方案实现：
本发明提供了一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，包括如下步骤：
S1、词法语法分析，对集成电路的硬件描述语言做词法和语法分析后生成抽象语法树，并对硬件描述语言的语义进行推断检查；
S2、数据流转化，对集成电路的每个寄存器信号器件进行插桩标记，将插桩函数插入插桩标记中，以获取每个寄存器信号器件的数据流信息；
S3、获取方程描述，从数据流信息的插桩函数中，以集成电路的输入信号经过一定运算作为方程的右值，以集成电路寄存器信号器件信号的下一状态值作为方程的左值，以获取数据流的方程描述，一定运算指集成电路的输入信号发生变化时，寄存器信号器件信号从当前状态流向下一状态的逻辑运算；
S4、抽象函数模型转换，将方程描述转换为函数表示形式的抽象函数模型；
S5、形式数据模型抽取和精简化，从抽象函数模型中抽取以Gallina描述的形式数据模型，并对形式数据模型进一步精简；
S6、漏洞分析，使用Coq定理证明器对形式数据模型和使用描述为定理形式的安全功能描述进行证明并分析证明结果，证伪时，则该集成电路设计存在漏洞。
作为进一步的改进，所述步骤S2中，获取每个寄存器信号器件的数据流信息，是在保留集成电路逻辑完整性的基础上，首先，对每个寄存器信号器件插入探针作为插桩标记，然后，将插桩函数插入插桩标记中，按顺序遍历集成电路硬件描述语言的所有语句，当语句对寄存器信号器件的电路状态造成改变时，更改插桩函数对该寄存器信号器件的跟踪值。
作为进一步的改进，所述步骤S4中，抽象函数模型抽取是指抽象函数从方程描述中获取函数表示形式，以方程描述的左值做为抽象函数的输出，以方程描述的右值作为抽象函数的运算节点。
作为进一步的改进，所述步骤S5中，形式数据模型抽取是从抽象函数模型的抽象函数中获取不动点，以不动点及抽象函数作为高阶函数的递归对象，并将递归对象及其相关运算使用Gallina描述。
作为进一步的改进，所述步骤S5中的形式数据模型精简化，首先，对形式数据模型高阶函数的输入、输出信号变量进行提取作为关注点，然后，将从形式数据模型运算函数作为操作算子，关注点和操作算子作为范畴的对象和态射，提取RTL中寄存器变量作为约减兴趣点，利用逐步求精的方法以约减兴趣点为收敛点迭代对形式数据模型进一步精简。
本发明提供的一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，包括S1、词法语法分析，对集成电路的硬件描述语言做词法和语法分析后生成抽象语法树，并对硬件描述语言的语义进行推断检查；S2、数据流转化，对集成电路的每个寄存器信号器件进行插桩标记，将插桩函数插入插桩标记中，以获取每个寄存器信号器件的数据流信息；S3、获取方程描述，从数据流信息的插桩函数中，以集成电路的输入信号经过一定运算作为方程的右值，以集成电路寄存器信号器件信号的下一状态值作为方程的左值，以获取数据流的方程描述，一定运算指集成电路的输入信号发生变化时，寄存器信号器件信号从当前状态流向下一状态的逻辑运算；S4、抽象函数模型转换，将方程描述转换成函数表示形式的抽象函数模型；S5、形式数据模型抽取和精简化，从抽象函数模型中抽取以Gallina描述的形式数据模型，并对形式数据模型进一步精简；S6、漏洞分析，使用Coq定理证明器对形式数据模型和使用描述为定理形式的安全功能描述进行证明并分析证明结果，证伪时，则该集成电路设计存在漏洞。本发明由于采用了上述方法，用数学语言描述集成电路硬件描述语言所描述的硬件模型，将安全漏洞产生条件定义为数学定理，通过推导判定漏洞定理是被证明或证伪，从而判断出集成电路RTL漏洞是否存在，提供集成电路硬件描述语言的RTL级的安全性分析方法。
附图说明
利用附图对本发明作进一步说明，但附图中的实施例不构成对本发明的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。
图1为本发明的流程图。
图2为counter计数器集成电路的RTL网表示意图。
具体实施方式
为了使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施例对本发明作进一步详细的描述，需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在计算机科学领域，Coq是一个交互式定理证明器，包括自动定理证明工具以及各种决策流程。Coq提供了一种名为Gallina的规范语言，使用Gallina书写的程序具有规范化性质。
结合图1所示，本发明实施例提供一种基于Coq的超大规模集成电路RTL(寄存器传输级)漏洞形式化分析方法，包括如下步骤：
S1、词法语法分析，对集成电路的硬件描述语言做词法和语法分析后生成抽象语法树，具体的，书写硬件描述语言的词法规则，利用Flex软件工具生成词法分析的C语言程序源码，书写硬件描述语言的语法规则，用Bison软件工具生成硬件描述语言的抽象语法树(Abstract Syntax Tree，AST)，抽象语法树的两个特点是不依赖于具体的文法和不依赖于语言的细节而使得在后续操作不受程序源码开发语言类型的限制，对硬件描述语言的语义进行推断检查，硬件描述语言的语义包括信号位宽、类型等，如果推断检查中出现错误，则输出错误提示。
S2、数据流转化，对集成电路的每个寄存器信号器件进行插桩标记，在保留集成电路逻辑完整性的基础上，首先对每个寄存器信号器件插入探针作为插桩标记，将插桩函数插入插桩标记中，按顺序遍历集成电路硬件描述语言的所有语句，当语句对寄存器信号器件的电路状态造成改变时，更改插桩函数对该寄存器信号器件的跟踪值，以获取每个寄存器信号器件的数据流信息，数据流信息包括每个寄存器信号器件的输入信号、插桩函数、输出信号和数据流的流向关系等信息。
下述为一个counter计数器集成电路的硬件描述语言：
在counter计数器集成电路的硬件描述语言中，enable和clk表示输入信号,out表示输出信号，为针对本实施例对counter计数器集成电路RTL漏洞形式化分析，使用Designer Compiler(逻辑综合工具)将上述counter计数器集成电路的硬件描述语言转换为RTL(寄存器传输级)网表后，如图2所示，可以看到RTL网表中包含八个寄存器信号器件,分别为：R0、R1、R2、R3、R4、R5、R6、R7，利用插桩函数获取每个寄存器信号器件的数据流信息如下：
next f(v0)<-Ie and Iclk？＝not f(v0):f(v0)
next f(v1)<-Ie and Iclk？＝f(v1)xor f(v0):f(v1)
next f(v2)<-Ie and Iclk？＝f(v2)xor(f(v1)and f(v0)):f(v2)
next f(v3)<-Ie and Iclk？＝f(v3)xor(f(v2)and f(v1)and f(v0)):f(v3)
next f(v4)<-Ie and Iclk？＝f(v4)xor(f(v1)and f(v2)and f(v1)and f(v0)):f(v4)
next f(v5)<-Ie and Iclk？＝f(v5)xor(f(v4)and f(v1)and f(v2)and f(v1)and f(v0)):f(v5)
next f(v6)<-Ie and Iclk？＝f(v6)xor(f(v5)and f(v4)and f(v1)and f(v2)and f(v1)and f(v0)):f(v6)
next f(v7)<-Ie and Iclk？＝f(v7)xor(f(v6)and f(v5)and f(v4)and f(v1)and f(v2)and f(v1)and f(v0)):f(v7)
其中，插桩函数:f(vi):vi->bool,该函数主要用来记录寄存器信号器件的信息，返回的结果是布尔值。f(vi)对应RTL网表中的八个寄存器信号器件R0、R1、R2、R3、R4、R5、R6、R7，i为寄存器信号器件的个数，vi为寄存器信号器件的信号，next操作表示下一状态,如next f(vi)表示f(vi)寄存器信号器件vi信号的下一状态，Ie,Iclk分别是counter计数器集成电路硬件描述语言中的输入信号enable和clk，‘？’和‘:’是条件选择运算。
对于输出信号out,由于存在assign(数据流描述方式)组合连线,assign组合连线是将表达式右边的电路直接通过金属导线连接到左边，当表达式右边发生变化了左边立马变化，方便用来描述简单的组合逻辑，故可以将输出信号out表示为：out<-{next f(v0)@next f(v1)@next f(v2)@next f(v3)@next f(v4)@next f(v5)@next f(v6)@next f(v7)},其中@表示运算表示线的连接。
S3、获取方程描述，从数据流信息的插桩函数中，以集成电路的输入信号经过一定运算作为方程的右值，以集成电路寄存器信号器件信号的下一状态值作为方程的左值，以获取数据流的方程描述，一定运算指集成电路的输入信号发生变化时，寄存器信号器件信号从当前状态流向下一状态的逻辑运算。
根据S2步骤中获取的数据流信息的方程描述如下:
E0＝(f(v2)&(f(v1)&f(v0)))
E1＝(f(v3)&E0)
E2＝(f(v4)&E2)
E3＝(f(v5)&E3))
IV＝Ie&Iclk
next f(v0)＝IV？＝！f(v0):f(v0)
next f(v1)＝IV？＝f(v1)xor f(v0):f(v1)
next f(v2)＝IV？＝f(v2)xor(f(v1)&f(v0)):f(v2)
next f(v3)＝IV？＝f(v3)xor E0&f(v0)):f(v3)
next f(v4)＝IV？＝f(v4)xor E1:f(v4)
next f(v5)＝IV？＝f(v5)xor E2:f(v5)
next f(v6)＝IV？＝f(v6)xor E3:f(v6)
next f(v7)＝IV？＝f(v7)xor(f(v6)&E3):f(v7)
其中，E0为f(v2)、f(v1)、f(v0)的临时表达式，E1为f(v3)、E0的临时表达式，E2为f(v4)和E2的临时表示式，E3为f(v5)和E3的临时表达式，IV为Ie和Iclk的临时表达式。符号“＝”的左边和右边相当于将右边的值赋值给左边。
S4、抽象函数模型转换，将方程描述转换成函数表示形式的抽象函数模型，以方程描述的左值做为抽象函数的输出，以方程描述的右值作为抽象函数的运算节点。
在S3步骤中获取的数据流信息的方程描述已经能表示集成电路模型，为了进一步抽象,使用函数式方法描述该集成电路功能，将每条语句函数化表示，如方程描述next f(v0)＝IV？＝！f(v0):f(v0)对应的函数表示形式为以f(v0)寄存器信号器件v0信号作为形式参数的函数，可以使用Ocaml(函数式编程语言)表述为:
let next_v0v0＝
if IV then not(f v0)else f v0
S5、形式数据模型抽取和精简化，从抽象函数模型中抽取以Gallina描述的形式数据模型，并对形式数据模型进一步精简。
具体的，形式数据模型抽取，是从抽象函数模型的抽象函数中获取不动点作为对象，以不动点及抽象函数作为高阶函数的递归对象，并将递归对象及其相关运算使用Gallina描述。对S4步骤中抽象函数模型的形式化描述中以方程描述next f(v0)＝IV？＝！f(v0):f(v0)语句为例，其抽象函数模型用Gillina描述为:
Definition IV:＝true.
Definition f(x:bool):bool:＝x.
Definition next_v0(v0:bool):bool:＝
if iv then negb(f v0)else(f v0).
对形式数据模型进行精简化，首先，对形式数据模型高阶函数的输入、输出信号变量进行提取作为关注点，然后，将形式数据模型运算函数作为操作算子，关注点和操作算子作为范畴的对象和态射，范畴是把关注点和操作算子进行归类所依据的共同性质。提取RTL中寄存器变量作为约减兴趣点，利用逐步求精的方法以约减兴趣点为收敛点迭代对形式数据模型进一步精简。
S6、漏洞分析，Coq定理证明器是一个交互式的定理证明辅助工具，以Gallina作为规范语言，提供自动化定理证明的策略和不同的决策过程，允许输入包含数学断言的表达式、机械化地对这些断言执行检查、帮助构造形式化的证明、并从其形式化描述的构造性证明中提取出可验证的程序。使用Coq定理证明器，对形式数据模型和使用描述为定理形式的安全功能描述进行证明并分析证明结果，被证明时，则该集成电路设计符合该安全功能，在该安全功能下不存在安全漏洞；证伪时，则该集成电路设计存在漏洞。
本步骤中，主要是对函数描述的形式化集成电路RTL形式数据模型进行漏洞定理描述和证明，对于实施例中的counter计数器电路,如果要求该电路为0-9计时,则电路在计时的时候,输出O的信号值不能大于9；在分析证明时，如果输出O的信号值大于9,则认为该集成电路设计存在漏洞，则用形式化语言描述为Lemma(引理)或者Theorem(定理)，在分析证明过程中，还可以结合情况将推理策略用Ltac(可选参数策略)定义,加强自动化证明能力。
上面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，不能理解为对本发明保护范围的限制。
总之，本发明虽然列举了上述优选实施方式，但是应该说明，虽然本领域的技术人员可以进行各种变化和改型，除非这样的变化和改型偏离了本发明范围，否则都应该包括在本发明的保护范围内。

Claims (5)

1.一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，其特征在于，包括如下步骤：
S1、词法语法分析，对集成电路的硬件描述语言做词法和语法分析后生成抽象语法树，并对硬件描述语言的语义进行推断检查；
S2、数据流转化，对集成电路的每个寄存器信号器件进行插桩标记，将插桩函数插入插桩标记中，以获取每个寄存器信号器件的数据流信息；
S3、获取方程描述，从数据流信息的插桩函数中，以集成电路的输入信号经过一定运算作为方程的右值，以集成电路寄存器信号器件信号的下一状态值作为方程的左值，以获取数据流的方程描述，一定运算指集成电路的输入信号发生变化时，寄存器信号器件信号从当前状态流向下一状态的逻辑运算；
S4、抽象函数模型转换，将方程描述转换为函数表示形式的抽象函数模型；
S5、形式数据模型抽取和精简化，从抽象函数模型中抽取以Gallina描述的形式数据模型，并对形式数据模型进一步精简；
S6、漏洞分析，使用Coq定理证明器对形式数据模型和使用描述为定理形式的安全功能描述进行证明并分析证明结果，证伪时，则该集成电路设计存在漏洞。
2.如权利要求1所述的一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，其特征在于，所述步骤S2中，获取每个寄存器信号器件的数据流信息，是在保留集成电路逻辑完整性的基础上，首先，对每个寄存器信号器件插入探针作为插桩标记，然后，将插桩函数插入插桩标记中，按顺序遍历集成电路硬件描述语言的所有语句，当语句对寄存器信号器件的电路状态造成改变时，更改插桩函数对该寄存器信号器件的跟踪值。
3.如权利要求2所述的一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，其特征在于，所述步骤S4中，抽象函数模型抽取是指抽象函数从方程描述中获取函数表示形式，以方程描述的左值做为抽象函数的输出，以方程描述的右值作为抽象函数的运算节点。
4.如权利要求3所述的一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，其特征在于，所述步骤S5中，形式数据模型抽取是从抽象函数模型的抽象函数中获取不动点，以不动点及抽象函数作为高阶函数的递归对象，并将递归对象及其相关运算使用Gallina描述。
5.如权利要求4所述的一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法，其特征在于，所述步骤S5中的形式数据模型精简化，首先，对形式数据模型高阶函数的输入、输出信号变量进行提取作为关注点，然后，将形式数据模型运算函数作为操作算子，关注点和操作算子作为范畴的对象和态射，提取RTL中寄存器变量作为约减兴趣点，利用逐步求精的方法以约减兴趣点为收敛点迭代对形式数据模型进一步精简。
CN202011100587.5A 2020-10-15 2020-10-15 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法 Active CN112199913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011100587.5A CN112199913B (zh) 2020-10-15 2020-10-15 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011100587.5A CN112199913B (zh) 2020-10-15 2020-10-15 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法

Publications (2)

Publication Number Publication Date
CN112199913A CN112199913A (zh) 2021-01-08
CN112199913B true CN112199913B (zh) 2023-12-12

Family

ID=74008700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011100587.5A Active CN112199913B (zh) 2020-10-15 2020-10-15 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法

Country Status (1)

Country Link
CN (1) CN112199913B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112989731B (zh) * 2021-03-22 2023-10-13 湖南大学 一种基于抽象语法树的集成电路建模获取方法及系统
CN116502238B (zh) * 2023-06-26 2023-10-10 中汽智联技术有限公司 一种基于车联网产品安全漏洞专业库cavd的防护方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077305A (en) * 1998-12-16 2000-06-20 Cadence Design Systems, Inc. Latch inference using dataflow analysis
JP2005078402A (ja) * 2003-09-01 2005-03-24 Nec Engineering Ltd 電子回路の動作合成方法
WO2007066321A1 (en) * 2005-12-08 2007-06-14 Mentor Graphics Corporation Transaction-based power model in circuit designs
CN104850493A (zh) * 2015-04-24 2015-08-19 百度在线网络技术（北京）有限公司 一种检测源代码漏洞的方法和装置
JP2018041301A (ja) * 2016-09-08 2018-03-15 東芝情報システム株式会社 Ｒｔｌ最適化システム及びｒｔｌ最適化プログラム
CN109711159A (zh) * 2018-11-26 2019-05-03 北京计算机技术及应用研究所 一种基于信息流的ip核rtl级代码安全漏洞检测方法
CN110989997A (zh) * 2019-12-04 2020-04-10 电子科技大学 基于定理证明的形式化验证方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774358A (en) * 1996-04-01 1998-06-30 Motorola, Inc. Method and apparatus for generating instruction/data streams employed to verify hardware implementations of integrated circuit designs
US8601414B2 (en) * 2009-11-12 2013-12-03 The Regents Of The University Of Michigan Automated scalable verification for hardware designs at the register transfer level
US11514172B2 (en) * 2018-11-15 2022-11-29 Grabango Co. System and method for information flow analysis of application code

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077305A (en) * 1998-12-16 2000-06-20 Cadence Design Systems, Inc. Latch inference using dataflow analysis
JP2005078402A (ja) * 2003-09-01 2005-03-24 Nec Engineering Ltd 電子回路の動作合成方法
WO2007066321A1 (en) * 2005-12-08 2007-06-14 Mentor Graphics Corporation Transaction-based power model in circuit designs
CN104850493A (zh) * 2015-04-24 2015-08-19 百度在线网络技术（北京）有限公司 一种检测源代码漏洞的方法和装置
JP2018041301A (ja) * 2016-09-08 2018-03-15 東芝情報システム株式会社 Ｒｔｌ最適化システム及びｒｔｌ最適化プログラム
CN109711159A (zh) * 2018-11-26 2019-05-03 北京计算机技术及应用研究所 一种基于信息流的ip核rtl级代码安全漏洞检测方法
CN110989997A (zh) * 2019-12-04 2020-04-10 电子科技大学 基于定理证明的形式化验证方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Proof-Carrying Hardware Intellectual Property: A Pathway to Trusted Module Acquisition;Love E, Jin Y, Makris Y;IEEE Transactions on Information Forensics and Security;第7卷(第1期);25-40 *
Property based Formal Security Verification for Hard- ware Trojan Detection;Qin M, Hu W, Mu D;2018 IEEE 3rd International Verification and Security Workshop;62-67 *
基于逻辑的形式化验证方法: 进展及应用;陈钢_等;北京大学学报(自然科学版);第52卷(第2期);364-373 *
机械化定理证明研究综述;江南;李清安;汪吕蒙;张晓瞳;何炎祥;;软件学报(01);86-116 *

Also Published As

Publication number Publication date
CN112199913A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
Wang et al. Automatic generation of system test cases from use case specifications
Barbacci Instruction set processor specifications (ISPS): The notation and its applications
TWI430123B (zh) 用於記憶體抽象化及驗證的方法和設備
US20040148150A1 (en) Verification of scheduling in the presence of loops using uninterpreted symbolic simulation
JP2001306648A (ja) テストベンチ生成装置とその自動テストベンチ生成方法、検証方法、評価方法
CN112199913B (zh) 一种基于Coq的超大规模集成电路RTL漏洞形式化分析方法
CN101404045A (zh) 为组合验证生成自动化假设的方法、系统和计算机程序产品
US10970449B2 (en) Learning framework for software-hardware model generation and verification
Plaza et al. Node mergers in the presence of don't cares
Letychevskyi et al. Modeling method for development of digital system algorithms based on programmable logic devices
CN108647533B (zh) 用于检测硬件木马的安全断言自动生成方法
CN115204076B (zh) 集成电路的逻辑优化方法、装置、电子设备及可读介质
Guo et al. Automatic RTL-to-formal code converter for IP security formal verification
Singh et al. Cross-correlation of specification and rtl for soft ip analysis
CN112650638B (zh) 一种基于门级污染标签跟踪模型的硬件安全漏洞检测方法
CN112632890B (zh) 用于数据变换组件的硬件设计的验证
Morin-Allory et al. Efficient and correct by construction assertion-based synthesis
CN114564202A (zh) 一种基于sat求解器的符号模型检测方法、检测系统及其应用
US20080172639A1 (en) Methods and apparatus for validating design changes
Singh et al. Knowledge-guided methodology for third-party soft ip analysis
Sohofi et al. System‐level assertions: approach for electronic system‐level verification
US7853903B1 (en) Method and mechanism for performing simulation off resolution proof
Ecik et al. Anomaly Detection with Decision Trees for AI Assisted Evaluation of Signal Integrity on PCB Transmission Lines
Coward et al. Datapath Verification via Word-Level E-Graph Rewriting
Lv et al. An observability branch coverage metric based on dynamic factored use-define chains

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant