CN112199230B - 一种支持多核系统异常处理的存储控制器 - Google Patents
一种支持多核系统异常处理的存储控制器 Download PDFInfo
- Publication number
- CN112199230B CN112199230B CN202011119317.9A CN202011119317A CN112199230B CN 112199230 B CN112199230 B CN 112199230B CN 202011119317 A CN202011119317 A CN 202011119317A CN 112199230 B CN112199230 B CN 112199230B
- Authority
- CN
- China
- Prior art keywords
- exception
- exception handling
- port
- control unit
- interface module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000005856 abnormality Effects 0.000 claims description 21
- 238000011084 recovery Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开一种支持多核系统异常处理的存储控制器，包括多端口接口模块、端口仲裁器、命令调度模块和异常处理控制单元，其中，所述多端口接口模块的输入端分别与多个核电连接，所述多端口接口模块的输出端与所述端口仲裁器的输入端电连接，所述端口仲裁器的输出端与所述命令调度模块的输入端电连接，所述命令调度模块的输出端与存储器电连接，所述异常处理控制单元分别与多个核、多端口接口模块、端口仲裁器和命令调度模块电连接，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启。本发明保证了异常核在重启后不会再从总线上接收到过期的反馈信息，加速了系统对异常核的重启过程，增强了系统的稳定性。
Description
技术领域
本发明涉及存储控制器领域，更具体地，涉及一种支持多核系统异常处理的存储控制器。
背景技术
在多CPU核的嵌入式系统中，某核在运行时可能因为非法指令、总线错误等问题，无法继续正常执行，进入异常状态。为使CPU核恢复到正常执行状态，系统需要有一套处理异常的机制，例如直接重新启动整个系统，或使用其它正常核来重启异常核等。对于实时性要求高的嵌入式系统来说，重启整个系统是不可接受的。因此通常的多核异常处理方法是：使异常核在异常处理程序中将信息写入共享内存，然后通过中断等方式通知其它正常核来回收异常核的资源，最后重启异常核。
上述方法虽能够恢复异常核，但其从异常核回收的资源包括任务队列、堆栈空间、中断等，主要关注的是软件层面的恢复。这些方法对系统中硬件IP资源的复位回收往往支持的不够，特别是系统中重要模块——存储控制器的状态往往被忽略。存储控制器是系统访问存储器(SRAM、DRAM)的接口，当某核发生异常时，存储控制器的内部队列中可能存在异常核还未执行的命令。若存储控制器没有针对此类异常情况做特殊设计，则这些失效的指令依然会被当做正常命令执行，执行结果依然会通过总线返回到异常核。此时该核有可能已被重启，所以返回的信息已经不是该核所需要的。当某核在向存储控制器传输数据时出现异常，那么端口仍会保持在传输状态，若不对其进行复位，则重启后的核也无法正常访问该端口。总之，不支持异常处理的存储控制器会影响到多核系统异常恢复时的鲁棒性，甚至导致系统无法恢复正常。
发明内容
本发明提供一种支持多核系统异常处理的存储控制器，清除内部来自异常端口的无效命令和数据，复位异常端口内部状态和接口信号，确保不再会有过期的信号发送回异常核导致出错。
为解决上述技术问题，本发明的技术方案如下：
一种支持多核系统异常处理的存储控制器，包括多端口接口模块、端口仲裁器、命令调度模块和异常处理控制单元，其中，
所述多端口接口模块的输入端分别与多个核电连接，所述多端口接口模块能够同时接受多个核送来的读写命令，所述多端口接口模块的输出端与所述端口仲裁器的输入端电连接，所述端口仲裁器按照预设规则仲裁读写命令的执行顺序，所述端口仲裁器的输出端与所述命令调度模块的输入端电连接，所述命令调度模块的输出端与存储器电连接，所述命令调度模块根据执行顺序依次发送读写命令至存储器；
所述异常处理控制单元分别与多个核、多端口接口模块、端口仲裁器和命令调度模块电连接，所述异常处理控制单元在某个核出现异常时，进入异常处理状态，对多端口接口模块、端口仲裁器和命令调度模块进行控制重启。
优选地，所述异常处理控制单元通过异常配置端口与多个核电连接，获取多个核的异常信息。
优选地，所述异常处理控制单元包括寄存器，所述寄存器包括异常处理寄存器EH_EN、异常编号寄存器EH_ID和异常状态寄存器EH_ST。
优选地，所述异常处理寄存器EH_EN和异常编号寄存器EH_ID可写，所述异常状态寄存器EH_ST可读，通过对异常处理寄存器EH_EN的写入启动异常处理控制单元的异常处理程序，通过异常编号寄存器EH_ID被置起的位标志对应的核出现异常，异常状态寄存器EH_ST的置起标志异常处理控制单元已完成异常处理。
优选地，所述异常处理控制单元处于异常处理状态时，完成以下步骤：
多个核中任一核出现异常，异常处理控制单元通过异常配置端口获取该异常信息，置起异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位，异常处理控制单元进入异常处理状态；
异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启；
异常处理控制单元退出异常处理状态，异常处理控制单元置异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位为0，并置起异常状态寄存器EH_ST；
异常处理完成。
优选地，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，包括：
异常处理控制单元控制多端口接口模块停止接收或反馈读写命令；
异常处理控制单元控制多端口接口模块清除异常端口队列，并复位该端口。
优选地，异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除多端口接口模块清除异常端口队列，并复位该异常端口。
优选地，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制端口仲裁器停止传输命令，并复位异常端口。
优选地，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制命令调度模块停止发送命令，并等待完成当前指令；
异常处理控制单元控制命令调度模块清除来自异常端口的命令，更新队列。
优选地，异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除命令调度模块队列中来自异常端口的命令和数据，并更新队列信息。
与现有技术相比，本发明技术方案的有益效果是：
本发明提出的支持异常处理的存储控制器，能够帮助多核系统在重启异常核时，确保存储控制器内不再具有来自异常核的请求信息。保证了异常核在重启后不会再从总线上接收到过期的反馈信息，不会因为处理器总线接口不支持而导致总线异常，加速了系统对异常核的重启过程，增强了系统的稳定性。
附图说明
图1为存储控制器结构示意图。
图2为存储控制器进行异常处理的流程图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；
为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；
对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
本实施例提供一种支持多核系统异常处理的存储控制器，如图1，包括多端口接口模块、端口仲裁器、命令调度模块和异常处理控制单元，其中，
所述多端口接口模块的输入端分别与多个核电连接，所述多端口接口模块能够同时接受多个核送来的读写命令，所述多端口接口模块的输出端与所述端口仲裁器的输入端电连接，所述端口仲裁器按照预设规则仲裁读写命令的执行顺序，所述端口仲裁器的输出端与所述命令调度模块的输入端电连接，所述命令调度模块的输出端与存储器电连接，所述命令调度模块根据执行顺序依次发送读写命令至存储器；
所述异常处理控制单元分别与多个核、多端口接口模块、端口仲裁器和命令调度模块电连接，所述异常处理控制单元在某个核出现异常时，进入异常处理状态，对多端口接口模块、端口仲裁器和命令调度模块进行控制重启。
所述异常处理控制单元通过异常配置端口与多个核电连接，获取多个核的异常信息。
所述异常处理控制单元包括寄存器，所述寄存器包括异常处理寄存器EH_EN、异常编号寄存器EH_ID和异常状态寄存器EH_ST。
所述异常处理寄存器EH_EN和异常编号寄存器EH_ID可写，所述异常状态寄存器EH_ST可读，通过对异常处理寄存器EH_EN的写入启动异常处理控制单元的异常处理程序，通过异常编号寄存器EH_ID被置起的位标志对应的核出现异常，异常状态寄存器EH_ST的置起标志异常处理控制单元已完成异常处理。
所述异常处理控制单元处于异常处理状态时，如图2，完成以下步骤：
多个核中任一核出现异常，异常处理控制单元通过异常配置端口获取该异常信息，置起异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位，异常处理控制单元进入异常处理状态；
异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启；
异常处理控制单元退出异常处理状态，异常处理控制单元置异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位为0，并置起异常状态寄存器EH_ST；
异常处理完成。
所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，包括：
异常处理控制单元控制多端口接口模块停止接收或反馈读写命令；
异常处理控制单元控制多端口接口模块清除异常端口队列，并复位该端口。
异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除多端口接口模块清除异常端口队列，并复位该异常端口。
所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制端口仲裁器停止传输命令，并复位异常端口。
所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制命令调度模块停止发送命令，并等待完成当前指令；
异常处理控制单元控制命令调度模块清除来自异常端口的命令，更新队列。
异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除命令调度模块队列中来自异常端口的命令和数据，并更新队列信息。
在具体实施过程中，多端口接口模块对外提供多个高速总线端口，每个端口可通过总线与一个CPU核连接。对于每个端口，该模块维护着一个请求队列，从端口发送来的请求首先进入该队列。
端口仲裁器连接至多端口接口模块的所有端口请求队列。该模块决定当前发送哪一个队列的命令，并将其发送至命令调度模块。
命令调度模块内维护着命令队列和数据队列。两个队列中按顺序存放着由端口仲裁器发送来的请求，并且每条命令和数据均标记了其来源的端口号。命令调度模块根据这两个队列，向存储器发起实际的读写操作。
异常处理控制单元是用于帮助存储控制器解决多核异常问题的功能模块。该模块对外设置有一异常配置端口，通过低速总线和各核连接。该模块内置有三个寄存器，分别为异常处理寄存器EH_EN、异常编号寄存器EH_ID和异常状态寄存器EH_ST。其中EH_EN、EH_ID可写，EH_ST可读。对EH_EN的写入将启动存储控制器的异常处理流程。存储控制器置起EH_ST标志着存储控制器已完成异常处理。EH_ID中设置有对应系统核数的标志位，某位被置起则标志着对应的核出现异常。异常处理控制单元能够向多端口接口模块、端口仲裁器、命令调度模块发起通知，使其进入异常处理状态，并能够检查这些模块是否完成了异常处理流程。
某处理器核出现异常，进入异常处理程序。在异常处理程序中该异常核通过存储控制器的异常配置端口，将存储控制器的异常处理寄存器EH_EN置为1，并将异常编号寄存器EH_ID对应该核的编码位置为1；
由于异常处理寄存器EH_EN被置起，存储控制器进入异常处理状态；
异常处理控制单元通知多端口接口模块，使其停止接收或反馈读写请求；
异常处理控制单元通知端口仲裁器，使其停止传输多端口接口模块的命令到命令调度模块，并复位端口仲裁器；
异常处理控制单元通知命令调度模块，使其停止发送命令到存储器，并等待完成正在进行的读写数据传输；
异常处理控制单元根据异常编号寄存器EH_ID，清除多端口接口模块异常端口队列，并复位该异常端口；
异常处理控制单元根据异常编号寄存器EH_ID，清除命令调度模块队列中来自异常端口的命令和数据，并更新队列信息；
异常处理控制单元通知多端口接口模块、端口仲裁器、命令调度模块恢复正常运行状态；
异常处理控制单元配置异常处理寄存器EH_EN为0，并配置异常编号寄存器EH_ID对应异常核的编码位为0，配置异常状态寄存器EH_ST为1，退出异常处理状态；
外部正常核观察到异常状态寄存器EH_ST被置起，开始进入异常核重启流程。
相同或相似的标号对应相同或相似的部件；
附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种支持多核系统异常处理的存储控制器，其特征在于，包括多端口接口模块、端口仲裁器、命令调度模块和异常处理控制单元，其中，
所述多端口接口模块的输入端分别与多个核电连接，所述多端口接口模块能够同时接受多个核送来的读写命令，所述多端口接口模块的输出端与所述端口仲裁器的输入端电连接，所述端口仲裁器按照预设规则仲裁读写命令的执行顺序，所述端口仲裁器的输出端与所述命令调度模块的输入端电连接，所述命令调度模块的输出端与存储器电连接，所述命令调度模块根据执行顺序依次发送读写命令至存储器；
所述异常处理控制单元分别与多个核、多端口接口模块、端口仲裁器和命令调度模块电连接，所述异常处理控制单元在某个核出现异常时，进入异常处理状态，对多端口接口模块、端口仲裁器和命令调度模块进行控制重启。
2.根据权利要求1所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元通过异常配置端口与多个核电连接，获取多个核的异常信息。
3.根据权利要求2所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元包括寄存器，所述寄存器包括异常处理寄存器EH_EN、异常编号寄存器EH_ID和异常状态寄存器EH_ST。
4.根据权利要求3所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理寄存器EH_EN和异常编号寄存器EH_ID可写，所述异常状态寄存器EH_ST可读，通过对异常处理寄存器EH_EN的写入启动异常处理控制单元的异常处理程序，通过异常编号寄存器EH_ID被置起的位标志对应的核出现异常，异常状态寄存器EH_ST的置起标志异常处理控制单元已完成异常处理。
5.根据权利要求4所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元处于异常处理状态时，完成以下步骤：
多个核中任一核出现异常，异常处理控制单元通过异常配置端口获取该异常信息，置起异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位，异常处理控制单元进入异常处理状态；
异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启；
异常处理控制单元退出异常处理状态，异常处理控制单元置异常处理寄存器EH_EN和异常编号寄存器EH_ID的相应位为0，并置起异常状态寄存器EH_ST；
异常处理完成。
6.根据权利要求5所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，包括：
异常处理控制单元控制多端口接口模块停止接收或反馈读写命令；
异常处理控制单元控制多端口接口模块清除异常配置端口队列，并复位该端口。
7.根据权利要求6所述的支持多核系统异常处理的存储控制器，其特征在于，异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除多端口接口模块清除异常配置端口队列，并复位该异常配置端口。
8.根据权利要求5所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制端口仲裁器停止传输命令，并复位异常配置端口。
9.根据权利要求5所述的支持多核系统异常处理的存储控制器，其特征在于，所述异常处理控制单元对多端口接口模块、端口仲裁器和命令调度模块进行控制重启，还包括：
异常处理控制单元控制命令调度模块停止发送命令，并等待完成当前指令；
异常处理控制单元控制命令调度模块清除来自异常配置端口的命令，更新队列。
10.根据权利要求9所述的支持多核系统异常处理的存储控制器，其特征在于，异常处理控制单元根据异常编号寄存器EH_ID的置起位，清除命令调度模块队列中来自异常配置端口的命令和数据，并更新队列信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011119317.9A CN112199230B (zh) | 2020-10-19 | 2020-10-19 | 一种支持多核系统异常处理的存储控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011119317.9A CN112199230B (zh) | 2020-10-19 | 2020-10-19 | 一种支持多核系统异常处理的存储控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112199230A CN112199230A (zh) | 2021-01-08 |
| CN112199230B true CN112199230B (zh) | 2024-07-05 |
Family
ID=74009025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011119317.9A Active CN112199230B (zh) | 2020-10-19 | 2020-10-19 | 一种支持多核系统异常处理的存储控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112199230B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113886186B (zh) * | 2021-10-18 | 2022-11-22 | 南京大鱼半导体有限公司 | 处理器异常追踪系统及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107463459A (zh) * | 2017-08-14 | 2017-12-12 | 青岛海信电器股份有限公司 | 系统异常内存数据的保存方法、装置、系统及终端设备 |
| CN109298961A (zh) * | 2018-08-28 | 2019-02-01 | 迈普通信技术股份有限公司 | 多核处理器的故障处理方法、装置及网络设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236515B (zh) * | 2007-01-31 | 2010-05-19 | 迈普通信技术股份有限公司 | 多核系统单核异常的恢复方法 |
| CN111679929A (zh) * | 2020-06-03 | 2020-09-18 | 北京经纬恒润科技有限公司 | 一种应用于多核异构系统的控制方法 |
-
2020
- 2020-10-19 CN CN202011119317.9A patent/CN112199230B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107463459A (zh) * | 2017-08-14 | 2017-12-12 | 青岛海信电器股份有限公司 | 系统异常内存数据的保存方法、装置、系统及终端设备 |
| CN109298961A (zh) * | 2018-08-28 | 2019-02-01 | 迈普通信技术股份有限公司 | 多核处理器的故障处理方法、装置及网络设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112199230A (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100762388B1 (ko) | 낮은 오버헤드 프로세서 인터페이싱 | |
| JP4558519B2 (ja) | 情報処理装置およびシステムバス制御方法 | |
| US8886978B2 (en) | Multiprocessor system and control method where a power saving mode control that safely stops/starts accesses to a shared memory | |
| JP4529767B2 (ja) | クラスタ構成コンピュータシステム及びその系リセット方法 | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| EP1672506A2 (en) | A fault tolerant computer system and a synchronization method for the same | |
| JP2006072591A (ja) | 仮想計算機制御方法 | |
| KR20150067332A (ko) | 코어 간 통신 장치 및 방법 | |
| WO2008101386A1 (fr) | Procédé de récupération d'une exception à noyau unique dans un système à plusieurs noyaux | |
| US9372702B2 (en) | Non-disruptive code update of a single processor in a multi-processor computing system | |
| KR20070116102A (ko) | Ｄｍａ 컨트롤러, 노드, 데이터 전송 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
| US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
| CN111026573B (zh) | 一种多核处理系统的看门狗系统及控制方法 | |
| US6804794B1 (en) | Error condition handling | |
| KR20140105034A (ko) | 프로세서 시스템 | |
| CN112199230B (zh) | 一种支持多核系统异常处理的存储控制器 | |
| US8060778B2 (en) | Processor controller, processor control method, storage medium, and external controller | |
| KR102053849B1 (ko) | 항공기 시스템 및 그것의 제어 방법 | |
| US9558149B2 (en) | Dual system | |
| US10269194B2 (en) | Multiprocessor system and vehicle control system | |
| JP2017062540A (ja) | 片方向オペレーティングシステム間通信システム及びプログラム | |
| KR101056759B1 (ko) | 정보 처리 시스템, 정보 처리 시스템의 제어 방법, 및 정보 처리 시스템의 제어 프로그램을 기록한 기록 매체 | |
| US7568121B2 (en) | Recovery from failure in data storage systems | |
| US7146405B2 (en) | Computer node architecture comprising a dedicated middleware processor | |
| JP7447755B2 (ja) | メモリエラー検出・訂正システム、メモリエラー検出・訂正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |