CN112199074A - 一种真随机数发生电路及其真随机数发生芯片 - Google Patents

一种真随机数发生电路及其真随机数发生芯片 Download PDF

Info

Publication number
CN112199074A
CN112199074A CN202011078285.2A CN202011078285A CN112199074A CN 112199074 A CN112199074 A CN 112199074A CN 202011078285 A CN202011078285 A CN 202011078285A CN 112199074 A CN112199074 A CN 112199074A
Authority
CN
China
Prior art keywords
random number
true random
circuit
field effect
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011078285.2A
Other languages
English (en)
Other versions
CN112199074B (zh
Inventor
齐新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN202011078285.2A priority Critical patent/CN112199074B/zh
Publication of CN112199074A publication Critical patent/CN112199074A/zh
Application granted granted Critical
Publication of CN112199074B publication Critical patent/CN112199074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种真随机数发生电路及其真随机数发生芯片。所述真随机数发生电路包括两个真随机数发生子电路、一个异或器。每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路。初步生成电路根据共模电压输出电压形成初步的两个真随机数序列，通过筛选形成处理后的一个真随机数序列。两队真随机数序列异或形成目标真随机数序列。本发明通过采用设计低功耗的共模电压输出电路，实现整个真随机数发生电路的低能耗，还通过真随机数序列筛选电路丢弃初步的两个真随机数序列中的无效数据，保证序列的随机性，并且通过异或器消除两个真随机数序列的交叉相关性来提高目标真随机数序列的随机性。

Description

一种真随机数发生电路及其真随机数发生芯片
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种真随机数发生电路及采用所述真随机数发生电路的真随机数发生芯片。
背景技术
真随机数又称作为数字物理噪声源，它是一切密码技术的安全泉源，可以认为它是一种无限长的比特流。利用集成电路获取真随机数是当前真随机数最主要的获取方式之一，能够产生真随机数输出的器件被称为真随机数发生器。目前现有的真随机数发生器的消耗功率较大，而且随机性比较低。
发明内容
为了解决现有真随机数发生电路的高功耗以及随性性不够强大的技术问题，本发明提供一种真随机数发生电路及采用所述真随机数发生电路的真随机数发生芯片。
本发明采用以下技术方案实现：
一种真随机数发生电路，其包括两个真随机数发生子电路、一个异或器；每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路；所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。
作为上述方案的进一步改进，所述共模电压输出电路包括六个场效应管M1～M6、四个尾电流源I1～I4、两个电容C1～C2、两个相等阻值的电阻R1～R2、一个电压源VDD；
其中，场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-；场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极；场效应管M1、M4的漏极连接在一起后经由尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由尾电流源I1接地；场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由尾电流源I4接地，另一方面还连接电容C1的一端。
进一步地，所述真随机数序列初步生成电路包括两个比较器J1～J2；比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。
优选地，所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1；D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端；D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端；
其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。
本发明还提供一种真随机数发生芯片，其内部电路结构包括两个真随机数发生子电路、一个异或器；每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路；所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。
作为上述方案的进一步改进，所述共模电压输出电路包括六个场效应管M1～M6、两个电容C1～C2、两个相等阻值的电阻R1～R2；
其中，场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-；场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接一个电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极；场效应管M1、M4的漏极连接在一起后经由一个尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由一个尾电流源I1接地；场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由一个尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由一个尾电流源I4接地，另一方面还连接电容C1的一端。
进一步地，所述真随机数序列初步生成电路包括两个比较器J1～J2；比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。
优选地，所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1；D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端；D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端；
其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。
再优选地，所述真随机数发生芯片的引脚包括：
一对输入信号引脚，用于分别接收一对输入电压V+、V-；
一个电压源引脚，用于引入电压源VDD；
四个尾电流源引脚，用于分别引入四个尾电流源I1～I4；
一个时钟信号引脚，用于引入一个外部时钟信号；
一个输出引脚，用于输出所述目标真随机数序列。
本发明通过采用设计低功耗的共模电压输出电路，实现整个真随机数发生电路的低能耗，还通过真随机数序列筛选电路丢弃初步的两个真随机数序列中的无效数据，保证序列的随机性，并且通过异或器消除两个真随机数序列的交叉相关性来提高目标真随机数序列的随机性。
附图说明
图1为本发明具体实施例的真随机数发生电路的电路示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
请参阅图1，本发明的真随机数发生电路包括两个真随机数发生子电路、一个异或器。每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路。所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。
所述共模电压输出电路包括六个场效应管M1～M6、四个尾电流源I1～I4、两个电容C1～C2、两个相等阻值的电阻R1～R2、一个电压源VDD。
场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-。场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极。场效应管M1、M4的漏极连接在一起后经由尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由尾电流源I1接地。场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由尾电流源I4接地，另一方面还连接电容C1的一端。
所述共模电压输出电路的有源反向端接电路通过电容C1、C2吸收因输出不匹配而产生的反射波，故通过电容C1、C2隔离有源反向端接电路的输出直流电平对真随机数序列初步生成电路的影响，同时保障输出产生的反射波能通过C1、C2被场效应管M5～M6吸收，达到整个电路的低功耗效果。
所述真随机数序列初步生成电路包括两个比较器J1～J2。比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。所述真随机数序列初步生成电路根据一对输入电压V+、V-，通过对相等阻值的两个电阻的热噪声产生初步的真随机数序列。两个比较器反相连接会在较小低电压时产生失调误差。
所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1。D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端。D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端。其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。
通过对两个触发器D1、D2采样的输出进行比对，如果输出相同，判定此时的数据应该丢掉，会失调影响数据，本拍数据必须丢掉，丢掉数据的方法为停掉当时一拍的时钟，停止D触发器的采样动作即可，通过真随机数序列筛选电路丢弃初步的两个真随机数序列中的无效数据，保证序列的随机性。
两个真随机发生子电路的真随机数序列具有一定的相关性，因此，通过异或形成目标真随机数序列，通过消除两个真随机数序列的交叉相关性来提高目标真随机数序列的随机性。
在其他实施例中，电压源VDD、四个尾电流源I1～I4可以另行设置。
实施例2
本实施例介绍的是一种真随机数发生芯片，这种真随机数发生芯片由实施例1的真随机数发生电路封装而成。在封装时，为了减小芯片的体积，电压源VDD、四个尾电流源I1～I4另行设置。
因此，所述真随机数发生芯片的引脚包括一对输入信号引脚、一个电压源引脚、四个尾电流源引脚、一个时钟信号引脚、一个输出引脚。
这对输入信号引脚用于分别接收一对输入电压V+、V-；电压源引脚用于引入电压源VDD；四个尾电流源引脚用于分别引入四个尾电流源I1～I4；时钟信号引脚用于引入一个外部时钟信号；输出引脚用于输出所述目标真随机数序列。封装成芯片的模式，更易于真随机数发生芯片的推广与应用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种真随机数发生电路，其特征在于，其包括两个真随机数发生子电路、一个异或器；每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路；所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。
2.如权利要求1所述的真随机数发生电路，其特征在于，所述共模电压输出电路包括六个场效应管M1～M6、四个尾电流源I1～I4、两个电容C1～C2、两个相等阻值的电阻R1～R2、一个电压源VDD；
其中，场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-；场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极；场效应管M1、M4的漏极连接在一起后经由尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由尾电流源I1接地；场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由尾电流源I4接地，另一方面还连接电容C1的一端。
3.如权利要求2所述的真随机数发生电路，其特征在于，所述真随机数序列初步生成电路包括两个比较器J1～J2；比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。
4.如权利要求3所述的真随机数发生电路，其特征在于，所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1；D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端；D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端；
其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。
5.一种真随机数发生芯片，其特征在于，其内部电路结构包括两个真随机数发生子电路、一个异或器；每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路；所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。
6.如权利要求5所述的真随机数发生芯片，其特征在于，所述共模电压输出电路包括六个场效应管M1～M6、两个电容C1～C2、两个相等阻值的电阻R1～R2；
其中，场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-；场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接一个电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极；场效应管M1、M4的漏极连接在一起后经由一个尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由一个尾电流源I1接地；场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由一个尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由一个尾电流源I4接地，另一方面还连接电容C1的一端。
7.如权利要求6所述的真随机数发生芯片，其特征在于，所述真随机数序列初步生成电路包括两个比较器J1～J2；比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。
8.如权利要求7所述的真随机数发生芯片，其特征在于，所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1；D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端；D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端；
其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。
9.如权利要求6所述的真随机数发生芯片，其特征在于，所述真随机数发生芯片的引脚包括：
一对输入信号引脚，用于分别接收一对输入电压V+、V-；
一个电压源引脚，用于引入电压源VDD；
四个尾电流源引脚，用于分别引入四个尾电流源I1～I4；
一个时钟信号引脚，用于引入一个外部时钟信号；
一个输出引脚，用于输出所述目标真随机数序列。
CN202011078285.2A 2020-10-10 2020-10-10 一种真随机数发生电路及其真随机数发生芯片 Active CN112199074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011078285.2A CN112199074B (zh) 2020-10-10 2020-10-10 一种真随机数发生电路及其真随机数发生芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011078285.2A CN112199074B (zh) 2020-10-10 2020-10-10 一种真随机数发生电路及其真随机数发生芯片

Publications (2)

Publication Number Publication Date
CN112199074A true CN112199074A (zh) 2021-01-08
CN112199074B CN112199074B (zh) 2022-10-25

Family

ID=74013897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011078285.2A Active CN112199074B (zh) 2020-10-10 2020-10-10 一种真随机数发生电路及其真随机数发生芯片

Country Status (1)

Country Link
CN (1) CN112199074B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905176A (en) * 1988-10-28 1990-02-27 International Business Machines Corporation Random number generator circuit
CN101819515A (zh) * 2010-02-08 2010-09-01 清华大学 基于环型振荡器的真随机数发生电路及真随机数发生器
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator
CN102968290A (zh) * 2012-11-20 2013-03-13 华中科技大学 一种异构轻量级的真随机数产生器
CN105117199A (zh) * 2015-09-08 2015-12-02 中国南方电网有限责任公司电网技术研究中心 真随机数后处理系统及方法
CN107797789A (zh) * 2017-11-11 2018-03-13 北京中电华大电子设计有限责任公司 一种可以消除失调的比较相等电阻热噪声的真随机数发生器电路
US20180143806A1 (en) * 2016-11-24 2018-05-24 Samsung Electronics Co., Ltd. Random number generators and methods of generating random numbers using adjustable meta-stable voltage
CN109683852A (zh) * 2018-12-24 2019-04-26 成都三零嘉微电子有限公司 一种真随机数发生器
US20190339941A1 (en) * 2018-05-07 2019-11-07 Wenzhou University True random number generator with dynamic compensation capability
US20190356325A1 (en) * 2016-06-20 2019-11-21 China Electronic Technology Corporation, 24Th Research Institute Comparator offset voltage self-correction circuit
US20200042289A1 (en) * 2018-08-06 2020-02-06 Wenzhou University True random number generator with stable node voltage
CN210222735U (zh) * 2019-04-19 2020-03-31 中国南方电网有限责任公司 随机数发生器
CN111258548A (zh) * 2018-11-30 2020-06-09 紫光同芯微电子有限公司 一种真随机数发生器
CN111338603A (zh) * 2020-05-19 2020-06-26 深圳市汇顶科技股份有限公司 真随机数发生器及电子设备

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905176A (en) * 1988-10-28 1990-02-27 International Business Machines Corporation Random number generator circuit
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator
CN101819515A (zh) * 2010-02-08 2010-09-01 清华大学 基于环型振荡器的真随机数发生电路及真随机数发生器
CN102968290A (zh) * 2012-11-20 2013-03-13 华中科技大学 一种异构轻量级的真随机数产生器
CN105117199A (zh) * 2015-09-08 2015-12-02 中国南方电网有限责任公司电网技术研究中心 真随机数后处理系统及方法
US20190356325A1 (en) * 2016-06-20 2019-11-21 China Electronic Technology Corporation, 24Th Research Institute Comparator offset voltage self-correction circuit
US20180143806A1 (en) * 2016-11-24 2018-05-24 Samsung Electronics Co., Ltd. Random number generators and methods of generating random numbers using adjustable meta-stable voltage
CN108108153A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 随机数发生器和用可调整的亚稳定电压生成随机数的方法
CN107797789A (zh) * 2017-11-11 2018-03-13 北京中电华大电子设计有限责任公司 一种可以消除失调的比较相等电阻热噪声的真随机数发生器电路
US20190339941A1 (en) * 2018-05-07 2019-11-07 Wenzhou University True random number generator with dynamic compensation capability
US20200042289A1 (en) * 2018-08-06 2020-02-06 Wenzhou University True random number generator with stable node voltage
CN111258548A (zh) * 2018-11-30 2020-06-09 紫光同芯微电子有限公司 一种真随机数发生器
CN109683852A (zh) * 2018-12-24 2019-04-26 成都三零嘉微电子有限公司 一种真随机数发生器
CN210222735U (zh) * 2019-04-19 2020-03-31 中国南方电网有限责任公司 随机数发生器
CN111338603A (zh) * 2020-05-19 2020-06-26 深圳市汇顶科技股份有限公司 真随机数发生器及电子设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MIECZYSLAW JESSA 等: "Enhancing the Randomness of a Combined True Random Number Generator Based on the Ring Oscillator Sampling Method", 《 2011 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS》 *
叶世芬等: "真随机数发生器的容差分析", 《江南大学学报(自然科学版)》 *
李桢 等: "一种基于比较器共模模式的真随机数发生器设计方案", 《复旦学报（自然科学版）》 *
郑小岳等: "基于振荡采样的真随机数发生器IP设计", 《江南大学学报(自然科学版)》 *

Also Published As

Publication number Publication date
CN112199074B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
Krstic et al. Globally asynchronous, locally synchronous circuits: Overview and outlook
US9189202B2 (en) Generate random numbers using metastability resolution time
Kinniment et al. Design of an on-chip random number generator using metastability
Deng et al. Configurable ring oscillator PUF using hybrid logic gates
Vijay et al. Physically unclonable functions using two-level finite state machine
Mujahid et al. Fast pattern recognition through an LBP driven CAM on FPGA
Cao et al. An energy-efficient current-starved inverter based strong physical unclonable function with enhanced temperature stability
KR950011302B1 (ko) 데이타 일치 검출 회로
Pamula et al. A 65-nm CMOS 3.2-to-86 Mb/s 2.58 pJ/bit highly digital true-random-number generator with integrated de-correlation and bias correction
Ni et al. A reliable multi-information entropy Glitch PUF using schmitt trigger sampling method for IoT security
CN112199074B (zh) 一种真随机数发生电路及其真随机数发生芯片
Shaer et al. A low power reconfigurable LFSR
CN109683852A (zh) 一种真随机数发生器
Çiçek et al. A hardware efficient chaotic ring oscillator based true random number generator
Shanta et al. Design of a lightweight reconfigurable prng using three transistor chaotic map
kumar Singh et al. Design of LFSR circuit based on high performance XOR gate
KR20080086567A (ko) 랜덤 신호 발생기, 이를 포함하는 난수 발생기 및 난수발생 방법
Panda et al. Area-efficient parallel-prefix binary comparator
US10489611B2 (en) Low overhead random pre-charge countermeasure for side-channel attacks
Murotiya et al. CNTFET-based design of dynamic ternary full adder cell
Lin et al. Parallel scrambler for high-speed applications
Kiruthiga et al. LFSR using CDFF and GDI
Khan et al. D flip-flop based TRNG with zero hardware cost for IoT security applications
Kotě et al. Improved structure of true random number generator with direct amplification of analog noise
Han et al. An Ultra-Low Power 3-T Chaotic Map based True Random Number Generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wu Xiulong

Inventor after: Qi Xin

Inventor after: Peng Chunyu

Inventor before: Qi Xin

GR01 Patent grant
GR01 Patent grant