CN112118407A - 基于fpga实现双链路dvi的装置及方法 - Google Patents

基于fpga实现双链路dvi的装置及方法 Download PDF

Info

Publication number
CN112118407A
CN112118407A CN202010801981.5A CN202010801981A CN112118407A CN 112118407 A CN112118407 A CN 112118407A CN 202010801981 A CN202010801981 A CN 202010801981A CN 112118407 A CN112118407 A CN 112118407A
Authority
CN
China
Prior art keywords
dvi
interface
fpga
link
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010801981.5A
Other languages
English (en)
Inventor
刘建德
梁宏建
付红明
胡鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Consys Technology Co ltd
Original Assignee
Shenzhen Consys Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Consys Technology Co ltd filed Critical Shenzhen Consys Technology Co ltd
Priority to CN202010801981.5A priority Critical patent/CN112118407A/zh
Publication of CN112118407A publication Critical patent/CN112118407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种基于FPGA实现双链路DVI的装置及方法，涉及芯片技术领域。装置包括：FPGA芯片，所述FPGA芯片用于将RGB数据转换为DVI接口数据；双链路DVI接口，所述双链路DVI接口用于接收所述DVI接口数据，并将所述DVI接口数据传输至外部显示设备。本发明通过FPGA芯片将RGB数据转换为DVI接口数据，双链路DVI接口接收DVI接口数据，并将DVI接口数据传输至外部显示设备，从而利用单芯片实现了Dual‑Link DVI，和现有技术中采用多个芯片转换以及切换实现Dual‑Link DVI的方案相比，极大的节省了板卡面积。

Description

基于FPGA实现双链路DVI的装置及方法
技术领域
本发明涉及芯片技术领域，尤其是涉及一种基于FPGA实现双链路DVI的装置及方法。
背景技术
随着计算机的不断发展，在某些特殊领域，需要使用Dual-Link DVI(Dual-LinkDigital Visual Interface，双链路数字视频接口)进行显示，Dual-Link DVI简称双链路DVI接口。
现有的芯片大多只有HDMI(High Definition Multimedia Interface，高清多媒体接口)支持高分辨率，支持Dual-Link DVI显示模式的芯片比较少。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于FPGA实现双链路DVI的装置及方法，能够利用单芯片实现Dual-Link DVI。
根据本发明的第一方面实施例的基于FPGA实现双链路DVI的装置，包括：
FPGA芯片，所述FPGA芯片用于将RGB数据转换为DVI接口数据；
双链路DVI接口，所述双链路DVI接口用于接收所述DVI接口数据，并将所述DVI接口数据传输至外部显示设备。
根据本发明实施例的基于FPGA实现双链路DVI的装置，至少具有如下有益效果：
本发明实施例通过FPGA芯片将RGB数据转换为DVI接口数据，双链路DVI 接口接收DVI接口数据，并将DVI接口数据传输至外部显示设备，从而利用单芯片实现了Dual-LinkDVI，和现有技术中采用多个芯片转换以及切换实现Dual-Link DVI的方案相比，极大的节省了板卡面积。
根据本发明的一些实施例，所述FPGA芯片包括I/O串并转换接口，所述装置还包括DVI驱动芯片；
所述I/O串并转换接口与所述DVI驱动芯片连接，用于将所述DVI接口数据转换为低电压差分信号传输给所述DVI驱动芯片；
DVI驱动芯片，所述DVI驱动芯片与所述双链路DVI接口连接，用于将所述低电压差分信号转换为过渡调制差分信号，并将所述过渡调制差分信号传输至所述双链路DVI接口，所述双链路DVI接口用于将所述过渡调制差分信号传输至所述外部显示设备。
根据本发明的一些实施例，所述FPGA芯片还包括：
DVI编码器，所述DVI编码器与所述I/O串并转换接口连接，用于将所述RGB 数据转换为所述DVI接口数据并传输至所述I/O串并转换接口。
根据本发明的一些实施例，所述FPGA芯片还包括：
位宽匹配器，所述位宽匹配器分别与所述DVI编码器、所述I/O串并转换接口连接，用于调节所述DVI接口数据的位宽使其与所述I/O串并转换接口支持的位宽相匹配。
根据本发明的一些实施例，所述FPGA芯片还包括：
I2C总线接口，所述I2C总线接口与所述DVI驱动芯片连接，所述DVI驱动芯片与所述外部显示设备连接；
处理器，所述处理器分别与所述I2C总线接口、所述I/O串并转换接口连接，用于通过所述I2C总线接口和所述DVI驱动芯片获取所述外部显示设备的分辨率，根据所述外部显示设备的分辨率调节所述I/O串并转换接口的传输速率。
根据本发明的第二方面实施例的基于FPGA实现双链路DVI的方法，包括：
FPGA芯片将RGB数据转换为DVI接口数据；
双链路DVI接口接收所述DVI接口数据，并将所述DVI接口数据传输至外部显示设备。
根据本发明的一些实施例，所述FPGA芯片包括I/O串并转换接口；
所述方法还包括：
所述I/O串并转换接口将所述DVI接口数据转换为低电压差分信号传输给 DVI驱动芯片；
所述DVI驱动芯片将所述低电压差分信号转换为过渡调制差分信号，并将所述过渡调制差分信号传输至所述双链路DVI接口；
所述双链路DVI接口将所述过渡调制差分信号传输至所述外部显示设备。
根据本发明的一些实施例，所述FPGA芯片还包括DVI编码器；
所述FPGA芯片将RGB数据转换为DVI接口数据，包括：
所述DVI编码器将所述RGB数据转换为所述DVI接口数据。
根据本发明的一些实施例，所述FPGA芯片还包括位宽匹配器；
所述方法还包括：
所述位宽匹配器调节所述DVI接口数据的位宽使其与所述I/O串并转换接口支持的位宽相匹配。
根据本发明的一些实施例，基于FPGA实现双链路DVI的方法还包括：
通过I2C总线接口和所述DVI驱动芯片获取所述外部显示设备的分辨率；
根据所述外部显示设备的分辨率调节所述I/O串并转换接口的传输速率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明一实施例提供的基于FPGA实现双链路DVI的装置的结构示意图；
图2为本发明另一实施例提供的基于FPGA实现双链路DVI的装置的结构示意图；
图3为本发明一实施例提供的基于FPGA实现双链路DVI的方法的流程示意图；
图4为本发明另一实施例提供的基于FPGA实现双链路DVI的方法的流程示意图；
图5为本发明另一实施例提供的基于FPGA实现双链路DVI的方法的流程示意图；
图6为本发明另一实施例提供的基于FPGA实现双链路DVI的方法的流程示意图；
图7为本发明另一实施例提供的基于FPGA实现双链路DVI的方法的流程示意图。
附图标记：
FPGA芯片100、I/O串并转换接口110、DVI编码器120、位宽匹配器130、I2C总线接口140、处理器150、双链路DVI接口200、外部显示设备300、DVI 驱动芯片400。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
第一方面，如图1所示，本发明实施例提供了一种基于FPGA实现双链路DVI 的装置的结构示意图。该装置包括：
FPGA芯片100，FPGA芯片100用于将RGB数据转换为DVI接口数据；
双链路DVI接口200(即Dual-Link DVI接口)，双链路DVI接口200用于接收 DVI接口数据，并将DVI接口数据传输至外部显示设备300。
在一些实施例中，本实施例的装置基于s720-fds板卡实现。s720-fds板卡是一种显示切换板卡，需要支持分辨率为2560X1600的Dual-Link DVI显示。本实施例的装置设置在s720-fds板卡上，该板卡从主机(或其他设备)接收Displayport (数字式视频接口标准)数据，转换为RGB数据传输给FPGA芯片，经过FPGA 芯片处理，最后通过双链路DVI接口输出DVI接口数据，给到外部显示设备(例如显示器)。需要说明的是，s720-fds板卡可以同时接收多路Displayport信号，输出多路DVI接口数据，根据需要，对多路DVI接口数据进行切换。每路DVI接口数据，只需要FPGA芯片上的多个I/O引脚就可以完成相应的功能，即利用单芯片实现了Dual-Link DVI，和现有技术中采用多个芯片转换以及切换实现 Dual-Link DVI的方案相比，极大的节省了板卡面积。
在一些实施例中，FPGA芯片选用Xilinx的Kintex UltraScale系列，其I/O输出差分信号的速率不小于1600Mbps，支持Dual-Link DVI接口输出DVI接口数据给分辨率为2560X1600/60Hz的显示器。
在一些实施例中，如图2所示，FPGA芯片100包括I/O串并转换接口110，该装置还包括DVI驱动芯片400；
I/O串并转换接口110与DVI驱动芯片400连接，用于将DVI接口数据转换为低电压差分信号传输给DVI驱动芯片400；
DVI驱动芯片400，DVI驱动芯片400与双链路DVI接口200连接，用于将低电压差分信号转换为过渡调制差分信号，并将过渡调制差分信号传输至双链路 DVI接口200，双链路DVI接口200用于将过渡调制差分信号传输至外部显示设备300。
在一些实施例中，为了增强传输距离，选用专用的DVI驱动芯片400，可以更好的保证DVI传输质量，并将LVDS(Low-Voltage Differential Signaling，低电压差分信号)转换为双链路DVI接口使用的TMDS(Transition Minimized Differential Signaling，过渡调制差分信号)。
在一些实施例中，如图2所示，FPGA芯片100还包括：
DVI编码器120，DVI编码器120与I/O串并转换接口110连接，用于将RGB 数据转换为DVI接口数据并传输至I/O串并转换接口110。
在一些实施例中，s720-fds板卡从主机(或其他设备)接收Displayport数据，转换为RGB数据传输给DVI编码器120，DVI编码器120将RGB数据按照DVI的编码方式进行编码，将其转换为DVI接口数据传输至I/O串并转换接口110，I/O 串并转换接口110将编码好的DVI接口数据串行的传输给DVI驱动芯片400。
在一些实施例中，如图2所示，FPGA芯片100还包括：
位宽匹配器130，位宽匹配器130分别与DVI编码器120、I/O串并转换接口110连接，用于调节DVI接口数据的位宽使其与I/O串并转换接口110支持的位宽相匹配。
在一些实施例中，位宽匹配器130将DVI接口数据的位宽转换为I/O并串转换接口需要的位宽，方便更好的传输。
在一些实施例中，FPGA芯片100还包括：
I2C总线接口140，I2C总线接口140与DVI驱动芯片400连接，DVI驱动芯片400与外部显示设备连接；
处理器150，处理器150分别与I2C总线接口140、I/O串并转换接口110连接，用于通过I2C总线接口140和DVI驱动芯片400获取外部显示设备300的分辨率，根据外部显示设备300的分辨率调节I/O串并转换接口110的传输速率。
在一些实施例中，处理器150通过I2C总线接口140和DVI驱动芯片400读取外部显示设备300的分辨率，根据外部显示设备300的分辨率动态调节I/O串并转换接口110的传输DVI接口数据的速率。需要说明的是，通过查询通信标准协议，查询各个分辨率对应的I/O口的传输速率，结果为均未超过1600Mbps，因此，本实施例中，I/O串并转换接口110传输速率为1600Mbps，可满足设计需求。
在一些实施例中，处理器150还用于对I/O串并转换接口110的时钟进行动态配置，以适应不同分辨率对输出时钟速率的要求。
本实施例所选用的器件均为工业级芯片，可以在各个严苛的环境下使用。 FPGA芯片具有更灵活的配置，方便集成更多的功能，以及在对体积要求苛刻的条件下使用，同时不需要在PCB上并行布置RGB线，极大的简化了PCB布线。同时大大减少了器件，减小了PCB面积，很好的满足了军工领域以及其他苛刻环境的应用。
第二方面，如图3所示，本发明实施例提供了一种基于FPGA实现双链路DVI 的方法的流程示意图。该方法包括：
步骤S100：FPGA芯片将RGB数据转换为DVI接口数据；
步骤S200：双链路DVI接口接收DVI接口数据，并将DVI接口数据传输至外部显示设备。
在一些实施例中，基于FPGA实现双链路DVI的方法应用于第一方面所述的基于FPGA实现双链路DVI的装置。该方法通过FPGA芯片将RGB数据转换为DVI 接口数据，双链路DVI接口接收DVI接口数据，并将DVI接口数据传输至外部显示设备，从而利用单芯片实现了Dual-Link DVI，和现有技术中采用多个芯片转换以及切换实现Dual-Link DVI的方案相比，极大的节省了板卡面积。
在一些实施例中，FPGA芯片包括I/O串并转换接口，如图4所示，该方法还包括：
步骤S300：I/O串并转换接口将DVI接口数据转换为低电压差分信号传输给 DVI驱动芯片；
步骤S400：DVI驱动芯片将低电压差分信号转换为过渡调制差分信号，并将过渡调制差分信号传输至双链路DVI接口；
步骤S500：双链路DVI接口将过渡调制差分信号传输至外部显示设备。
在一些实施例中，FPGA芯片还包括DVI编码器，如图5所示，步骤S100包括：
步骤S110：DVI编码器将RGB数据转换为DVI接口数据。
在一些实施例中，FPGA芯片还包括位宽匹配器，如图6所示，该方法还包括：
步骤S600：位宽匹配器调节DVI接口数据的位宽使其与I/O串并转换接口支持的位宽相匹配。
在一些实施例中，如图7所示，该方法还包括：
步骤S700：通过I2C总线接口和DVI驱动芯片获取外部显示设备的分辨率；
步骤S800：根据外部显示设备的分辨率调节I/O串并转换接口的传输速率。
本实施例提供的基于FPGA实现双链路DVI的方法的其他流程步骤，请参照第一方面对基于FPGA实现双链路DVI的装置的描述，此处不再赘述。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.基于FPGA实现双链路DVI的装置，其特征在于，包括：
FPGA芯片，所述FPGA芯片用于将RGB数据转换为DVI接口数据；
双链路DVI接口，所述双链路DVI接口用于接收所述DVI接口数据，并将所述DVI接口数据传输至外部显示设备。
2.根据权利要求1所述的基于FPGA实现双链路DVI的装置，其特征在于，所述FPGA芯片包括I/O串并转换接口，所述装置还包括DVI驱动芯片；
所述I/O串并转换接口与所述DVI驱动芯片连接，用于将所述DVI接口数据转换为低电压差分信号传输给所述DVI驱动芯片；
所述DVI驱动芯片与所述双链路DVI接口连接，用于将所述低电压差分信号转换为过渡调制差分信号，并将所述过渡调制差分信号传输至所述双链路DVI接口，所述双链路DVI接口用于将所述过渡调制差分信号传输至所述外部显示设备。
3.根据权利要求2所述的基于FPGA实现双链路DVI的装置，其特征在于，所述FPGA芯片还包括：
DVI编码器，所述DVI编码器与所述I/O串并转换接口连接，用于将所述RGB数据转换为所述DVI接口数据并传输至所述I/O串并转换接口。
4.根据权利要求3所述的基于FPGA实现双链路DVI的装置，其特征在于，所述FPGA芯片还包括：
位宽匹配器，所述位宽匹配器分别与所述DVI编码器、所述I/O串并转换接口连接，用于调节所述DVI接口数据的位宽使其与所述I/O串并转换接口支持的位宽相匹配。
5.根据权利要求4所述的基于FPGA实现双链路DVI的装置，其特征在于，所述FPGA芯片还包括：
I2C总线接口，所述I2C总线接口与所述DVI驱动芯片连接，所述DVI驱动芯片与所述外部显示设备连接；
处理器，所述处理器分别与所述I2C总线接口、所述I/O串并转换接口连接，用于通过所述I2C总线接口和所述DVI驱动芯片获取所述外部显示设备的分辨率，根据所述外部显示设备的分辨率调节所述I/O串并转换接口的传输速率。
6.基于FPGA实现双链路DVI的方法，其特征在于，包括：
FPGA芯片将RGB数据转换为DVI接口数据；
双链路DVI接口接收所述DVI接口数据，并将所述DVI接口数据传输至外部显示设备。
7.根据权利要求6所述的基于FPGA实现双链路DVI的方法，其特征在于，所述FPGA芯片包括I/O串并转换接口；
所述方法还包括：
所述I/O串并转换接口将所述DVI接口数据转换为低电压差分信号传输给DVI驱动芯片；
所述DVI驱动芯片将所述低电压差分信号转换为过渡调制差分信号，并将所述过渡调制差分信号传输至所述双链路DVI接口；
所述双链路DVI接口将所述过渡调制差分信号传输至所述外部显示设备。
8.根据权利要求7所述的基于FPGA实现双链路DVI的方法，其特征在于，所述FPGA芯片还包括DVI编码器；
所述FPGA芯片将RGB数据转换为DVI接口数据，包括：
所述DVI编码器将所述RGB数据转换为所述DVI接口数据。
9.根据权利要求8所述的基于FPGA实现双链路DVI的方法，其特征在于，所述FPGA芯片还包括位宽匹配器；
所述方法还包括：
所述位宽匹配器调节所述DVI接口数据的位宽使其与所述I/O串并转换接口支持的位宽相匹配。
10.根据权利要求9所述的基于FPGA实现双链路DVI的方法，其特征在于，还包括：
通过I2C总线接口和所述DVI驱动芯片获取所述外部显示设备的分辨率；
根据所述外部显示设备的分辨率调节所述I/O串并转换接口的传输速率。
CN202010801981.5A 2020-08-11 2020-08-11 基于fpga实现双链路dvi的装置及方法 Pending CN112118407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010801981.5A CN112118407A (zh) 2020-08-11 2020-08-11 基于fpga实现双链路dvi的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010801981.5A CN112118407A (zh) 2020-08-11 2020-08-11 基于fpga实现双链路dvi的装置及方法

Publications (1)

Publication Number Publication Date
CN112118407A true CN112118407A (zh) 2020-12-22

Family

ID=73805169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010801981.5A Pending CN112118407A (zh) 2020-08-11 2020-08-11 基于fpga实现双链路dvi的装置及方法

Country Status (1)

Country Link
CN (1) CN112118407A (zh)

Similar Documents

Publication Publication Date Title
US10593256B2 (en) LED display device and method for operating the same
US9215398B2 (en) Display apparatus for displaying video input through various ports
US8151018B2 (en) Dual-mode data transfer of uncompressed multimedia contents or data communications
CN201577135U (zh) 一种多输入格式高速率矩阵
US9747872B2 (en) LED display device and method for operating the same
US8355027B2 (en) System and method for presenting visual information at plural display devices
KR20180068470A (ko) 다중 디스플레이 시스템을 구성하는 디스플레이 장치 및 그 제어 방법
US9812059B2 (en) Display device, method for transmitting data packet, and LED system
US20070224844A1 (en) Graphics card connector module, and motherboard device having the same
US9704430B2 (en) LED display device and method for operating the same
CN112068790A (zh) 拼接显示系统
US20220014810A1 (en) Video input port
CN212381303U (zh) 基于fpga实现双链路dvi的装置
US20240028289A1 (en) Millimeter-wave communication chip, display device, and method
CN112118407A (zh) 基于fpga实现双链路dvi的装置及方法
CN105551430A (zh) Led箱体和led显示屏系统
CN107197188B (zh) 多设备级联系统和具有视频接口的设备
CN211239967U (zh) 显示控制器、显示控制系统和led显示系统
CN216980094U (zh) 应用于led显示设备的信号处理系统和显示系统
CN215868449U (zh) 适于组成灯墙的灯箱
CN112437331A (zh) 用于第一显示装置以促进与第二显示装置通信的电路和方法以及显示通信系统
CN219018875U (zh) 一种拓展坞电路以及扩展坞
CN219246357U (zh) 时序控制器、显示系统及终端设备
CN211454524U (zh) 一种显示系统
CN212727185U (zh) 一种多路hdmi信号输出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination