CN112115079A - 总线周期同步的方法和系统 - Google Patents

Abstract

本申请涉及一种总线周期同步的方法和系统。方法包括：获取当前计数周期中从站控制器的第一计数值；获取当前计数周期中设备处理器的第二计数值；当第一计数值等于第一预设值时，生成校正触发信号；根据校正触发信号对第二计数值进行校正，得到第三计数值；当第三计数值大于或等于第二预设值时，生成设备周期同步信号，设备周期同步信号携带生成时刻；当生成时刻与接收总线周期同步信号的接收时刻之间的误差小于或等于预设误差值时，判定设备处理器与从站控制器同步。基于上述总线周期同步的方法，保证总线周期同步信号与设备周期同步信号保持同步，提高了同一个网络中设备与主站之间实时收发数据的稳定性。

Description

总线周期同步的方法和系统

技术领域

本申请涉及工业以太网技术领域，尤其涉及一种总线周期同步的方法和系统。

背景技术

随着现代工业的不断发展，日益复杂的工业应用环境对设备提出了高速、高精的控制要求，传统模拟量、脉冲、数字量等信号无法满足需求。随着现代通信技术的不断发展，特别是工业以太网的出现，设备向着数字化、网络化、智能化的方向发展。EtheCAT是一种具有传输速度快、可靠性高、实时性好及精确同步等特点的工业以太网现场总线，备受国内外设备厂家的青睐。利用EtherCAT总线来组建控制网络，主站周期性实时发送相应的数据到EtherCAT设备从站，利用抖动性极小的总线周期同步信号来触发数据到每个从站或者从从站读取相应的数据到主站。实际工程应用中，EtherCAT从站控制器(EtherCAT slavecontroller，ESC)与设备的同步准确性直接影响主站与设备从站之间的同步性能。

而设备中处理器的时钟源，不仅与EtherCAT从站控制器使用不同的时钟源，而且受环境温度、湿度等因素的影响，设备与EtherCAT从站控制器的时钟会出现漂移，造成设备内部运行的周期信号与EtherCAT从站控制的周期同步信号出现不同步现象。同一个网络中，若多个设备出现与其EtherCAT从站控制器不同步，影响主站与各个设备从站之间的同步性能，造成实时性的数据不能同时触发执行或者读取，严重影响了系统的实时性以及设备的稳定性。

发明内容

为了解决上述技术问题，本申请提供了一种总线周期同步的方法和系统。

第一方面，本申请提供了一种总线周期同步的方法，包括：

获取当前计数周期中从站控制器的时钟计数信息，得到第一计数值；

获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；

当所述第一计数值等于第一预设值时，生成校正触发信号；

根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值；

当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，所述设备周期同步信号携带生成时刻；

接收来自所述从站控制器的总线周期同步信号，所述总线周期同步信号携带接收时刻；

当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步。

可选地，所述根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值，包括：

当检测到所述校正触发信号时，计算所述第一计数值与所述第二计数值的差值，得到计数偏差；

当所述计数偏差的绝对值大于或等于预设补偿值时，根据所述预设补偿值对所述第二计数值进行补偿，得到所述第三计数值；

当所述计数偏差的绝对值小于所述预设补偿值时，根据所述计数偏差对所述第二计数值进行补偿，得到所述第三计数值。

可选地，所述预设补偿值为预设补偿时长与计数频率的乘积，所述预设补偿时长大于零，且小于总线同步间隔与预设时长的差值，所述总线同步间隔为相邻两个总线周期同步信号之间的时间间隔。

可选地，所述当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，包括：

当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，并清零所述设备处理器的时钟计数信息，令所述设备处理器的时钟计数信息进入下一计数周期；

所述接收来自所述从站控制器的总线周期同步信号，包括：当接收到来自所述从站控制器的总线周期同步信号时，清零所述从站控制器的时钟计数信息，令所述从站控制器的时钟计数信息进入下一计数周期；

所述当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步，包括：当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的时钟计数信息与所述从站控制器的时钟计数信息同时进入下一计数周期。

可选地，所述接收来自所述从站控制器的总线周期同步信号之后，所述方法还包括：

当所述生成时刻与所述接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

可选地，所述第一预设值小于第一阈值，且大于第二阈值，所述第一阈值为总线同步间隔与所述计数频率的乘积，所述第二阈值为预设时长与计数频率的乘积，所述总线同步间隔为相邻两个总线周期同步信号之间的时间间隔，所述计数频率为所述设备处理器或所述从站控制器用于记录时钟计数信息的频率。

第二方面，本申请提供了一种总线周期同步的系统，所述系统包括从站控制器和总线周期同步装置，所述从站控制器包括从站计数模块和总线同步信号收发模块，其中：

所述总线同步信号收发模块，用于接收或发送来自主站控制器的总线周期同步信号；

所述从站计数模块，用于记录所述从站控制器的时钟计数信息；

所述总线周期同步装置，用于根据所述总线周期同步信号对设备内部产生的设备周期同步信号进行校正，令所述设备内部产生的设备周期同步信号与所述总线周期同步信号保持同步。

可选地，所述总线周期同步装置包括：

第一计数获取模块，用于获取当前计数周期中从站控制器的时钟计数信息，得到第一计数值；

第二计数获取模块，用于获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；

校正信号生成模块，用于当所述第一计数值等于第一预设值时，生成校正触发信号；

计数校正模块，用于根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值；

设备周期信号生成模块，用于当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，所述设备周期同步信号携带生成时刻；

总线周期信号接收模块，用于接收来自所述从站控制器的总线周期同步信号，所述总线周期同步信号携带接收时刻；

同步判定模块，用于当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步。

可选地，所述计数校正模块包括：

差值计算单元，用于当检测到所述校正触发信号时，计算所述第一计数值与所述第二计数值的差值，得到计数偏差；

第一计数补偿单元，用于当所述计数偏差的绝对值大于或等于预设补偿值时，根据所述预设补偿值对所述第二计数值进行补偿，得到所述第三计数值；

第二计数补偿单元，用于当所述计数偏差的绝对值小于所述预设补偿值时，根据所述计数偏差对所述第二计数值进行补偿，得到所述第三计数值。

可选地，所述总线周期同步装置还包括：

报警模块，用于当所述生成时刻与所述接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

上述总线周期同步的方法和系统，所述方法包括：获取当前计数周期中从站控制器的时钟计数信息，得到第一计数值；获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；当所述第一计数值等于第一预设值时，生成校正触发信号；根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值；当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，所述设备周期同步信号携带生成时刻；接收来自所述从站控制器的总线周期同步信号，所述总线周期同步信号携带接收时刻；当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步。基于上述总线周期同步的方法，根据从站控制器的时钟计数信息对设备处理器的时钟计数信息进行校正，保证总线周期同步信号与设备周期同步信号保持同步，提高了同一个网络中设备与主站之间实时收发数据的稳定性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中一种总线周期同步方法的流程示意图；

图2为一个实施例中总线周期同步方法的原理示意图；

图3为一个实施例中总线周期同步方法的原理示意图；

图4为一个实施例中总线周期同步方法的原理示意图；

图5为一个实施例中总线周期同步的系统框图；

图6为一个实施例中总线周期同步的装置示意图；

图7为一个实施例中计算机设备的内部结构图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在一个实施例中，图1为一个实施例中一种总线周期同步的方法的流程示意图，参照图1，提供了一种总线周期同步的方法。本实施例主要以该方法应用于如图5中的总线周期同步装置220来举例说明，该总线周期同步的方法具体包括如下步骤：

步骤S110，获取当前计数周期中从站控制器210的时钟计数信息，得到第一计数值。

在本实施例中，第一计数值为当前计数周期内从站控制器210按照计数频率计数的数值，记为CNT1，计数频率为f，计数的间隔周期为

每隔t₁时间，第一计数值CNT1＝CNT1+1。

步骤S120，获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值。

在本实施例中，第二计数值为当前计数周期内设备处理器按照计数频率f计数的数值，记为CNT2，每隔t₁时间，第二计数值CNT2＝CNT2+1。

步骤S130，当第一计数值等于第一预设值时，生成校正触发信号。

在本实施例中，第一预设值记为SetValue1，单位为秒，第一预设值小于第一阈值，且大于第二阈值，第一阈值为总线同步间隔T₁与计数频率的乘积，即T₁×f，总线同步间隔T₁为相邻两个总线周期同步信号之间的时间间隔，第二阈值为预设时长T₂与计数频率的乘积，即T₂×f，预设时长T₂为设备中功能算法运算所占用的时长，通常根据实际情况可以基于现有技术测试出或者根据经验获得，此处不再多赘述，单位为秒，即第一预设值为T₂×f<SetValue1<T₁×f。

步骤S140，根据校正触发信号对第二计数值进行校正，得到第三计数值。

在本实施例中，当生成校正触发信号时，根据第一计数值对第二计数值进行校正，校正后的第二计数值即为第三计数值CNT3。

步骤S150，当第三计数值大于或等于第二预设值时，生成设备周期同步信号，设备周期同步信号携带生成时刻。

在本实施例中，第二预设值等于第一阈值，即第二预设值为T₁×f，即CNT3≥T₁×f，设备周期同步信号为设备处理器按照计数频率进行计数，当设备处理器完成一个周期的计数时，产生的同步信号，生成时刻为产生设备周期同步信号的时刻。

步骤S160，接收来自从站控制器210的总线周期同步信号，总线周期同步信号携带接收时刻。

在本实施例中，总线周期同步信号为主站控制器下发至从站控制器210，再由从站控制器210转发至设备的同步信号，接收时刻为设备检测到总线周期同步信号的时刻。

步骤S170，当生成时刻与接收时刻之间的误差小于或等于预设误差值时，判定设备处理器的设备周期同步信号与从站控制器210的总线周期同步信号同步。

在本实施例中，预设误差值为视为设备周期同步信号与总线周期同步信号同步的最大偏差时长值，生成时刻与接收时刻之间的误差小于或等于预设误差值，证明根据第一计数值对第二计数值校验后，令设备内部产生的设备周期同步信号与主站控制器下发的总线周期同步信号保持同步。

参照图2，图2中的101为总线周期同步信号，102为设备周期同步信号，201表示从站控制器210的时钟计数信息，即第一计数值，202为设备处理器的时钟计数信息，即第二计数值，203为校正触发信号。

当201表示的从站控制器210的时钟计数信息计数达到第一预设值时，生成校正触发信号203，开始对第二计数值202进行校正，根据校正后的第二计数值202生成设备周期同步信号102，当接收到总线周期同步信号101的接收时刻与生成设备周期同步信号102的生成时刻之间的误差小于预设误差值时，确定设备周期同步信号102与总线周期同步信号101保持同步。

在一个实施例中，当检测到校正触发信号时，计算第一计数值与第二计数值的差值，得到计数偏差；当计数偏差的绝对值大于或等于预设补偿值时，根据预设补偿值对第二计数值进行补偿，得到第三计数值；当计数偏差的绝对值小于预设补偿值时，根据计数偏差对第二计数值进行补偿，得到第三计数值。

具体地，计数偏差为Δ1＝CNT1-CNT2，预设补偿为Δ2，当Δ1>0时，表明总线周期同步信号的接收时刻早于设备周期同步信号的生成时刻，参照图3，图3中的201表示从站控制器210的时钟计数信息，202表示设备处理的时钟计数信息，101表示总线周期同步信号，102表示设备周期同步信号，101代表的总线周期同步信号的接收时刻早于102代表的设备周期同步信号的生成时刻，需要对第二计数值进行增值校正处理，即CNT3＝CNT2+Δ2。ΔT为接收时刻与生成时刻之间的误差，T₃为空闲时长，T₁＝T₂+T₃，即一个总线同步间隔的时长为设备中功能算法运算所占用的时长与空闲时长之和。

当Δ1<0时，表明总线周期同步信号的接收时刻晚于设备周期同步信号的生成时刻，参照图4，图4中的201表示从站控制器210的时钟计数信息，202表示设备处理的时钟计数信息，101表示总线周期同步信号，102表示设备周期同步信号，102代表的设备周期同步信号的生成时刻早于101代表的总线周期同步信号的接收时刻，需要对第二计数值进行减值校正处理，即CNT3＝CNT2-Δ2。

当|Δ1|≥Δ2时，根据预设补偿值Δ2对第二计数值进行补偿，得到第三计数值CNT3；当|Δ1|<Δ2时，令Δ2＝|Δ1|，将计数偏差的绝对值赋值于预设补偿值，即根据计数偏差的绝对值|Δ1|对第二计数值进行补偿，得到第三计数值CNT3。

在一个实施例中，预设补偿值为预设补偿时长与计数频率的乘积，预设补偿时长大于零，且小于总线同步间隔与预设时长的差值，总线同步间隔为相邻两个总线周期同步信号之间的时间间隔。

具体地，预设补偿时长为T₄，即预设补偿值为Δ2＝T₄×f，0<T₄<T₁-T₂，优选为

即预设补偿时长大于零，且小于总线同步间隔与预设时长的差值的二分之一。

在一个实施例中，当第三计数值大于或等于第二预设值时，生成设备周期同步信号，并清零设备处理器的时钟计数信息，令设备处理器的时钟计数信息进入下一计数周期；当接收到来自从站控制器210的总线周期同步信号时，清零从站控制器210的时钟计数信息，令从站控制器210的时钟计数信息进入下一计数周期；当生成时刻与接收时刻之间的误差小于或等于预设误差值时，判定设备处理器的时钟计数信息与从站控制器210的时钟计数信息同时进入下一计数周期。

具体地，当CNT3≥T₁×f时，清理设备处理器的时钟计数信息，即令CNT3＝0，同时生成设备周期同步信号，进入下一计数周期，CNT2从零开始重新计数。当检测到总线周期同步信号时，清零从站控制器210的时钟计数信息，即令CNT1＝0，进入下一计数周期，CNT1从零开始重新计数。当生成时刻与接收时刻之间的误差小于预设误差值时，表示设备处理器的时钟计数信息与从站控制器210的时钟计数信息同时进入下一计数周期，即设备处理器的设备周期同步信号与从站控制器210的总线周期同步信号保持同步。

在一个实施例中，当生成时刻与接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

具体地，当生成时刻与接收时刻之间的误差大于或等于预设误差值时，表示根据第一计数值对第二计数值进行校验后，也无法令设备处理器产生的设备周期同步信号与从站控制器210发送的总线周期同步信号保持同步，生成报警信号，告知管理人员及时采取相应的补救措施。

图1为一个实施例中总线周期同步的方法的流程示意图。应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，本实施例提供了一种总线周期同步的系统，参照图5，总线周期同步的系统位于设备内部，系统包括从站控制器210和总线周期同步装置220，从站控制器210包括从站计数模块212和总线同步信号收发模块211，其中：

总线同步信号收发模块211，用于接收或发送来自主站控制器的总线周期同步信号；

从站计数模块212，用于记录从站控制器210的时钟计数信息；

总线周期同步装置220，用于根据总线周期同步信号对设备内部产生的设备周期同步信号进行校正，实现设备内部产生的设备周期同步信号与总线周期同步信号保持同步。

在一个实施例中，参照图6，总线周期同步装置220包括：

第一计数获取模块221，用于获取当前计数周期中从站控制器210的时钟计数信息，得到第一计数值；

第二计数获取模块222，用于获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；

校正信号生成模块223，用于当第一计数值等于第一预设值时，生成校正触发信号；

计数校正模块224，用于根据校正触发信号对第二计数值进行校正，得到第三计数值；

设备周期信号生成模块225，用于当第三计数值大于或等于第二预设值时，生成设备周期同步信号，设备周期同步信号携带生成时刻；

总线周期信号接收模块226，用于接收来自从站控制器210的总线周期同步信号，总线周期同步信号携带接收时刻；

同步判定模块227，用于当生成时刻与接收时刻之间的误差小于或等于预设误差值时，判定设备处理器的设备周期同步信号与从站控制器210的总线周期同步信号同步。

在一个实施例中，计数校正模块224包括：

差值计算单元，用于当检测到校正触发信号时，计算第一计数值与第二计数值的差值，得到计数偏差；

第一计数补偿单元，用于当计数偏差的绝对值大于或等于预设补偿值时，根据预设补偿值对第二计数值进行补偿，得到第三计数值；

第二计数补偿单元，用于当计数偏差的绝对值小于预设补偿值时，根据计数偏差对第二计数值进行补偿，得到第三计数值。

在一个实施例中，总线周期同步装置220还包括：

报警模块，用于当生成时刻与接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

在一个实施例中，设备周期信号生成模块225包括：

设备周期信号生成单元，用于当第三计数值大于或等于第二预设值时，生成设备周期同步信号，并清零设备处理器的时钟计数信息，令设备处理器的时钟计数信息进入下一计数周期；

总线周期信号接收模块226包括：

总线周期信号接收单元，用于当接收到来自从站控制器210的总线周期同步信号时，清零从站控制器210的时钟计数信息，令从站控制器210的时钟计数信息进入下一计数周期；

同步判定模块227包括：

同步判定单元，用于当生成时刻与接收时刻之间的误差小于或等于预设误差值时，判定设备处理器的时钟计数信息与从站控制器210的时钟计数信息同时进入下一计数周期。

图7示出了一个实施例中计算机设备的内部结构图。该计算机设备具体可以是图5中的总线周期同步装置220。如图7所示，该计算机设备包括该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、输入装置和显示屏。其中，存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统，还可存储有计算机程序，该计算机程序被处理器执行时，可使得处理器实现总线周期同步的方法。该内存储器中也可储存有计算机程序，该计算机程序被处理器执行时，可使得处理器执行总线周期同步的方法。计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，本申请提供的总线周期同步的装置可以实现为一种计算机程序的形式，计算机程序可在如图7所示的计算机设备上运行。计算机设备的存储器中可存储组成该总线周期同步的装置的各个程序模块，比如，图6所示的第一计数获取模块221、第二计数获取模块222、校正信号生成模块223、计数校正模块224、设备周期信号生成模块225、总线周期信号接收模块226和同步判定模块227。各个程序模块构成的计算机程序使得处理器执行本说明书中描述的本申请各个实施例的总线周期同步的方法中的步骤。

图7所示的计算机设备可以通过如图6所示的总线周期同步的装置中的第一计数获取模块221执行获取当前计数周期中从站控制器210的时钟计数信息，得到第一计数值。计算机设备可通过第二计数获取模块222执行获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值。计算机设备可通过校正信号生成模块223执行当第一计数值等于第一预设值时，生成校正触发信号。计算机设备可通过计数校正模块224执行根据校正触发信号对第二计数值进行校正，得到第三计数值。计算机设备可通过设备周期信号生成模块225执行当第三计数值大于或等于第二预设值时，生成设备周期同步信号，设备周期同步信号携带生成时刻。计算机设备可通过总线周期信号接收模块226执行接收来自从站控制器210的总线周期同步信号，总线周期同步信号携带接收时刻。计算机设备可通过同步判定模块227执行当生成时刻与接收时刻之间的误差小于或等于预设误差值时，判定设备处理器的设备周期同步信号与从站控制器210的总线周期同步信号同步。

在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述总线周期同步的方法中任意一项实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述总线周期同步的方法中任意一项实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍速率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种总线周期同步的方法，其特征在于，所述方法包括：

获取当前计数周期中从站控制器的时钟计数信息，得到第一计数值；

获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；

当所述第一计数值等于第一预设值时，生成校正触发信号；

根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值；

当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，所述设备周期同步信号携带生成时刻；

接收来自所述从站控制器的总线周期同步信号，所述总线周期同步信号携带接收时刻；

当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步。

2.根据权利要求1所述的方法，其特征在于，所述根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值，包括：

当检测到所述校正触发信号时，计算所述第一计数值与所述第二计数值的差值，得到计数偏差；

当所述计数偏差的绝对值大于或等于预设补偿值时，根据所述预设补偿值对所述第二计数值进行补偿，得到所述第三计数值；

当所述计数偏差的绝对值小于所述预设补偿值时，根据所述计数偏差对所述第二计数值进行补偿，得到所述第三计数值。

3.根据权利要求2所述的方法，其特征在于，所述预设补偿值为预设补偿时长与计数频率的乘积，所述预设补偿时长大于零，且小于总线同步间隔与预设时长的差值，所述总线同步间隔为相邻两个总线周期同步信号之间的时间间隔。

4.根据权利要求1所述的方法，其特征在于，所述当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，包括：

当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，并清零所述设备处理器的时钟计数信息，令所述设备处理器的时钟计数信息进入下一计数周期；

所述接收来自所述从站控制器的总线周期同步信号，包括：当接收到来自所述从站控制器的总线周期同步信号时，清零所述从站控制器的时钟计数信息，令所述从站控制器的时钟计数信息进入下一计数周期；

所述当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步，包括：当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的时钟计数信息与所述从站控制器的时钟计数信息同时进入下一计数周期。

5.根据权利要求1所述的方法，其特征在于，所述接收来自所述从站控制器的总线周期同步信号之后，所述方法还包括：

当所述生成时刻与所述接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

6.根据权利要求1所述的方法，其特征在于，所述第一预设值小于第一阈值，且大于第二阈值，所述第一阈值为总线同步间隔与所述计数频率的乘积，所述第二阈值为预设时长与计数频率的乘积，所述总线同步间隔为相邻两个总线周期同步信号之间的时间间隔，所述计数频率为所述设备处理器或所述从站控制器用于记录时钟计数信息的频率。

7.一种总线周期同步的系统，其特征在于，所述系统包括从站控制器和总线周期同步装置，所述从站控制器包括从站计数模块和总线同步信号收发模块，其中：

所述总线同步信号收发模块，用于接收或发送来自主站控制器的总线周期同步信号；

所述从站计数模块，用于记录所述从站控制器的时钟计数信息；

所述总线周期同步装置，用于根据所述总线周期同步信号对设备内部产生的设备周期同步信号进行校正，令所述设备内部产生的设备周期同步信号与所述总线周期同步信号保持同步。

8.根据权利要求7所述的系统，其特征在于，所述总线周期同步装置包括：

第一计数获取模块，用于获取当前计数周期中从站控制器的时钟计数信息，得到第一计数值；

第二计数获取模块，用于获取当前计数周期中设备处理器的时钟计数信息，得到第二计数值；

校正信号生成模块，用于当所述第一计数值等于第一预设值时，生成校正触发信号；

计数校正模块，用于根据所述校正触发信号对所述第二计数值进行校正，得到第三计数值；

设备周期信号生成模块，用于当所述第三计数值大于或等于第二预设值时，生成设备周期同步信号，所述设备周期同步信号携带生成时刻；

总线周期信号接收模块，用于接收来自所述从站控制器的总线周期同步信号，所述总线周期同步信号携带接收时刻；

同步判定模块，用于当所述生成时刻与所述接收时刻之间的误差小于或等于预设误差值时，判定所述设备处理器的设备周期同步信号与所述从站控制器的总线周期同步信号同步。

9.根据权利要求7所述的系统，其特征在于，所述计数校正模块包括：

差值计算单元，用于当检测到所述校正触发信号时，计算所述第一计数值与所述第二计数值的差值，得到计数偏差；

第一计数补偿单元，用于当所述计数偏差的绝对值大于或等于预设补偿值时，根据所述预设补偿值对所述第二计数值进行补偿，得到所述第三计数值；

第二计数补偿单元，用于当所述计数偏差的绝对值小于所述预设补偿值时，根据所述计数偏差对所述第二计数值进行补偿，得到所述第三计数值。

10.根据权利要求7所述的系统，其特征在于，所述总线周期同步装置还包括：

报警模块，用于当所述生成时刻与所述接收时刻之间的误差大于或等于预设误差值时，生成报警信号。

Images