CN112106156B - 高速/低功耗服务器群和服务器网络 - Google Patents

高速/低功耗服务器群和服务器网络 Download PDF

Info

Publication number
CN112106156B
CN112106156B CN201980029964.XA CN201980029964A CN112106156B CN 112106156 B CN112106156 B CN 112106156B CN 201980029964 A CN201980029964 A CN 201980029964A CN 112106156 B CN112106156 B CN 112106156B
Authority
CN
China
Prior art keywords
power
power management
magnetic
server
management system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980029964.XA
Other languages
English (en)
Other versions
CN112106156A (zh
Inventor
皮尔·L·德罗什蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pi ErLDeluoshimeng
Original Assignee
Pi ErLDeluoshimeng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pi ErLDeluoshimeng filed Critical Pi ErLDeluoshimeng
Publication of CN112106156A publication Critical patent/CN112106156A/zh
Application granted granted Critical
Publication of CN112106156B publication Critical patent/CN112106156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/346—Preventing or reducing leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F3/14—Constrictions; Gaps, e.g. air-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H03H11/42—Gyrators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/34—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites
    • H01F1/36—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites in the form of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F2027/348—Preventing eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2895—Windings disposed upon ring cores
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/485—Simulating inductances using operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种服务器群具有服务器，该服务器具有至少一个混合计算模块，该混合计算模块以最佳地匹配嵌入在高速半导体芯片堆栈内或安装在半导体载体上的半导体管芯的固有时钟速度的系统时钟速度操作。

Description

高速/低功耗服务器群和服务器网络
相关申请的交叉引用
本申请要求美国临时专利申请号为62/666,124、申请日为2018年5月3日并且以其整体在此并入的美国专利的优先权。
技术领域
本发明总体上涉及服务器群的设计和构造，该服务器群在较小的物理空间内具有高计算速度和高功率效率，其中更高的计算速度、更小的物理空间以及更高的功率效率通过将印刷电路板从微电子总成移开来产生。
本发明另外涉及在服务器群或服务器群的网络内引入功率节省的功率管理级。
本发明总体上涉及服务器群的设计和构造以及服务器群的区域或全球网络，这些服务器群与高速/高功率效率光学、无线和卫星电信系统链接在一起。
本发明具体地涉及包含混合计算模块的服务器群，该服务器群进一步包含高速半导体芯片堆栈。
本发明具体地涉及进一步包含高速半导体芯片堆栈的服务器群网络。
本发明包括形成为单个部件的固态回转器，该固态回转器用作服务器群中的功率管理级的无损耗部件或者用于服务器群的区域或全球网络内的更高速度调制系统。
本发明另外涉及功率管理级的使用，该功率管理级包含谐振栅极晶体管和高压降电感器或变压器，该高压降电感器或变压器将从电源汲取的电能转换、转化或转变为由要通过单级功率管理级或不超过两个功率管理级管理的电子系统使用的AC(交流)或DC(直流)电压。
1.背景技术
服务器群消耗兆瓦的电功率，这会给电网带来压力并且抬高社区的用电成本。在没有大量政府补贴的情况下，数字经济无法显示出实现丰厚利润的真正能力。估计每年采掘比特币和其他加密货币所消耗的功率量在15-32兆瓦的范围内，使矿工他们的年收入损失30％-60％。随着挖掘算法的复杂性指数地增长，这些成本只会增加。数字经济的持续增长将需要为电网增加额外的容量。最经济高效的解决方案将减少服务器群/数据中心的功耗，因此额外的容量不会给家庭电网造成压力。
因此，期望引入服务器的区域或全球网络凭借的方法，其中每个服务器群具有显著较小的物理空间并且将其功耗降低至少100倍，从而引入一种成本结构，该成本结构在没有使普通大众陷入贫困的政府补贴的情况下确保充满活力且有利的数字技术经济蓬勃发展。
2.现有技术的概述
de Rochemont(德·罗奇蒙特)的美国专利申请号为7,405,698，标题为“陶瓷天线模块及其制造方法”的美国专利('698申请)公开了使用高介电率的电陶瓷来形成具有匹配半导体芯片的输入/输出阻抗的特性阻抗的传输线，以及将那些传输线集成在半导体管芯或电互连件(插入器)的表面上，但是它未公开与传输线相关的技术，这些传输线包含沿着传输线路径配置的高介电率和高相对磁导率电介质，其使传输线与给定的频率或所需的时钟速度谐振，它也未公开在传输线内靠近芯片堆栈内的通孔合并无源电路或在服务器群内应用那些设备。
de Rochemont的美国专利申请号为8,715,839、申请日为2006年6月30日、标题为“电子部件和制造方法”的美国专利('839申请)公开并且要求保护高介电率的电陶瓷，该电陶瓷由于具有均匀的纳米级晶粒尺寸和微结构而显示出在标准操作温度下保持稳定的介电率。它还公开了将那些高介电率的电陶瓷合并在形成在半导体管芯、电互连件(插入器)的表面上的电容器内，或合并在印刷电路板内，但是它未公开其应用于半导体芯片堆栈或在服务器群中应用那些设备。
3.术语的定义
术语“平均amu(原子质量单位)”在本文中应被理解为是指晶体化合物的晶胞的中位原子质量，其通过将形成晶格的元素所贡献的分数原子质量单位相加而得出。
首字母缩略词“BEOL”在本文中应被理解为Back End of Line(后段制程)的缩写，并且被理解为是指在半导体芯片的最终装配中执行的最后一组过程之中的制造过程。
术语“Bitcoin(比特币)”在本文中应被理解为是指一种数字加密货币，其是使用计算机算法在区块链上采掘并且存在限量供应。
术语“Blockchain(区块链)”在本文中应被理解为是指用于在分布于计算机网络中的数字分类帐中形成可信可审计记录的过程。
术语“化学复杂性”、“组成复杂性”、“化学复杂”或“组成复杂”在本文中应被理解为是指由来自元素周期表的三(3)个或多个元素组成的材料，例如金属或超合金、化合物半导体或陶瓷。
术语“芯片堆栈”在本文中应被理解为是指芯片的结合三维(3D)总成，该总成可以包含半导体管芯和非半导体芯片元件，例如传感器、微机电系统(“MEMS”)、和/或可在3D总成中的各个部件之间提供无源电互连的插入器电路。
术语“临界性能公差”在本文中应被理解为是指电路中的所有无源部件在电路被设计为起作用的所有操作工作温度下将性能值保持在期望值的±1％以内的能力。
术语“分布式分类帐技术”在本文中应被理解为是指一种计算平台，该计算平台生成分布在计算机网络中的可信数据库，其中当作为网络当事方的大多数计算机确认该条目或交易时，确保与条目或交易相关的信任，并且所述条目或交易仍然是可以公开检查并且不能更改的计算机网络的永久记录。
术语“电陶瓷”在本文中应被理解为指代其常规含义，为具有增强施加的电或磁刺激的场密度的稳健介电性质的复合陶瓷材料。
术语“集成电路”(或“IC”)在本文中应被理解为是指其中已嵌入大量、非常大量或超大量的晶体管元件的半导体芯片。
术语“液体化学沉积”(或“LCD”)在本文中应被理解为是指一种方法，该方法使用液体前体溶液来制造具有原子级化学均匀性和可控制到纳米级尺寸的微结构的任意组成或化学复杂性的材料作为无定形层压体或自立体或结晶层压体或自立体。
术语“MAX-相材料”在本文中应被理解为定义具有通用化学式M(n+1)AXn的化学复杂的中间陶瓷材料，其中M是第一行过渡金属元素，A是在元素周期表的III-VI列中可以找到“A-族”元素，以及X是碳(C)或氮(N)。
术语“微结构”在本文中应被理解为具有其与多晶陶瓷材料的晶粒尺寸、晶粒化学和晶界化学有关的常规含义。
首字母缩写词“PCB”在本文中被理解为是指印刷电路板。
术语“无源部件”在本文中应被理解为指代其常规定义，为电路的元件，其在不产生功率增益的情况下调制电信号的相位或幅度。
术语“物理层”在本文中应被理解为是指嵌入在微电子电路内的图案化或未图案化的材料层，其中该材料具有增强电路或电路元件的适当功能的某些独特物理性质。
术语“谐振栅极晶体管”在本文中应被理解为是指在de Rochemont的美国专利号为13/216,192、标题为“具有谐振晶体管栅极的功率FET”中公开的任何晶体管体系结构，其中晶体管切换速度不受晶体管栅极的电容的限制，而是在使栅极电容与嵌入在栅极结构内的电感元件谐振的频率下操作。
术语“服务器群”在本文中应被理解为是指充当数据中心、互联网或电信交换中心、或用于高频交易、加密货币采掘或交换的数字商务平台、数字银行的骨干网、或电子商务的平台的大量服务器。
术语“标准操作温度”在本文中应被理解为是指-40℃至+125℃之间的温度范围。
术语“表面特征”在本文中应被理解为是指集成在基底表面上的一个或多个图案化的物理层，其中物理层的图案和物理性质被设计为在微电子电路内用于某些功能目的。
术语“热电效应”在本文中应被理解为指代其常规定义，为物理现象，其中施加在材料两端的温度差会引起该材料内的电压差，和/或材料两端施加的电压差会引起该材料内的温度差。
术语“热电材料”在本文中应被理解为指代其常规定义，为表现出“热电效应”的固体材料。
术语“热机械的”在本文中应被理解为指代其常规定义，为与通过同时施加升高温度和机械力或压力而诱发或产生的性质有关。
术语“变薄的”在本文中应被理解为是指已被研磨和化学机械抛光以将其原始厚度减小至较小的厚度，优选为大约25mm或更小的厚度的插入器、传感器芯片或半导体管芯。
术语“通孔”或“过孔”在本文中应被理解为指代其常规定义，为涉及通过用导电物质填充通孔而形成的竖直电连接。
术语“紧密公差”或“临界公差”在本文中应被理解为是指在标准操作温度下变化小于±1％的性能值，例如电容、电感或电阻。
为了本申请的特定目的，术语“传输线”在本文中应被理解为指代以下中的任何一个：微带352、带状线354、接地的带状线357、接地的介电波导355和介电平板波导359。
术语“II-VI化合物半导体”在本文中应被理解为指代其常规含义，描述化合物半导体，该化合物半导体包含来自元素周期表的第IIB列的包括：锌(Zn)、镉(Cd)或汞(Hg)的至少一个元素；以及来自元素周期表的第VI列的包含：氧(O)、硫(S)、硒(Se)或碲(Te)的至少一个元素。
术语“III-V化合物半导体”在本文中应被理解为指代其常规含义，描述化合物半导体，该化合物半导体包含来自元素周期表的第III列的包括：硼(B)、铝(Al)、镓(Ga)和铟(In)的至少一个半金属元素；以及来自元素周期表的第V列的包含：氮(N)、磷(P)、砷(As)、锑(Sb)或铋(Bi)的至少一个气态或半金属元素。
术语“IV-IV化合物半导体”在本文中应被理解为指代其常规含义，描述化合物半导体，该化合物半导体包含来自元素周期表的第IV列的多个元素，这些元素包括：碳(C)、硅(Si)、锗(Ge)、锡(Sn)或铅(Pb)。
术语“IV-VI化合物半导体”在本文中应被理解为指代其常规含义，描述化合物半导体，该化合物半导体包含来自元素周期表的第IV列的包括：碳(C)、硅(Si)、锗(Ge)、锡(Sn)或铅(Pb)的至少一个元素；以及来自元素周期表的第VI列的包含：硫(S)、硒(Se)或碲(Te)的至少一个元素。
发明内容
本发明的一个实施例提供一种包含服务器的服务器群，其中一个或多个服务器包含：至少一个混合计算模块和一个或多个高速半导体芯片堆栈，该混合计算模块以最佳匹配嵌入在高速半导体芯片堆栈内或安装在半导体载体上的半导体管芯的固有时钟速度的系统时钟速度进行操作，该高速半导体芯片堆栈结合到半导体载体的表面上，其中至少一个无源部件元件，优选所有无源部件元件保持临界性能公差，并且具有仅由轨道变形确定的并且同相操作因此不会失真的极化响应时间，任何施加的信号分量形成以达到太赫兹(THz)频域的时钟速度操作的高速数字脉冲。
一个或多个服务器内的混合计算模块可以包含功率管理设备，该功率管理设备进一步包含谐振栅极晶体管。混合计算模块可以被配置用于借助于芯片的最小指令集计算，该芯片包含安装在半导体载体上或嵌入在高速芯片堆栈内的FORTH(福斯)引擎。服务器可以被安装在服务器机架中的多个槽内，该服务器进一步包含线束，该线束形成与安装在服务器机架内的其他服务器的通信总线接口，优选为光接口。服务器机架可以被装配以形成服务器塔，该服务器塔包含多个服务器机架和线束，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器群可以具有用于形成至少一排服务器塔或多排服务器塔的多个塔，以及形成与分布在一排服务器塔内或在多排服务器塔之间的其他服务器塔的通信总线接口(优选是光接口)的线束。服务器可以被安装在服务器机架中的多个槽内，该服务器进一步包含线束，该线束形成与安装在服务器机架内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器群可以具有用于形成至少一排服务器塔或多排服务器塔的多个塔，以及形成与分布在一排服务器塔内或在多排服务器塔之间的其他服务器塔的通信总线接口(优选是光接口)的线束。服务器可以被安装在服务器机架中的多个槽内，该服务器进一步包含线束，该线束形成与安装在服务器机架内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器群可以具有用于形成至少一排服务器塔或多排服务器塔的多个塔以及形成与分布在一排服务器塔内或在多排服务器塔之间的其他服务器塔的通信总线接口(优选是光接口)的线束。配置用于最小指令集计算的混合计算模块可以利用FORTH以外的其他计算语言，但是使引擎能够采用Stack Machine Architecture(堆栈机器体系结构)的处理器芯片具有与FORTH引擎相似的特征，包括：在单个微处理器时钟周期内同时访问多个存储器空间的能力；并且，通过使用单独的总线来访问保存数据堆栈、返回堆栈的存储器，和程序存储器，以及其他有用的程序实用工具，由此利用最少数量的指令集。服务器群可能不需要高速缓存存储器或预测算法。服务器群可以使用针对特定功能的最高有效算法类型(迭代、递归或深度嵌套循环)来处理该功能。混合计算模块可能没有预测算法来管理流入处理器芯片的数据或指令集的顺序。服务器可以被安装在服务器机架中的多个槽内，该服务器进一步包含线束，该线束形成与安装在服务器机架内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器群可以具有用于形成至少一排服务器塔或多排服务器塔的多个塔，以及形成与分布在一排服务器塔内或在多排服务器塔之间的其他服务器塔的通信总线接口(优选是光接口)的线束。服务器可以被安装在服务器机架中的多个槽内，该服务器进一步包含线束，该线束形成与安装在服务器机架内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器机架可以被装配以形成服务器塔和线束，该服务器塔包含多个服务器机架，该线束形成与安装在服务器塔内的其他服务器的通信总线接口，优选是光接口。服务器群可以具有用于形成至少一排服务器塔或多排服务器塔的多个塔，以及形成与分布在一排服务器塔内或在多排服务器塔之间的其他服务器塔的通信总线接口(优选是光接口)的线束。服务器可以不包括印刷电路板。
本发明的另一个实施例提供一种具有混合计算模块的服务器，该服务器包含：至少一个混合计算模块，该混合计算模块以最佳匹配嵌入在高速半导体芯片堆栈内的半导体管芯或安装在半导体载体上的半导体管芯的固有时钟速度的系统时钟速度进行操作，其中嵌入在高速半导体芯片堆栈内的至少一个半导体或安装在半导体载体上的半导体管芯是电阻元件X点(交叉点)存储器设备。
混合计算机模块可以进一步包含一个或多个高速半导体芯片堆栈，其结合到半导体载体的表面，其中至少一个无源电路元件(优选是所有无源电路元件)包含保持临界性能公差的电陶瓷介电元件。无源电路可以包含电陶瓷介电元件，该介电元件具有仅由内部的轨道变形确定的并且同相地操作因此不会失真的极化响应时间，任何施加的信号分量形成以达到太赫兹(THz)频域的时钟速度操作的高速数字脉冲。电陶瓷介电元件可以具有高介电密度，从而产生超过εR＝40(优选地超过εR＝200)的相对介电率(εR)。电陶瓷介电元件可以具有高介电密度，从而产生超过μR＝10(优选地超过μR＝100)的相对磁导率(μR)。混合计算模块或高速半导体芯片堆栈可以与功率管理设备电通信，该功率管理设备进一步包含用作功率开关的谐振栅极晶体管。该功率管理设备可以在半导体载体上形成或安装。该功率管理设备可以被安装在服务器机架的线束内。功率管理设备(优选地包含谐振栅极晶体管的功率管理设备)可以将来自位于X点(交叉点)存储器系统或设备上的单个地址位置处的电阻存储器元件的读取电压转换为位脉冲。功率管理设备(优选是包含谐振栅极晶体管的功率管理设备)可以同时将来自X点(交叉点)存储器系统或设备内多个或一连串电阻存储器元件地址位置的多个读取电压转换为一连串脉冲位或位串。一连串的脉冲位或位串可以在单个处理器时钟周期内同时产生。可以将位串解释为一个字或多个字。一个字或多个字可以在单个时钟周期期间通过多个独立且同时运行的总线接口同时输入或输出到处理器，该总线接口管理存储器系统/设备与处理器之间的数据通信，其中同时总线接口包括但不限于：一个或多个数据堆栈总线、一个或多个返回堆栈总线、一个或多个寄存器总线以及一个或多个程序存储器总线。单个电阻存储器元件可以用于存储来自单个存储器地址的多个可寻址存储器状态，并且单个电阻元件状态用于存储数据字节或字。
功率管理设备(优选是包含谐振栅极晶体管的功率管理设备)可以将来自位于X点(交叉点)存储器系统或设备上单个地址位置处的电阻存储器元件的读取电压转换为忠实地代表数据字节或字的位串。功率管理设备(优选地包含谐振栅极晶体管的功率管理设备)可以将来自多个电阻存储器元件地址位置的多个读取电压(每个能够存储来自X点(交叉点)存储器系统或设备内的单个地址位置的多个可寻址存储器状态)同时转换成多个数据字节或字。数据字节或字可以在单个处理器时钟周期内同时产生。
本发明的又一实施例提供一种将电功率从电网或主电源输送到服务器群或其他消耗电力的设施的功率管理系统，该功率管理系统包含在电网或主电源与服务器群或任何其他消耗电力的设施中的任何内部AC或DC功率总线之间的三个高效率功率管理级，优选地仅需要两个高效率功率管理级。
当将功率从电网或从主电源输送到服务器群或任何其他消耗电力的设施中的任何内部AC或DC功率总线时，功率管理系统可以具有将系统损耗降低至10％的90％的功率效率，并且优选具有将系统损耗降低至5％的95％的功率效率。功率管理系统的功率效率可以大于或等于98％。功率管理系统可以具有包含中空波导结构的AC功率。高效率功率管理级可以包含一个或多个高效率功率模块。一个或多个功率管理模块可以从服务器群或其他消耗电力的设施内传播的AC电压过滤由脏电产生的寄生信号。一个或多个功率管理模块可以包含谐振栅极晶体管。一个或多个功率管理模块可以包含完全集成回转器。一个或多个功率管理模块可以包含完全集成回旋器，进一步包含谐振栅极晶体管。一个或多个功率管理模块可以包含电感器线圈或变压器线圈，优选地是环形电感器线圈或变压器线圈。电感器线圈或变压器线圈可以进一步包含磁芯材料。磁芯材料可以包含高能量密度介电的电陶瓷介电元件。
功率管理系统可以具有至少一个电感器线圈或变压器线圈，这些线圈包含用于储能电感器线圈或在回扫变压器内的磁芯材料。磁芯材料可以包含最佳的能量存储位置。电感器线圈或变压器线圈绕组可以包含高硬度约束元件。该高硬度约束元件包含低CTE(热膨胀系数)陶瓷，该低CTE陶瓷可以具有0.5pmm/℃的膨胀系数。该高硬度约束元件可以包含MAX-相碳化物陶瓷或低CTE陶瓷和MAX-相碳化物陶瓷的层状组合。电感器线圈或变压器线圈可以包含位于电感器线圈或变压器线圈的绕组之间的包封的无定形氧化硅电介质。当绕组之间施加的差分电压下降超过600VAC、1KVAC、50KVAC或250KVAC时，位于绕组之间的无定形氧化硅电介质可以具有足够的厚度以使电感器线圈和变压器线圈与电弧放电隔绝。
高效率功率管理级可以包含输入功率块，该输入功率块可以进一步包含：一个或多个功率控制系统、低功耗变压器级以及一个或多个高效率功率管理模块，该功率控制系统通过电流传感器和限流器来调节来自电网或主电源的电功率流，该电流传感器和限流器将功率管理系统内的一个或多个功率管理模块电隔离，该高效率功率管理模块将来自电网或主电源的AC功率输入连接到服务器群或其他消耗电力的设施内部的AC或DC功率总线。功率控制系统可以包含谐振栅极晶体管。功率控制系统可以包含完全集成回转器。完全集成回转器可以包含谐振栅极晶体管。限流器可以与谐振栅极晶体管同步操作，该谐振栅极晶体管与梯形电路相接，该梯形电路快速地监控馈送到功率管理模块的输入电流的变化以检测具有将可能损坏高效率功率管理模块或服务器群或其他消耗电力的设施内的装备的功率浪涌的特性的功率尖峰或脉冲边沿，并且然后使用限流器内的谐振栅极晶体管来将功率浪涌接地。谐振栅极晶体管可以与梯形电路相接，其中谐振栅极晶体管在功率管理模块内切换超过谐振栅极晶体管的功率。谐振栅极晶体管可以与梯形电路相接，并且可以优选地以大于或等于功率管理模块内的谐振栅极晶体管的切换速度的10倍的速度进行切换。功率管理系统可以包含完全集成回转器。低损耗变压器级可以包含完全集成回转器。
一个或多个高效率功率管理模块可以形成与热电装置(优选是包含3D Quantum(量子)气体的热电装置)的热接口。
功率输入块可以形成与热电装置(优选地是包含3D量子气体的热电装置)的热接口。
当向内部功率总线供应DC并行输出电流时，一个或多个高效率功率管理模块可以是AC-DC逆变器。一个或多个高效率功率管理模块可以是AC-AC变压器，其从馈送给内部功率总线的AC并行输出电流中过滤脏电。管芯功率总线可以与能量存储设备电相接。该能量存储设备可以包含电池、飞轮、共振高能量存储设备或存储电能的其他装置。
一种功率管理系统，其将电功率从主DC电源或在电网上为次级客户提供服务的AC功率线输送到服务器群或其他消耗电力的设施，其中，功率管理系统在电网或主电源与服务器群或任何其他消耗电力的设施中的任何内部AC或DC功率总线之间仅需要两(2)个高效率功率管理级，优选仅需要一(1)个高效率功率管理级。当将功率从电网或主DC电源或在电网上为次级客户提供服务的AC功率线输送到服务器群或其他消耗电力的设施中的任何内部AC或DC功率总线时，该功率管理系统可以具有将系统损耗降低到5％的95％的功率效率，并且可以优选地具有将系统损耗降低到2％的98％的功率效率。功率管理级具有大于或等于98％的功率效率。AC功率可以包含中空波导结构。
高效率功率管理级可以包含一个或多个高效率功率模块。该一个或多个功率管理模块可以从服务器群或其他消耗电力的设施内传播的AC电压过滤由脏电产生的寄生信号。一个或多个功率管理模块可以包含谐振栅极晶体管。一个或多个功率管理模块可以包含完全集成回转器。
一个或多个功率管理模块可以包含完全集成回转器，该完全集成回转器进一步包含谐振栅极晶体管。一个或多个功率管理模块可以包含电感器线圈或变压器线圈，优选地是环形电感器线圈或变压器线圈。电感器线圈或变压器线圈可以进一步包含磁芯材料。该磁芯材料可以包含高能量密度介电的电陶瓷介电元件。
磁芯材料可以包含最佳的能量存储位置。功率管理系统中的至少一个电感器线圈或变压器线圈可以包含在储能电感器线圈内或在回扫变压器线圈内使用的磁芯材料。电感器线圈或变压器线圈绕组可以包含高硬度约束元件。该高硬度约束元件包含具有0.5ppm/℃的膨胀系数的低CTE陶瓷。
高硬度约束元件包含MAX-相碳化物陶瓷或低CTE陶瓷和MAX-相碳化物陶瓷的层状组合。电感器线圈或变压器线圈可以包含位于电感器线圈或变压器线圈的绕组之间的包封的无定形氧化硅电介质。当绕组之间施加的差分电压下降超过600VAC、1KVAC、50KVAC或250KVAC时，位于绕组之间的无定形氧化硅电介质具有足够的厚度以使电感器线圈和变压器线圈与电弧放电隔绝。
功率管理系统，其中，功率管理级可以包含一个或多个功率控制系统，该功率控制系统通过使功率管理系统内的一个或多个功率管理模块电隔离的电流传感器和限流器来调节来自主电源的DC电功率流或来自为电网的次级客户服务的功率线的AC功率流，并且，可以进一步包含一个或多个高效率功率管理模块，该高效率功率管理模块将从电网输出的AC功率或从主电源到多个并行AC或DC电流的DC功率与在服务器群或其他消耗电力的设施内的相等的多个AC或DC内部功率总线相接。功率控制系统可以包含谐振栅极晶体管。功率控制系统可以包含完全集成回转器。完全集成回转器可以包含谐振栅极晶体管。限流器可以与谐振栅极晶体管同步操作，该谐振栅极晶体管与梯形电路相接，该梯形电路快速地监控馈送到功率管理模块中的输入电流的变化以检测表示将可能损坏高效率功率管理模块或服务器群或其他消耗电力的设施内的装备的功率浪涌的功率尖峰或脉冲边沿，并且然后使用限流器内的谐振栅极晶体管来将功率浪涌接地。谐振栅极晶体管可以与权利要求115所述的梯形电路相接，其中谐振栅极晶体管在功率管理模块内切换超过谐振栅极晶体管的功率。与梯形电路相接的谐振栅极晶体管可以优选以大于或等于功率管理模块内的谐振栅极晶体管的切换速度的10倍的速度切换。一个或多个高效率功率管理模块可以包含完全集成回转器。一个或多个高效率功率管理模块可以形成与热电装置(优选地，包含3D量子气体的热电装置)的热接口。当向功率管理系统提供来自电网的AC功率时，一个或多个高效率功率管理模块可以是AC-DC逆变器，并且一个或多个高效率功率管理模块可以向内部功率总线提供一个或多个DC并行输出电流。当向功率管理系统提供来自主电源的DC功率时，一个或多个高效率功率管理模块可以是DC-DC转换器，并且一个或多个高效率功率管理模块向内部功率总线提供一个或多个DC并行输出电流。当向功率管理系统提供来自电网的AC功率时，一个或多个高效率功率管理模块可以包含AC-AC低功耗变压器，并且一个或多个高效率功率管理模块向一个或多个内部AC功率总线供应一个或多个AC并行输出电流。一个或多个高效率功率管理模块可以将AC并行输出电流供应给单个内部AC功率总线，并且附加的低损耗变压器可以在多个内部AC功率总线上升高或降低AC电压。
低损耗变压器可以包含完全集成回转器。一个或多个高效率功率管理模块可以包含低损耗AC-AC变压器，该低损耗AC-AC变压器从馈送给内部功率总线的AC并行输出电流中过滤脏电。
本发明的又一实施例提供形成低损耗电感器和低损耗变压器的电感器线圈或变压器线圈，包含具有最大磁导率和最小磁芯损耗的磁芯材料，进一步包含高能量密度的电陶瓷元件，该电陶瓷元件：通过包含任何一个或所有以下原子元素：镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)、钛(Ti)或铬(Cr)来使涡流损耗最小化；通过额外包含任何一个或所有以下原子元素：铅(Pb)、锶(Sr)和镁(Mg)来使磁滞损失最小化；通过另外具有均匀晶粒尺寸分布不大于7μm，优选均匀晶粒尺寸分布在5-7μm范围内的微结构来使剩余磁损耗最小化；并且，通过嵌入厚度≤1μm的一个或多个薄的无定形氧化硅层来进一步使涡流损耗最小化。
磁芯材料，其中高能量密度的电陶瓷元件的电阻率可以≥105Ω-cm，优选地≥107Ω-cm。电感器线圈或变压器线圈可以具有通过在磁芯材料内引入包括非磁性介质的介电不连续体以形成允许较高的电流在磁饱和的开始之前给电感器线圈或变压器线圈通电的“气隙”而创建的较高能量和较高磁场强度。非磁性介质可以包含无定形氧化硅。电感器线圈或变压器线圈可以借助于环形几何体形成闭合的磁路，该环形几何体减少由边缘场产生的寄生噪声以及由从磁芯材料中泄漏出的磁性边缘场与线圈绕组中的电流之间的电磁相互作用产生的涡流损耗。电感器线圈或变压器线圈可以具有非磁性材料的层，该层插入在磁芯材料内的线圈绕组和高能量密度电陶瓷元件之间，以使渗透到绕组的导电元件中的边缘场最小化。电感器线圈或变压器线圈，其中高能量密度的电陶瓷元件的相对磁导率μR≥20，优选μR≥400。电感器线圈或变压器线圈，其中介电不连续体可以被放置在磁芯材料内的最佳能量存储位置，以优化作为储能电感器线圈或回扫变压器的性能。电感器线圈或变压器线圈，其中回扫变压器的磁芯材料内的最佳能量存储位置可以在一个或多个次级线圈绕组的下方，并且储能电感器的磁芯材料内的最佳能量存储位置可以在一个或多个线圈绕组的下方。储能电感器或回扫变压器线圈，其中最佳能量存储位置内的介电不连续体可以包含连续体积的超低损耗无定形氧化硅介电元件或一批小体积分布的无定形氧化硅介电元件。最佳能量存储位置可以最佳地包含介电不连续体的图案化三维阵列，该阵列生成稳定分布的局部微体积的极端磁通密度，从而在储能电感器线圈或回扫变压器反向循环时在相邻绕组内引起最大电感耦合，其中所述微体积的极端磁通密度之间的物理间距可以在位于次级线圈绕组下方的磁芯材料的体积的1/10,000至1/10之间。储能电感器或回扫变压器线圈，其中最佳能量存储位置内的介电不连续体的图案化三维阵列的最大体积可以包含最佳能量存储位置上方绕组宽度的1.2倍乘以缠绕绕组的磁芯材料的横截面面积。储能电感器或回扫变压器线圈，其中在最佳能量存储位置内的介电不连续体的图案化三维阵列的最小体积可以包含在最佳能量存储位置上方的绕组宽度或小于绕组宽度乘以缠绕绕组的磁芯材料的横截面面积。电感器线圈或变压器线圈，其中线圈绕组可以用包封的无定形氧化硅电介质封装，以使电感器线圈或变压器线圈能够承受很大的差分电压降。电感器线圈或变压器线圈，其中高硬度约束元件可以位于线圈绕组的中心，并且高硬度约束元件可以被电阻率小于10-5Ω-cm(优选地电阻率小于10-7Ω-cm)的低电阻率导电元件包封。
电感器线圈或变压器线圈，其中约束元件可以包含具有0.5ppm/℃的系数的低CTE陶瓷。约束元件还可以包含与低CTE分层组合的MAX-相陶瓷。电感器线圈或变压器线圈可以包含形成具有闭合路径的磁流以使寄生噪声最小化的环形几何体。电感器线圈或变压器线圈，其中，接近损耗和通量跳跃损耗可以通过保持线圈绕组之间的一致间距来减少。变压器线圈，其中交错的初级和次级线圈绕组可以用于实现匝数比。变压器线圈，其中交错的初级线圈线圈和次级线圈线圈可以包括一个或多个并联组的绕组，该并联组的绕组通过与环形导体的并联连接形成，该环形导体将串联地连接并联组，而另一个变压器线圈的绕组则串联地电连接。
本发明的另一实施例提供一种磁芯材料，其存储磁能并降低磁饱和，其中磁芯材料包含嵌入在高能量密度电陶瓷元件内的介电不连续体，该介电不连续体：通过包含任意一个或所有以下原子元素：镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)钛(Ti)或铬(Cr)来使涡流损耗最小化；通过额外包含任意一个或所有以下原子元素：铅(Pb)、锶(Sr)和镁(Mg)来使磁滞损失最小化；并且通过另外具有均匀晶粒尺寸分布不大于7μm(优选地在5-7μm范围内的均匀晶粒尺寸分布)的微结构来使剩余磁损耗最小化。
介电不连续体可以包含无定形氧化硅电介质。磁芯材料可以具有高能量密度的电陶瓷元件，该电陶瓷元件的电阻率≥105Ω-cm，优选≥107Ω-cm。磁芯材料可以通过在磁芯材料内嵌入具有厚度≤1μm的一个或多个无定形氧化硅层来使涡流损耗最小化。高能量密度的电陶瓷元件可以具有相对磁导率μR≥20，优选地μR≥400。磁芯材料可以具有放置在磁芯材料内的最佳能量存储位置处的介电不连续体，以优化在磁路内作为磁能存储介质的性能。最佳能量存储位置内的介电不连续体可以包含连续体积的超低损耗无定形氧化硅电介质。最佳能量存储位置内的介电不连续体可以包含一批微体积的无定形氧化硅介电不连续体，而不是连续体积。该批微体积的介电不连续体可以最佳地包含图案化三维阵列的微体积介电不连续体，其产生稳定分布的局部微体积的极端磁通密度，从而在其反向循环时与磁路的导电元件产生最大感应耦合。
磁路可以是回扫变压器线圈，并且回扫变压器的磁芯材料内的最佳能量存储位置可以在一个或多个次级线圈绕组的下方。磁路可以是储能电感器线圈，并且磁芯材料内的最佳能量存储位置可以在一个或多个线圈绕组的下方。
本发明的另一实施例提供一种完全集成回转器，该回转器包含高速堆叠的半导体装置，其中堆叠的半导体装置中的一个包含形成运算放大器所需的晶体管元件，并且这些晶体管元件中的至少一个进一步是谐振栅极晶体管。
晶体管元件可以是谐振栅极晶体管。半导体装置可以是切粒芯片。半导体装置可以包含半导体晶片。完全集成回转器可以具有运算放大器，该运算放大器通过与半导体插入器装置一起穿过内部主表面形成结合的电接口来形成，该半导体插入器装置包含使用两个堆叠的半导体装置作为结合堆叠对来形成完整的运算放大器电路所需的所有无源电路元件。半导体插入器装置可以包含形成包含两个堆叠的半导体装置的完整回转器电路所需的所有无源电路元件。无源电路元件可以包含以临界性能公差操作的高能量密度电陶瓷元件。高能量密度电陶瓷元件可以拥有具有均匀的晶粒化学和晶粒尺寸的微结构，该微结构将介电极化限制为具有飞秒响应时间的轨道变形。
电路输入可以在一个半导体装置的外部主表面上，并且电路输出可以在成对的半导体插入器装置的外部主表面上。完全集成回转器可以操作为无损耗变压器。完全集成回转器可以使嵌入在半导体插入器装置内的网络滤波器反转。高速堆叠的半导体装置可以包含多个耦合的结合对装置，其中堆栈中的至少一个结合对是完全集成回转器。高速堆叠的半导体装置可以具有多个完全集成回转器，这些回转器结合到高速堆叠的半导体装置中，与一个的输出流向另一个的输入串联以形成级联电路。该级联电路可以是低损耗变压器。该级联电路可以串联操作以形成复杂电路，该复杂电路至少包括作为低损耗电感器变压器的回转器和作为滤波器或网络滤波器的一个或多个回转器。完全集成回转器可以具有无源电路元件，该无源电路元件被集成在半导体插入器装置内并且被定位在与形成回转器的成对半导体装置的通孔连接处或附近。完全集成回转器可以具有包含高电阻率晶体管元件的谐振栅极晶体管，从而在栅极和源极之间施加大于1KΩ，优选大于1MΩ之间的电阻。完全集成回转器可以具有谐振栅极晶体管，该谐振栅极晶体管包含多个无源元件，该无源元件被集成在栅极内以在宽频带或特定频带上引起谐振，从而优化谐振栅极晶体管的增益带宽，从而改进完全集成回转器的功能。完全集成回转器可以用作无损耗变压器。无损耗变压器可以被装配在级联堆叠的完全集成回转器中。无损耗变压器可以被装配为并行阵列的级联堆叠的完全集成回转器。
本发明的又一实施例提供一种服务器群和电信模式的区域和全球网络，包含微电子硬件，该微电子硬件在整个网络的电信节点处充当路由、数据处理和中继的作用，进一步包含高速半导体芯片堆栈、混合计算模块或两者、其中电容性无源电路元件仅包含具有纳米级微结构和飞秒极化响应时间的电陶瓷介电元件的电路、谐振栅极晶体管以及管理光学、卫星和无线电信网络上的数据通信的高效率功率管理系统。
混合计算模块可以用作FORTH引擎。高效率功率管理系统可以包含无损耗变压器。无损耗变压器可以包含完全集成回转器。电信节点可以进一步包含含有谐振栅极晶体管的VDD调制器。区域和全球网络可以具有包含光学、无线和卫星模式的电信模式。
附图说明
参照附图示例性地示出和描述了本发明，其中：
图1A、1B描述了高速半导体芯片堆栈和安装在混合计算模块上的高速半导体芯片堆栈；
图2A、2B、2C描述了混合计算模块插入件，其作为嵌入在包含多个混合计算模块的服务器机架内的计算线束内的电路卡，其中服务器机架被插入在服务器塔的槽中，并且一个或多个服务器塔被容纳(优选以足够数量容纳)以在服务器群内形成成排的服务器塔；
图3A、3B、3C、3D、3E、3F描述了高效率功率管理级的各种实施例和方面；
图4A、4B、4C、4D、4E、4F、4G、4H、4I示出了完全集成固态回转器装置；
图5描述了包含以具有最小功耗的最大的计算速度运行的服务器群的区域网络或全球网络，以及高速光学、无线或卫星收发器的使用，该收发器包含混合计算模块、高速芯片堆栈、完全集成固态回转器、以及在区域或全球网络内的节点处的功率管理设备。
具体实施方式
上面参照所公开的实施例说明性地描述了本发明。本领域技术人员可以对所公开的实施例进行各种修改和改变，而不脱离如所附权利要求书所限定的本发明的范围。
本申请通过引用合并了在de Rochemont的美国专利申请号为7,405,698、标题为“陶瓷天线模块及其制造方法”的美国专利('698申请)，de Rochemont的美国专利申请号为8,715,839、申请日为2006年6月30日、标题为“电子部件及其制造方法”的美国专利(‘839申请)，de Rochemont的美国专利申请号为8,350,657、申请日为2007年1月6日、标题为“功率管理模块及其制造方法”的美国专利(“657申请)，de Rochemont的美国序列号为14/560,935号、申请日为2014年12月4日、标题为“功率管理模块及其制造方法”的美国专利('935申请)，de Rochemont的美国序列号为13/216,192、标题为“具有谐振晶体管栅极的功率FET”的美国专利('192申请)，de Rochemont和Kovacs(科瓦奇)的美国专利申请号为8,715,814号、标题为“液体化学沉积工艺制造和实施方式”的美国专利('814申请)和美国专利申请号为8,354,294的美国专利('294申请)，de Rochemont的标题为“具有表面FET的单片DC/DC功率管理模块”、美国专利申请号为8,552,708的美国专利('708申请)，de Rochemont的美国专利号为8,749,054、标题为“具有竖直功率FET模块的半导体载体”的美国专利(‘054申请)，de Rochemont的美国专利号为9,023,493、标题为“化学复杂烧蚀MAX-相材料及其制造方法”的美国专利('493申请)，de Rochemont的美国专利号为8,779,489和美国专利号9,153,532、标题为“具有谐振晶体管栅极的功率FET”的美国专利('489和'532申请)，deRochemont的美国专利号为9,123,768、标题为“具有单片集成量子点装置的半导体芯片载体及其制造方法”的美国专利('768申请)，de Rochemont的美国专利号为8,952,858、标题为“频率选择性偶极天线”的美国专利('858申请)，de Rochemont和Kovacs的美国专利号为9,348,385、标题为“混合计算模块”的美国专利('385申请)，de Rochemont的标题为“完全集成的热电设备及其在航空除冰系统中的应用”、美国申请号为61/529,302的美国专利(‘302)，以及de Rochemont的标题为“高速半导体芯片堆栈”、美国专利号为15/969,234的美国专利('234申请)中包含的所有事项。
‘698申请指示了提供超材料电介质的方法和实施例，这些超材料电介质包括人造磁性接地层，这些超材料电介质具有根据运行温度保持稳定的性能值的介电包含物。这通过将介电包含物的微结构控制到小于或等于50nm的纳米级尺寸来实现。de Rochemont的'839申请指示了无源部件的集成，无源部件保持在印刷电路板、半导体芯片封装、晶片级SoC管芯和功率管理系统中随温度变化保持稳定的性能值，de Rochemont的'159申请说明了如何施加LCD以形成射频或无线应用中的无源滤波网络和四分之一波长变压器，它们已被集成到印刷电路板、陶瓷封装或半导体部件中，de Rochemont的‘657申请指示了形成自适应电感器线圈的方法，该自适应电感器线圈可以被集成到印刷电路板、陶瓷封装或半导体器件中。deRochemont等人的‘814申请公开了用于生产宏观上大型组成复杂材料的液体化学沉积(LCD)过程和装置，其由理论上密集的多晶微结构网络组成，该网络包含最大尺寸小于50nm的均匀分布的晶粒。
复杂材料被定义为包括半导体、金属或超合金以及金属氧化物陶瓷，deRochemont的‘814和‘708申请指示了与完全集成的低EMI、高功率密度电感器线圈和/或高功率密度功率管理模块有关的方法和实施例，de Rochemont的'489和'532申请指示了将以具有最小的导通电阻的任意高速度切换任意大电流的场效应晶体管集成到完全集成的硅芯片载体中的方法。de Rochemont的'768申请指示了在半导体芯片载体和单片集成微电子模块内产生三维电子气的集成半导体层的方法和实施例，de Rochemont的'302申请指示了通过整合具有纳米级微结构的化学复杂半导体材料来优化热电装置性能的方法和实施例，de Rochemont的'858申请指示了通过折叠偶极天线或传输线的臂以通过电流矢量耦合诱发感应和电容性负载来形成电路谐振元件的方法，de Rochemont的'234申请指示了将一个或多个无源电路元件嵌入到插入器芯片或有源半导体芯片或嵌入在芯片堆叠总成内的插入器芯片和/或有源半导体芯片上的通孔内或附近的方法。
LCD方法允许将高化学复杂性的电陶瓷集成到具有所需化学精度的掩埋微电子层上，以使最终产品在经济上可行。它使化学复杂的电陶瓷能够在不损坏嵌入式有源电路的温度下选择性地沉积在半导体表面上。它还实现具有原子级化学均一性和均一微结构的化学复杂电陶瓷的集成，包括具有纳米级均一性的微结构，而与电瓷化学复杂性无关。
现在参照图1A、1B，其示出了混合计算机模块1，该混合计算机模块1包含安装在半导体载体4上或集成在半导体载体4上的高速半导体芯片堆栈2。混合计算机模块1可以可选地包含安装或集成在半导体载体4的表面上的功率管理设备6。功率管理设备6可以另外包含被配置为表面或竖直FET的谐振栅极晶体管8。图1A描述了嵌入在漏极下方的竖直FET。包含本文所公开的其他技术的谐振栅极晶体管8的功率管理设备6使大电流能够以微处理器时钟速度切换而不会产生大量热量。功率管理设备6因此使数据流和指令集能够与处理器时钟同步地管理，从而消除对不允许高速缓存中的各个元件被单独处理的的高速缓存存储器的任何需要。大量的编程堆栈将FORTH引擎体系结构委派给嵌入式处理器应用程序，因为业界对高速缓存存储器系统的依赖性越来越高。
LCD方法实现在工艺温度下在金属、电介质或半导体基底的表面上形成的满足临界性能公差的无源电路，该工艺温度不会改变嵌入在完全处理的半导体晶圆内的任何有源电路的扩散分布图。包含电阻器、电感器和电容器的无源电路用于调谐和过滤运行信号频率。在小型化晶体管中投资的1000亿美元未产生巨大的增长回报，因为这些更高速度的半导体芯片被电连接到印刷电路板的那一刻，它们的固有时钟速度从≥20GHz降到2.5GHz至3.4GHz。
用于形成印刷电路板(“PCB”)的商品材料和安装在PCB上的分立无源电路部件会使形成高速数字脉冲所需的高频信号分量失真。因此，意味着允许系统时钟速度最佳地匹配包含系统的芯片的固有时钟速度。
微电子总成中需要印刷电路板，因为电感器和电容器具有较弱的性能公差(通常为±10％)，并且随温度变化不会使性能值保持稳定。因此，这些无源部件被安装在印刷电路板上，其中当它们中的一个或多个导致系统在任何指定的运行温度范围内严重失调而无法通过最终系统测试时，它们可以被容易地替换。如果无源部件被集成到微电子系统的掩埋层中，则它们无法被访问和替换，完全装配系统的整个价值工作产品价值在其最终测试失败时必须被废弃。通过将由粉末前体加工的陶瓷无源元件嵌入在掩埋的微电子层上而产生的已知故障率所造成的经济损失足够高，以致于无法再加工和废弃的完全装配系统的数量将消耗掉足够的经济价值，以使微电子系统无法负担利润的商业分配。
需要更严格的性能标准(定义为临界性能公差)以将无源电路可靠地嵌入在掩埋的微电子器件上并且消除后续的返工风险。因此，具有以≥20GHz运行的固有时钟速度的半导体管芯在安装在印刷电路板上时必须将其运行时钟速度降低至2.5GHz至3.4GHz。形成数字脉冲所需的较高信号频率会使印刷电路板中所包含的材料以及安装在印刷电路板上的无源部件的介电极化响应时间失真变慢。因此，期望通过在半导体管芯的表面上集成满足临界性能公差的无源电路元件来将PCB从微电子总成中移位来提高计算速度，该半导体管芯可以被装配成具有收益性的生产率的芯片堆栈。本申请的优选实施例在无源电路中利用电介质，其中电容性介电元件具有高能量密度并且保持顺电相，这意味着电介质的内部极化仅由轨道变形产生，并且在存在飞秒时标上的外部电场的情况下发生极化，且在不存在飞秒时标上的外部电场的情况下去极化。用这些装置构造的系统将不会使形成高速数字脉冲的高频信号分量失真，并且因此以形成完整装配的电路模块的半导体管芯的固有时钟速度最佳地执行。
通过引用在此并入的de Roehemont的'839申请和de Rochemont和Kovacs的'814申请公开了形成无源电路元件10的装置，该无源电路元件10包含电陶瓷介电元件12，其中确定无源部件性能的电陶瓷介电元件12将无源部件的性能值保持在高精度，即在要求运行温度范围内将其性能保持在设计规格的±1％以内。这些严格的公差定义了临界性能公差，这是在晶片级处集成无源电路元件的前提。这意味着在不改变嵌入在半导体晶片内的有源电路的掺杂剂分布的扩散的温度下，还能够实现这些材料的晶片规模集成电路。这意味着在de Rochemont的'839申请和de Rochemont和Kovacs'814申请的权利要求书中进一步使任意数量的原子元素与电陶瓷介电元件12结合在一起，以产生具有高能量密度同时满足临界性能公差的电陶瓷介电元件12。高介电密度被定义为具有超过εR＝40的相对介电常数(εR)，或具有超过μR＝10(优选超过μR＝100)的相对磁导率(μR)的电陶瓷介电元件。
这些电容性电介质的纳米级微结构保持顺电相，其中极化响应由轨道变形唯一确定。
这允许电容性无源部件10内的电陶瓷介电元件12对存在或不存在的外部场进行相位响应，该外部场被调制到高达皮赫(PHz)或每秒1018周期的信令频率。这些手段使嵌入式无源电路的结构能够在不失真的情况下很好地操作到太赫兹(THz)频域。包含纳米级微结构的电容性介电元件取代包括混合计算模块的任意和所有微电子总成中对印刷电路板的任何需求。因此，本申请的期望方面是要求保护不包含单个印刷电路板的混合计算模块、服务器和服务器群。
通过引用在此并入的de Rochemont的'385申请指示了通过FORTH引擎消除高速缓冲存储器并且有效地引入最少指令集计算的方法。FORTH引擎具有基于FORTH计算机语言的处理体系结构，该体系结构使用最少的指令集，并且通过精简界面大大降低了复杂性，该精简界面使用单独的总线访问保存数据堆栈、返回堆栈的存储器、寄存器和程序存储器。此功能允许FORTH引擎在单个微处理器时钟周期内同时访问所有这些存储器空间。FORTH引擎(也被称为第2代堆栈处理器)引入显著的功率效率，使这些处理器能够在处理2300MIPS(每秒百万指令)时使这些处理器能够将处理器晶体管的数量减少1000倍。
因为安装在半导体载体4上或嵌入在高速芯片堆栈2内的处理器芯片106现在可以直接与具有作为FORTH引擎的系统中断的大型动态存储器集进行交互，所以使用包含谐振栅极晶体管8的消除对高速缓存存储器的需求的功率管理设备6，使FORTH引擎的高功率效率能够重新用于通用使用情况。由FORTH引擎作为核心处理器芯片106启用的晶体管数量减少了1000倍，从而将网络服务器102的功耗从100瓦降低到100毫瓦或微瓦，这取决于用于制造微处理器的技术节点。
通过引用在此并入的de Rochemont的'234申请公开了将无源电路集成在高速半导体芯片堆栈中的方法，该方法使芯片堆栈的系统时钟速度能够以嵌入在芯片堆栈内的任何半导体芯片中的最慢时钟速度的固有时钟速度最佳地运行。因此，本发明的优选实施例要求保护一个服务器群100或多个服务器群100，其包含服务器102，该服务器102进一步包含混合计算机模块1和高速芯片堆栈2，该高速芯片堆栈2被配置用于借助由功率管理设备6启用的FORTH引擎进行最小指令集计算，该功率管理设备还包含谐振栅极晶体管8。这些实施例由此使服务器群100的功耗从每小时兆瓦(MW/Hr)下降到每小时千瓦(KW/Hr)。在功耗上的巨大节省通过使用混合计算模块1或高速芯片堆栈2与现有技术进一步区别开来，混合计算模块1或高速芯片堆栈2以模块1或堆栈2中最慢的半导体管芯的固有时钟速度最佳地运行，以将处理速度提高大约一个数量级或更多。
现在参照图2A、2B、2C，示出了本申请的优选实施例，其是服务器群100，该服务器群100包含被插入到服务器机架110中的槽中的服务器102，优选地多个服务器102，其中服务器机架110被堆叠以形成服务器塔104，并且该服务器塔104被配置为成排108的服务器塔104，其中一个或多个服务器102进一步包含混合计算模块1，并且混合计算模块1进一步包含高速半导体芯片堆栈2。本发明的另一实施例是混合计算模块1，其被配置用于借助于作为嵌入在高速半导体芯片堆栈2内或安装高速半导体芯片堆栈2上的半导体管芯106中的一个的堆栈处理器或FORTH引擎的最小指令集计算。
如de Rochemont的'385申请所指示的，混合计算模块1的特性是无需高速缓存存储器就可被分配用于通用应用的能力。此功能实现返回到更简单的信息体系结构，例如堆栈机器体系结构。被配置为FORTH引擎的微处理器可以在消耗毫瓦或微瓦(取决于用于制造半导体IC的技术节点)时处理1000s的MIPS(每秒数百万指令)。堆栈机器体系结构比迭代算法效率高50％，可以更高效地处理递归和深层嵌套循环算法。堆栈机器处理器在处理迭代算法时效率相对较低(50％)，但是当考虑到更高的系统时钟速度和巨大的功率效率时，这是对现有技术有利的微不足道的缺点。
当微处理器时钟速度开始超过存储器馈送数据和指令集到系统中的速度时，引入高速缓存存储器和预测算法。高速缓存存储系统通常在后进/先出(LIFO)上运行，并且不能独立访问程序堆栈中的项，因此它们仅使用迭代算法。这种限制使真正递归和深层嵌套循环算法的效率从计算信息体系结构移开，从而迫使需要将递归或深层嵌套循环计算的任务重写为迭代算法。高速缓存存储器约束的线性刚度要求复杂的预测算法，以根据预测算法得出的结论是需要为通用环境提供服务的最可能的指令集和数据字符串来将程序堆栈馈送到微处理器中。
由于预测算法不是100％准确，因此高速缓存存储器交换占了微处理器功耗的大部分。由于堆栈机器信息体系结构需要用于操作数的一个程序堆栈和用于运算符第二程序堆栈，因此这些更简单的体系结构随着高速缓存存储器进入市场而被取代。因此，本发明的优选实施例是混合计算模块直接从主存储器调用程序堆栈，而很少或根本不依赖高速缓存存储系统。本发明的另一实施例是服务器群100包含使用堆栈机器体系结构管理某些功能的服务器，并且进一步包含混合计算模块1，该混合计算模块1包括高速半导体芯片堆栈2，其另外包含半导体管芯106，该半导体管芯106使用堆栈机器体系结构通过作为FORTH引擎或以类似于FORTH的功能能力运行的任何计算机语言或机器语言的方式操作。
存储器存储装置也是服务器群中功率损耗的另一个来源。因此，期望开发减轻来源于存储器设备的功率损耗的方法。X点(交叉点)存储器系统是一种非易失性半导体存储器，其使用的存储器存储装置介质，该介质的电阻可以通过施加的电压来改变，而不是将存储器位存储为在电极下方存储的电荷，该电极不断消耗能量以刷新存储的充电状态，动态随机存取存储器(DRAM)就是这种情况。本发明的实施例要求保护一种混合计算模块1或高速芯片堆栈2，其包含至少一个半导体管芯106，该半导体管芯106是X点(交叉点)存储器系统或设备130，以消除消耗的电力来刷新形成位的充电状态，并且消耗能量将位作为充电状态计时到高速缓存存储器中。X点存储器系统或设备130通过读取存储器元件两端的电压降(读取电压)来读取数据位，从而使它们比其他随机存取存储器系统具有更高的功率效率。本申请的另一优选实施例包括功率管理设备6的使用，优选是结合有谐振栅极晶体管8作为功率开关的功率管理设备6，通过读取位于形成X点(交叉点)存储器系统130的半导体管芯6上一个特定地址位置中一个电阻元件中的电压来形成位脉冲。本申请的另一优选实施例包括功率管理设备6的使用，优选是结合有谐振栅极晶体管8作为功率开关的功率管理设备6，其中功率管理设备6通过读取位于跨X点(交叉点)存储器系统130内的多个存储地址的多个或一连串电阻元件两端的电压来形成多个位脉冲，以在单个处理器时钟周期内同时形成多个位脉冲作为位串。本申请的另一实施例是，如此构造的位串被解释为一个字或多个字。还期望的是这些字在多个总线接口(其包括但不限于数据堆栈总线、返回堆栈总线、寄存器总线、程序存储器总线)上独立地定向以允许字从半导体(处理器)管芯106同时输入/输出。
此外，由于电阻元件可以包含多个不同的存储器状态，所以可以使用单个存储器地址在单个存储器地址处存储数据字节或字，以增加存储器密度并且降低功耗。因此，本发明的优选实施例是服务器群100包含服务器102，还包括混合计算模块1或高速半导体芯片堆栈2，该混合计算模块1或高速半导体芯片堆栈2还包括用作非易失性X-点(交叉点)的半导体存储器系统130的半导体管芯106。
包含混合计算模块1的各个服务器102实质上包含调制解调器电路卡的体积。这种尺寸减小允许多个服务器102能够在嵌入在服务器机架110内的线束109内相接，其中包含多个服务器102的服务器机架110占据了常规服务器机架中的槽的体积，因此允许多个服务器102中被插入到线束110中。装有多个单独服务器102的服务器机架110被插入到服务器塔104内的机架槽中。服务器塔104被装配为成排108的服务器塔104。本申请的优选实施例是线束109被设计为在服务器群100内的服务器102、服务器机架110、服务器塔104和成排108的服务器塔104中的混合计算模块1之间提供光接口，功率管理设备6和谐振栅极晶体管8可以体现具有线束109。
现在参照图2A、3A、3B、3C、3D、3E、3F、3G，示出了当传输来自主电源200(是高压(≥600VDC)电池)或来自电网201的功率时提高功率管理效率的方法。电网通过发电设置变压器204直接从发电站202输送AC电，该发电设置变压器204转换功率以在传输线上以最小的损耗传播长距离。由发电设置变压器发出的传输线206电压范围为765KVAC、500KVAC、345KVAC、230KVAC或138KVAC。大型耗电应用(例如半导体工厂或数据中心/服务器群)将直接作为传输客户208从传输线汲取功率，通常以138KVAC或230KVAC汲取功率。变电站降压变压器210用于直接供应以26KVAC和69KVAC汲取功率的子传输客户212。主客户214从子传输客户212在下游以13KVAC和4KVAC汲取功率。次要客户216主要包含家庭户，并且从主客户214在下游以120VAC和240V AC汲取功率。
从电网向各种公用事业客户208、210、214、216输送电力的损失主要来源于将功率调整为对客户208、210、214、216最有用的格式(AC或DC模式下的特定电压)的功率管理级。由于必须使电力经过多个功率管理级，因此损失变得更加复杂。因此，期望的是开发高效率功率管理级260，其调节直接从电源200可获得的功率。功率管理级通常包含将AC高电压转换为AC低电压(降压)或将AC低压转换为AC高压(升压)的变压器级。功率管理级还可以包括逆变器级，该逆变器级将DC电压重新调节为AC电压(升压或降压)。功率管理级还可以包含将AC电压转换为DC电压以给电池充电的的逆变器级。功率管理级还可以包含一个或多个转换器级，其将DC电压/电流转换为不同的DC电压/电流(升压或降压)。在本文中应当理解的是，高效率功率管理级260可以执行这些功能中的任何一个，但是当汲取汲取了任何主电源200的电力并将其调节到在服务器群100内使用的任何电压水平AC或DC时，使用1-2个功率管理级260来执行这些功能。每个高效率功率管理级260被设计为具有大于95％的功率效率，优选大于98％的功率效率，从而在直接从电网201提取功率时引入大量的功耗降低。
如今，需要三(3)个DC功率管理级以将从主电源200汲取的120VAC或600VDC电压降低到给服务器102中的半导体芯片106供电的1VDC功率水平。现代高效率DC-DC功率管理级以91％-93％的转换效率运行。需要多个调制解调器功率管理级以将120VDC转换为1VDC，并且具有75％-80％的总效率，从而损失了120VAC或600VDC处可用功率的20％-25％。当通过显著更长的串或功率管理级直接从主电源200进行转换/反转/转变时，产生更高的损耗。
本申请的重要方面是当管理来自任何主电源200的功率输送时，通过使功率管理级260数量最小化为1-2来使服务器群100中的功率损耗最小化。功率管理级260包含一个或多个更高效率的功率管理模块218，并且将来自主电源200的可用电调节为由服务器群100消耗的任何电压(AC或DC)。高效率功率管理级260中所需的功率管理级的数量的减少通过提高功率效率或使高效率功率管理模块218中使用的每个功能元件内的功率损耗最小化以及通过使功率管理级260内使用的所有变压器线圈220绕组224上的可持续差分电压最大化来实现。
几乎所有的高效率功率管理模块218都包含变压器线圈220、一个或多个功率晶体管、电阻器和集成到单个固态主体中的电容器。一些DC-DC转换器和AC-DC转换器拓扑结构将变压器线圈替换为电感器线圈。磁导率(μ)是材料在存在磁场的情况下放大磁通密度的能力的度量。磁导率(μ)也与磁路的磁阻成反比。磁阻/>类似于电路中的电阻，因为磁通线围绕低磁导率电路元件定向。就像高电导率的导体在其主体内内部地存储很少电能一样，高磁导率的磁性材料在其主体内内部地存储很少磁能。同样地，就像电荷绕过高电阻/低电导率导电路径而倾向于低电阻/高电导率路径一样，磁通量线也绕开低磁导率/高磁阻路径，而倾向于流过高磁导率/低磁阻路径。低磁导率/高磁阻电介质存储更多的磁能，就像具有低导电率/高电阻率的电介质存储更多的电能。
材料的磁导率(μ)是自由空间的磁导率(μ0)与材料主体的相对磁导率(μR)的乘积，(μ＝μ0μR)。在具有较高相对磁导率(μR)的材料体中产生较高的磁通密度。磁通密度表示磁流的强度。在具有μR＝100的材料主体中，通过单安匝数(A/m)产生的磁通密度将比具有相对磁导率μR＝1的非磁性材料主体大100倍。较高的磁通密度，/>在电感器线圈或变压器线圈220内产生更大的自感(L)。电感L以Henrys或Joules-Ampere--2(J/A2)或Weber-Ampere--1(Wb/A)测量。其中Weber(韦伯)是从磁场强度，/>的单位产生1特斯拉(T)所需的1平方米(m2)面积内的磁通密度，该磁场强度被测量为单安培(A)在路径长度为1米的匝上循环时产生的磁场(A-m-1)。
因此，本申请的期望要素是，功率管理级260内的磁性部件包括磁芯材料222，该磁芯材料具有最大磁导率(μ)，以在单个功率管理级260中将每单位电流(安培)输入的最大能量(焦耳)转换、反转、转变为级。电感器线圈或变压器线圈220的磁芯222内的较高的磁通密度和较高的磁流产生较高的电感，该电感减小了电感器线圈或变压器线圈的物理尺寸。较小的部件尺寸减小了高效率功率管理模块218内的导电损耗。本发明的特定实施例要求保护磁芯材料222，其包含具有相对磁导率μR≥20，优选相对磁导率μR≥100，最优选相对磁导率μR≥400的高能量密度电陶瓷元件12。
任何功率管理级的主要损耗机制是电感器线圈和变压器线圈中产生的磁芯损耗、电感器和变压器线圈中产生的接近损耗和通量跳变损耗、功率晶体管的结点处产生的导通电阻、导电元件和电阻器中产生的电阻损耗以及电容器产生的耗散损耗。由电磁干扰(EMI)产生的寄生噪声也不利于功率管理级的运行效率。因此，意味着最小化或抵消所有这些损耗机制和运行效率对于高效率功率管理模块218是必需的，并且是提高本申请中要求保护的服务器群100以及所有其他电系统中使用的电源电子设备的功率效率的期望要素。
通过引用在此并入的de Rochemont的'708申请指示了通过将无定形氧化硅224的薄层(≤1μm)嵌入在磁芯222内以消除涡流损耗来减少磁芯材料222中的功率损耗的方法。在UHF(超高频)频率及以上的切换频率下，涡流是主要的损耗机制。无定形氧化硅是电磁损耗最强的工业材料，并且支持所有工业材料中最高的介电击穿电压。因此，期望的是高效率功率管理模块218包含磁芯材料222，该磁芯材料222包含嵌入式无定形氧化硅层225和高能量密度的电陶瓷元件12。由于较高电阻的磁性材料产生较小的涡流，因此另一优选实施例结合有具有电阻率≥105Ω-cm(优选≥107Ω-cm)的高能量密度电陶瓷元件12。
磁芯材料222内的优选的高能量密度电陶瓷元件12在经受小于20MHz的调制电磁场频率时包含铁电体。磁芯材料222内的优选的高能量密度电陶瓷元件12当经受在UHF/VHF频带中调制电磁场频率时包含六铁氧体电陶瓷。磁芯材料222内的优选的高能量密度电陶瓷元件12在经受超过1GHz的调制电磁场频率时包含石榴石，优选地为硅石石榴石。
高电阻率的磁芯材料222是减少涡流损耗的另一种方法。当使用包含以下原子元素中的任何一个的磁性材料时可以获得更高的电阻率：镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)、钛(Ti)和铬(Cr)。因此，本申请的期望方面是，在高效率功率管理级260或电感器线圈或变压器线圈220内的磁芯材料222包含高能量密度电陶瓷元件12，该高能量密度电陶瓷元件12进一步包含：镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)、钛(Ti)和铬(Cr)。
减少磁芯材料222内的磁滞损耗是提高功率管理级260内电感器线圈和变压器线圈220效率的另一种方法。当使用包含以下元素中的任意一个的磁性材料时可以获得较低的磁滞损耗：铅(Pb)、锶(Sr)和镁(Mg)。因此，本申请的期望方面是，在高效率功率管理级260或感应器线圈或变压器线圈220中的磁芯材料222包含高能量密度电陶瓷元件12，该高能量密度电陶瓷元件12进一步包含：铅(Pb)、锶(Sr)和镁(Mg)。
de Rochemont的'708申请指示了在磁芯材料222的高能量密度电陶瓷元件12内注入在使磁通量剩余损耗最小化时使磁导率最佳的均一电陶瓷晶粒尺寸的方法。剩余损耗是磁芯材料222在调制频率高于20MHz时的主要损耗机制，因此，期望的是高效率功率管理模块218包含磁芯材料222，该磁芯材料222包含高能量密度电陶瓷元件12，优选是硅石石榴石电陶瓷，其在1GHz切换速度以上保持高磁导率(μR)，其中微结构具有直径不大于7μm的均匀晶粒尺寸分布尺寸，优选是具有均匀晶粒尺寸直径在5-7μm范围内的均匀晶粒尺寸分布。
de Rochemont的'708申请还指示了用包封的无定形氧化硅电介质226封装线圈绕组224以使变压器和电感器能够在线圈绕组224之间维持非常大的压降(包括100s的KV差分电压)，而不会在电感器线圈变压器线圈220中的线圈绕组224之间产生电弧的方法。因此，期望的是高效率功率管理级260包含电感器线圈或变压器线圈220，其中线圈绕组224用包封的无定形氧化硅电介质226封装。
de Rochemont的'708申请指示了在线圈绕组224的中心处赋予具有高硬度约束元件228的线圈绕组的方法。高硬度约束元件228通过具有小于105Ω-cm的电阻率(优选具有小于107Ω-cm的电阻率)的低电阻率导电元件230包封。低电阻率导电元件230通常具有与0.5ppm/℃的无定形氧化硅的CTE不太匹配的高的热膨胀系数(CTE≥17ppm/℃)。当变压器线圈220被热循环时，无定形氧化硅的CTE失配和脆性产生内部机械应力，该内部机械应力使包封的无定形氧化硅226破裂。高硬度约束元件228具有大于1GPa的拉伸强度和与无定形氧化硅的CTE相匹配的小于2ppm/℃的CTE值，最好是0.5ppm/℃的CTE值，从而缓解了在包封的无定形氧化硅226和磁芯材料222上的任何热感应应力，因为可延展的导电元件230的膨胀受到限制。
电感器线圈或变压器线圈220保持较高的机械平衡，因为它与位于高硬度约束元件228中的大部分机械应力和应变进行热循环。因此，本申请的优选实施例是高效率功率管理模块218包含在线圈绕组224内的高硬度约束元件228。选择高硬度约束元件228以具有与包封的无定形氧化硅电介质226和磁芯材料222的热膨胀系数最佳匹配的热膨胀系数。磁芯材料222在内部通过嵌入式无定形氧化硅层225并且在外部通过包封的无定形氧化硅电介质226机械地约束。本发明的另一优选实施例是功率管理模块218，其中高硬度约束元件228包含具有GTE≈0.5ppm/℃的低GTE陶瓷或与MAX-相碳化物陶瓷分层组合的低GTE陶瓷，作为绕组内的热管理元件以促进废热管理优选地通过热电装置280，更优选地通过在deRochemont的'302申请中指示的包含3D量子气体的热电装置280。
de Rochemont的'708申请指示了形成环形电感器线圈和环形变压器线圈220的方法，这些方法使由遵循开路电流路径的磁流创建的EMI产生的寄生信号噪声最小化。环形线圈结构内的磁流(如图3B所示)遵循闭合的磁路，其中磁通量线完全包含在变压器线圈220的主体内。闭合的磁路大大降低寄生噪声和EMI。因此，本申请的优选实施例是高效率功率管理级260或高效率功率管理模块218，其包含电感器线圈或变压器线圈224，该电感器线圈或变压器线圈224进一步包含环形几何体，其中磁流遵循闭合的磁路，该磁路在自身完全在线圈结构内时终止。
由de Rochemont的'708申请指示的本申请的特定益处是使用环形线圈绕组224，该环形线圈绕组224通过保持在围绕电感器或变压器线圈220的线圈绕组224之间的一致的物理间距来使接近损耗和通量跳变损耗最小化。因此，本申请的优选的实施例是高效率功率管理级260或高效率功率管理模块218包含环形电感器线圈和变压器线圈220，其中环形电感器线圈和变压器绕组224彼此之间保持一致的间距以减少通量跳跃和接近损耗。
de Rochemont的'708申请指示了形成环形变压器线圈220的方法，该环形变压器线圈220将并行线圈绕组与串联线圈绕组交织在一起以实现环形变压器220中的升压/降压转换。这些环形变压器220产生较小的寄生噪声和较高的耦合效率。因此，本申请的优选实施例是高效率功率管理级260或高效功率管理模块218包括环形变压器线圈220，该环形变压器线圈220具有交错的初级绕组和次级绕组224，交错的初级绕组和次级绕组224用于减少寄生噪声并且实现变压器匝数比。
图3B示出了20：1升压变压器配置，其中次级线圈236包含并联配置的40个线圈绕组224，并且初级线圈238包含单个初级线圈绕组232。在这种情况下，所有并联配置包含串联配置的并联组240的两个绕组线圈224，其中每个并联组在点B处与环形导体242并联连接。串联配置的并联组的两个绕组线圈224均匀分布次级电流，并且将有效匝数比Np/Ns减少2。20∶1的降压变压器配置将在变压器210结构内切换用于初级线圈绕组232的次级线圈绕组234。另一优选实施例是高效率功率管理级260或高效率功率管理218，其包含环形电感器线圈或变压器线圈220，该环形电感器线圈或变压器线圈220进一步包含串联配置的多于一个的绕组线圈224的并联组240，其中每个并联组将其并联连接到环形导体242，该环形导体242围绕环形线圈成弧形路径。
本申请的期望益处是形成通常降低磁饱和并在磁路内最佳地存储磁能的磁芯材料222，并且特别是当磁芯材料是功率管理模块218的一部分时。磁饱和是当以安培每米(A-m-1)为单位测量的磁场强度H产生以特斯拉(T)为单位测量的最大磁通密度时的磁芯材料222的过渡激励。如图3C中的曲线245所示，在磁饱和246处，由线圈内循环的较高电流创建的较高磁场强度/>的产生停止了感应较高的磁通密度/>磁饱和破坏了输入电流之间的线性，并且缩减了转移或存储磁能的自感(L)的线性响应。
另一个期望的益处是减轻突然过渡到磁饱和并且使电感器线圈或变压器线圈220内的激励电流最大化。另一个期望的益处是增加在磁芯材料与用于回扫变压器的变压器线圈220或用于能量存储或功率传输的电感器线圈220内的次级绕组234之间的磁能耦合效率。
这些益处通过在常规电感器和变压器线圈结构中引入一个或多个“气隙”来实现。较高能量和较高磁场强度通过引入介电不连续体而在电感器或变压器线圈220内产生，其中低磁导率/高磁阻介质(例如，空气)被插入在磁芯材料222内。磁芯材料222内的低磁导率的部分体积降低磁芯材料220的有效磁导率，从而允许更高的驱动电流在磁饱和开始之前在电感器或变压器线圈220内赋予更大的磁场强度和磁能。如曲线247所示，在磁饱和开始之前，由“气隙”引起的磁芯的较低有效磁导率允许较高的电流来为线圈通电。
本申请的能量生成益处包括在用于驱动在电感器或变压器线圈220中产生磁通量的最佳位置处产生最大磁通密度，并且包含(在储能的情况下)电感器线圈220的任何绕组和变压器线圈的初级绕组232，其中在上述绕组下方的磁芯材料222在高能量密度的电陶瓷元件12中包含较高的相对磁导率(μR)。高能量密度的电陶瓷元件12的最大位置有助于产生高磁通密度，从而优化线圈的自感和电感线圈或变压器线圈220内的强磁流的定向流。因此，本申请的期望方面是通过在变压器线圈220内在电感器线圈220的一个或多个绕组224下方以及一个或多个初级线圈绕组232下方插入最大体积的高能量密度电陶瓷元件12来使电感器线圈或变压器线圈220内的磁通量产生最大化。高能量密度电陶瓷元件12所占据的体积的最大体积包含由磁芯材料222的横截面面积所跨越的体积和介电不连续体231、235之间的磁芯材料的纵向长度248。
尽管对于在电感器线圈或变压器线圈220内产生高磁通密度和高自感(L)是必需的，但是高相对磁导率(μR)主体限制存储在线圈的磁芯材料222中的磁能。用于优化切换模式电源中使用的电感器线圈或变压器线圈220中的能量存储的方法被期望用于改进高效率功率管理级260内的效率传递功率。
通过将气隙或非磁性介电元件引入到磁芯材料222的主体中而在磁芯材料222中形成的介电不连续体由于其较低的相对磁导率(μR)和较高的磁阻而存储了大量的磁能，在固态设备内引入气隙是不可能的，或者至少是非常具有挑战性的。最佳替代方案是通过插入连续体积的超低损耗无定形氧化硅电介质231或一批小体积分布的无定形氧化硅介电元件233来创建介电不连续体。
无定形氧化硅在被替换为介电不连续体时功能优于空气，因为无定形氧化硅介电元件231是非磁性的(μR＝1，如空气)，具有低至的损耗角正切(tanδ)(如自由空间)，并且可以承受极高的介电击穿电压(高达10,000KiloVolts-cm-1)。使用空气作为介电不连续体，这些性能值是不可能的。
因此，本发明的优选实施例要求保护一种服务器群100，其包含高效率功率管理模块218和高效率功率管理级260，该高效率功率管理级260进一步包含储能电感器或变压器线圈220，其中磁芯材料222还包含无定形氧化硅电介质231或一批小分布体积的无定形氧化硅电介质233，它们被最佳地定位在磁芯材料222内，紧靠设计用于最大能量存储的电感器线圈220的一个或多个绕组224的下方或设计用于最大功率传输或用作高效率功率管理模块218的切换模式电源中的回扫变压器的变压器线圈220的一个或多个次级线圈绕组234的下方。
变压器线圈220的磁芯材料222内的最佳能量存储位置249A、249B靠近或紧邻变压器的次级线圈绕组234或在设计目标指定的用于储能电感器线圈222的选定绕组224处。最佳磁能存储位置249A、249B包含具有磁导率(μ)(其中相对磁导率≥20，优选地≥400)的高能量密度的电子陶瓷元件12，以及无定形氧化硅介电不连续体250、252。最佳磁能存储位置249A、249B的体积包含由被映射在位于其下的绕组224内的磁芯材料222的横截面面积所跨越的体积和表示所述绕组224的宽度的磁芯材料222的1.2倍的纵向长度。供选择地，最佳磁能存储位置249B的体积可以包含由被映射在位于其下的绕组224内的磁芯材料222的横截面面积所跨越的体积和小于或等于所述绕组224的宽度252的磁芯材料222的纵向长度249B。
通过电感器或变压器线圈220的绕组的最佳高电流将在图3C中定义的线性度253、255的范围内生成磁场强度的线。围绕由环形电感器线圈和变压器线圈220定义的封闭纵向路径环绕的磁场强度/>的生成线将以均匀的密度分布在磁芯材料222的整个横截面面积上。
由磁场强度的线生成的磁通密度/>将由高能量密度电陶瓷元件12的相对磁导率(μR)控制，因为它们构成确定电感器和变压器线圈220的有效磁导率/>的磁芯材料222内的大部分的体积分数。线圈内的磁场强度/>的每条线将产生磁通密度其在高能量密度电陶瓷元件12上均匀分布。然而，在最佳磁能存储位置249A、249B内，非磁性无定形氧化硅介电不连续体250、252将通过将磁通量线推入到极端磁通密度的局部微体积254、256中来减小其主体内的电磁力(MMF)并且存储磁能，其中磁通量的偏离线将集中。最佳地，介电不连续体包含三维图案化阵列，该阵列使极端磁通密度的这些体积254、256稳定，从而在相邻绕组224、235内引起最大的电感耦合。当电感器线圈和变压器线圈220反向循环并且极端磁通密度的体积迅速恢复到均匀密度分布时，较高的电感耦合释放存储在磁能存储位置249A、249B中的磁能。极端磁通密度的微小体积之间的间距应该在次级绕组下方磁芯材料的体积的1/10,000到该体积的1/10之间。
因此，本申请的优选实施例是优先定位嵌入在电感器线圈或变压器线圈220的磁芯材料222内的磁能存储位置249A、249B，以在紧邻储能电感器线圈的选定绕组224和在回扫变压器内的一个或多个次级线圈绕组234的位置产生极端磁通密度的局部体积254、256，其中最佳磁能存储位置包含具有磁导率(μ)(其中相对磁导率μR≥20，优选μR≥400)的高能量密度电陶瓷元件，以及无定形氧化硅介电不连续体250、252。
本申请的另一优选实施例是，最佳磁能存储位置249A、249B的体积包含被映射在位于其下的绕组224内的磁芯材料222的横截面面积所跨越的体积和表示所述绕组224宽度的磁芯材料222的1.2倍纵向长度251。
在本申请的另一附加优选实施例中，最佳磁能存储位置249B包含由被映射位于其下的绕组224内的磁芯材料222的横截面面积所跨越的体积和小于或等于所述绕组224的宽度252的磁芯材料222的纵向长度。
介电不连续体231、233、250、252具有相对磁导率μR＝1，并且操作为保持磁通密度从无定形氧化硅介电不连续体231、233、250、252中排出的磁通量的偏离线会引起可以产生绕组224的涡流损耗的边缘磁场。环形电感器线圈和变压器线圈220形成封闭磁流，其提供通过使绕组224的导电元件228内的涡流损耗最小化来降低寄生噪声的装置。环形线圈几何体是高效率功率管理模块218和高效率功率管理级260的期望特征。
本申请的另一优选实施例插入具有μR＝1的非磁性材料257的包封层，并且优选地包含无定形氧化硅电介质，并且具有足够的厚度来将磁通量的边缘线重定向回包含高能量密度电陶瓷元件12的磁芯材料222中。
在本文中应当理解的是，包含极端磁通密度的局部体积254、256的高介电密度电陶瓷元件12优选地放置在无定形氧化硅介电不连续体231、233、250、252的所有三维边界周围，并且所述局部体积足够大以使渗透到绕组224的导电元件228中的边缘场最小化。
通过引用在此并入的de Rochemont的'192和'054申请指示了与谐振栅极晶体管258有关的技术，该谐振栅极晶体管258允许以具有最小热量生成和功率损耗的任意高速度切换大电流。谐振栅极晶体管258将谐振电感嵌入在具有纵长栅极宽度(Wgate)和非常短的栅极长度(Lgate)的晶体管栅极内。谐振栅极电感抵消由栅极的大电容施加的特征性低频通带，从而使大电流能够在晶体管结点处可忽略不计的导通电阻的高谐振频率下被切换或调制，以使功率损耗和热量生成最小化。除了在切换大电流时大大降低晶体管损耗之外，系统切换损耗也大大降低。
这种近无损耗高频电流调制允许大时间平均电流在较小电流包△I中以较高的速度通过功率开关。每个电流包△I注入陡峭的电流尖峰，该电流尖峰线性衰减为零。功率切换损耗由以下公式来确定：
PLoss＝(△I)2R (1)
其中R是系统中的电阻。
大电流通常以10MHz的速度切换通过晶体管，这些晶体管会产生大量热量并且由于它们大的导通电阻而具有高的结点损耗。谐振栅极晶体管以10GHz的速度切换的能力将△I降低1000倍，以实现相同的时间平均电流流动。由此功率切换损耗，PLoss，降低一百万倍。
本申请的优选实施例要求保护高效率功率管理模块218和高效率功率管理级260，包含作为功率开关或作为完全集成回转器300内的元件的谐振栅极晶体管258、包含磁芯材料222内的高能量密度电陶瓷介电元件12(可选地包含最佳储能位置249A、249B)的电感器线圈或变压器线圈220(优选环形电感器线圈或变压器线圈220)、包含高硬度约束元件228的绕组224、以及包封无定形氧化硅电介质226，该无定形氧化硅电介质226具有足够的厚度以在其绕组224(超过600VAC，优选超过1KVAC，更优选地超过50KVAC，甚至更优选地超过250KVAC)之间施加的差分压降时使电感器线圈或变压器线圈220与电弧放电电隔绝。
高效率功率管理级260可以被设计为为所有功率管理配置服务：AC-AC、AC-DC、DC-AC和DC-DC以升高或降低输出电压。图3F描述了高效率功率管理外部输入级260A，其被设计为将来自主电源200的AC电压降低至可用于供应服务器群100的AC或DC电压。高效率功率管理外部输入级260A包含输入功率块261、一个或多个高效率功率管理模块218、内部功率总线276、并且可以可选地包含能量存储设施278，该能量存储设施278可以进一步包含电池、飞轮、谐振高能量存储设备或其他储存电能的装置。
高效率功率管理外部输入级260A进一步包含限流器电路272，该限流器电路272优选地包含以下将更详细描述的完全集成回转器300。限流器电路272与一个或多个功率控制系统264相接，该功率控制系统264通过监控进入一个或多个高效率功率管理模块218的输入电流268来调节电流进入低损耗AC-AC变压器级262的流动。当需要多个高效率功率管理模块218来实现期望的设计目标时，如图3F所示，在并联电连接中配置输入电流。
功率控制系统264优选地包含一个或多个谐振栅极晶体管258，该谐振栅极晶体管258被设计为以过量的速度(优选地以大于或等于在一个或多个高效率功率管理模块218内并入的谐振栅极晶体管258的切换速度10倍的切换速度)切换功率。功率控制系统264还可以包含一个或多个完全集成回转器300。
包含功率控制系统264的一个或多个谐振栅极晶体管258与梯形电路282电相接，该梯形电路282快速地监控通过电流传感器270对输入电流268的变化。功率控制系统264内的梯形电路使从限流器电路272流出到AC-AC变压器级262的电流在它们上升到将损坏位于服务器群100内的高效率电源管理模块218或电子设备之前衰减。限流器电路272包含一个或多个谐振栅极晶体管258，该谐振栅极晶体管258在梯形电路282感测到超过指定极限的脉冲或功率尖峰的前沿时在功率控制系统中起作用并且快速地将从主电源200发出的过量功率切换到地面。
并行输出电流274(AC或DC)从高效率功率管理模块218到内部功率总线276，该内部功率总线276向服务器群100或通用设施供应核心内部功率。高效率功率管理模块218和输入功率块261可以可选地形成与热电装置280(优选地包含3D量子气体的热电装置)的热接口。
高效率功率管理外部输入级260A内的高效率功率管理模块218可以被设计为当主电源200从服务于传输线208、变电站212以及主要用户214，以下统称为消耗电力的任何其他设施294的电网201的元件汲取电力时起降压AC-DC逆变器或理想AC-AC变压器的作用。高效率功率管理外部输入级260A内的高效率功率管理模块218可以被设计为当主电源200从电网201的次要客户216电力线汲取电力时起升压AC-DC逆变器或理想AC-AC变压器的作用。
本申请的特定目标是，高效率功率管理外部输入级260A内的所有高效率功率管理模块218被设计为调制相位和振幅摆动的寄生信号，这些寄生信号通过DC-AC或AC-DC逆变器和DC-DC转换器中的以对人体健康有害的非光学频率运行的切换模式功率供应来传给电网，并且也被称为脏电。该健康问题通过在设计为操作作为滤波AC-AC变压器的高效率功率管理模块218内调谐谐振栅极晶体管258来解决，其中谐振栅极晶体管258以对人体健康无害的最佳频率切换功率，并且从AC输出电压中过滤脏电。
本申请的优选实施例包含高效率功率管理外部输入级260A，其被设计为降低来自主电源200的AC电压，该AC电压包含服务于传输线客户208、变电站传输线客户212或主要客户214的电网电压，其中输入功率块261和高效率功率管理模块218被设计为将输出功率降低为AC或DC电压。
本申请的另一优选实施例包含高效率功率管理外部输入级260A，其被设计为升高来自主电源200的AC电压，该AC电压包含服务于次级用户的电网201电压。
图3G描述了高效率功率管理内部输入级260B，其被设计为降低从服务器群100或客户设施内部的功率总线276或包含DC电压(例如，600VDC、800VDC或更高的其他电池电压)的主电源200汲取的DC电压。在这种情况下，DC功率276、200被输入到高效功率管理内部输入级260B的功率控制系统264。功率控制系统264包含限流器272、谐振栅极晶体管258、完全集成回转器300和梯形电路282、监控输入电流268的幅度变化的电流传感器270。功率控制系统264可以可选地是包含热电装置280，该热电装置280优选地是包含3D量子气体的热电装置280。
在高效率功率管理内部输入级260B被设计为降低从服务器群100或客户设施内部的功率总线276汲取的DC电压，或从包含DC电压源的主电源200供电的情况下，高效率功率管理模块218包含DC对DC转换器218A、218B、218C，其以各种电压1VDC 284A、5VDC 284B和12VDC 284C或对服务器群100或其他设施有价值的任何其他DC电压向DC功率总线284A284B 284C馈送DC功率288。
在高效率功率管理内部输入级260B被设计成降低或升高从服务器群100或客户设施内部的功率总线276汲取的DC电压，或者从包含DC电压源的主电源200向各种AC电压下的期望AC输出功率供电的另一情况下，高效率功率管理模块218包含DC对AC逆变器218D、218E、218F，其以各种电压110VAC 286A、220VAC 286B和408VAC 286C或对服务器群100或其他设施有价值的任何其他DC电压将多个AC并联电流290馈送至AC功率总线286A、286B，286C。
供选择地，单个AC功率总线(286A、286B、286C中的任何一个，图3G中描述的286A)可以用于馈送升高或降低AC功率的附加损耗变压器292至其他AC功率总线(图3G中描述的286B、286C)，AC功率总线286A、286B、286C可以包含低损耗中空波导结构。
本发明的特定目标是将从电网201汲取的电力输送到服务器群100或任何其他消耗电力的设施并且在电网201和服务器群100或任何其他消耗电力的设施中的任何内部AC或DC功率总线276、284a、284B、284C、286A、286B、286C之间使用三(3)个高功率效率功率管理级260A、260B(优选地仅使用两(2)个高功率效率功率管理级260A、260B)的功率管理系统。
本申请的另一个具体目标是包含三(3)个功率管理级260、260a、260B(优选地只有两(2)个功率管理级260、260a、260B)以通过使用功率效率大于或等于95％(优选大于或等于98％)的功率管理级260来将从主电源200向服务器中的任何内部AC或DC功率总线276、284A、284B、284C、2846、286B、286C输送电力时产生的功率损耗从100％减少至10％的功率管理系统295。
现在参照4A、4B、4C、4D、4E、4F、4G、4H、4I，其示出了与完全集成回转器300相关的各种实施例。
回转器301是无源、线性、无损耗的双端口电力网络元件324，其将端口1 307上的电压V1与端口2 317上的电流i2交叉耦合，或者将端口1307上的电流i1与端口2 317上的电压V2交叉耦合。瞬时电流(i1,i2)和瞬时电压(V1,V2)的关系如下：
V2＝R i1 V1＝-R i2 (2)
其中R是回转器301的回转阻力。电路拓扑结构用于调节回转器301的回转阻力R，其范围从10sΩ到100s KΩ。
回转器301由有源晶体管302、运算放大器(op-amp)306和通过一个或多个电阻器303以及一个或多个电感器304或电容器305的反馈构成。回转器301使电力部件或网络电路的电力的电流-电压特性的电流-电压特性反转。对于线性元件，包含电容器305的回转器301表现得像(模拟)电感器304，并且当包含电感器304时，回转器301表现得像电容器305。类似地，当回转器302包含串联LC网络滤波器时，它将表现得像并行LC网络滤波器，反之亦然。起模拟电感器320的作用的回转器301包含运算放大器306、电阻器303和电容器304。
起模拟电感器320作用的回转器301的模拟电感和电阻远大于物理电感器的模拟电感和电阻，并且产生从微亨利(mH)到兆亨利(MH)范围的感应响应，而物理电感器被限制在数十(10s)亨利(10h)。物理电感器的寄生串联电阻范围从100微欧姆(mΩ)到低千欧姆(KΩ)。理论上，这个更宽的动态范围使作为无损耗理想变压器322的回转器301通过级联两个作用为模拟电感器320的回转器301来实现创建与理想变压器322相同的电压-对-电压交叉耦合。回转器301不能存储任何能量，并且不能用作需要储能电感器线圈或回扫变压器线圈220的切换模式高电压功率管理系统295的替代品。
现有的回转器301远低于这些理想变压器322的理论电位运行。当代回转器301的关键性能限制是运算放大器电路318中晶体管元件302的增益带宽、在更高的切换速度下产生的过多热量以及可以由晶体管栅极维持的可容许功率电平(电压降)的限制。因此，本申请的期望方面是完全集成回转器300，其在高功率负载和更高带宽下作用为理想无损耗变压器。增加晶体管跃迁频率fT(电流增益带宽乘积)和提高功率效率的方法和实施例是期望使用完全集成回转器300来达到理想变压器性能。
现有技术运算放大器318中使用的有源晶体管包含标准场效应晶体管(FETs)或结型场效应晶体管(JFETs)。这些晶体管有效地作用为具有限制更高带宽的高频截止的电容器阀，如上所述，由de Rochemont的'489/'532申请指示的谐振栅极晶体管258在晶体管栅极内嵌入电感器元件(和其他无源电路元件)以使其谐振并且在频率远高于在所有现有技术中普遍存在的电容器拓扑结构可实现的频率下切换大电流。
可用于通过谐振栅极晶体管258指示的纵长晶体管栅极宽度收集非常大的电容，并且能够在低电流密度和几乎可以忽略的导通电阻下切换极大的增益增强电流，以进一步增强增益超出用简单电容过滤拓扑结构可实现的晶体管跃迁频率fT。在晶体管栅极内引入额外的无源元件用于将栅极的频率带宽从具有高频截止的简单电容滤波器转换为增加更宽的动态范围的网络滤波器的带宽，以在比简单的FET或JFET更高的频率的范围内提高增益带宽积。此外，谐振栅极晶体管在栅极和源极之间嵌入高电阻元件的能力允许谐振栅极晶体管258使用大电压降进行切换，这些压降消除现代运算放大器的主要约束。
因此，本发明的特定实施例是将至少一个晶体管元件302(优选地运算放大器电路318内的所有晶体管元件)用谐振栅极晶体管258替代。
在现有技术下构造的回转器301包含封装的运算放大器306，其具有8个管脚(309、310、311、312、313、314、315、316)以将运算放大器电路318与安装在印刷电路板326上的其他电路元件303、304或305相连接。
de Rochemont的'234申请指示了用于制造表面安装的无源部件303、304、305和印刷电路板326的商品材料具有使频率分量失真并且限制在2.5GHz以上的频率的可读信号的慢极化响应。
de Rochemont的'234申请进一步指示了制造高速芯片堆栈2和混合模块1的方法，该混合模块包含无源电路元件，进一步包含可以以晶片规模集成到临界性能公差的高能量密度电陶瓷元件12。
de Rochemont的'234申请另外指示了以晶片规模与具有均匀结构的高能量密度电陶瓷元件12层叠在一起的电容器305，其中所有晶粒具有均匀的化学性质，并且直径小于50nm的均匀晶粒尺寸在飞秒时间标度下极化和去极化，并且由此允许晶体管时钟速度将从GHz频率转移到THz域。
de Rochemont的'234申请进一步指示了将无源电路嵌入在高速芯片半导体堆栈中的过孔处或非常靠近过孔的以使对高速电路施加额外限制的短截线长度最小化的方法。
因此，本申请的优选实施例要求保护完全集成回转器300，优选地是无损耗变压器350，尽管类似地要求保护任何和所有回转器实施例，其包含高速堆叠的半导体352，该高速堆叠的半导体352可以是半导体芯片354A的堆叠总成或半导体晶片356B的堆叠总成，其中一个或多个半导体芯片354A或晶片356A包含形成运算放大器电路318所需的晶体管元件302，并且其中至少一个所述晶体管元件302(优选所有所述晶体管元件302)是谐振栅极晶体管258。
本申请的另一优选实施例要求保护完全集成回转器300，优选地是无损耗变压器322，尽管类似地要求保护任何和所有回转器300的实施例，其包含高速堆叠的半导体352，该高速堆叠的半导体352可以是堆叠的半导体芯片354或堆叠的半导体晶片实施例356，其中一个或多个半导体插入器芯片354B或晶片356B包含形成运算放大器电路318所需的所有无源电路元件303、304、305，并且形成完全集成回转器电路300所需的其他无源电路元件303、304、305在半导体插入器芯片354B或晶片356B内被集成为叠层部件。
又一实施例要求保护高速堆叠的半导体352，其包含在高速堆叠的半导体352内的一个或多个回转器300，其中通孔通过与形成运算放大器电路318所需的晶体管元件302匹配的结合内部主表面接口360电连接无源电路元件303、304、305，这些无源电路元件层压在半导体插入器芯片354B或晶片356上并且集成在半导体插入器芯片354B或晶片356内，其中并且，其中的至少一个所述晶体管元件302(优选所有所述晶体管元件302)在半导体芯片354A或半导体晶片356A中是谐振栅极晶体管258。
另一实施例要求保护包含高速堆叠的半导体352的完全集成回转器300，其中输入/输出电极362A位于该堆叠的半导体325A的一个主要外表面363上，并且该堆叠的半导体325的输出/输入电极362B与主表面364相对。
又一实施例要求保护完全集成回转器300的级联堆栈366，其中第一回转器300A的主表面上的输出电极362B结合到第二回转器300B的主表面上的输入电极362A。
另一个实施例要求保护完全集成回转器300的级联堆栈366，其进一步包含多个完全集成回转器300的多个级联堆栈366。
又一实施例要求保护操作为无损耗变压器322的完全集成回转器300的级联堆栈366。
另一个实施例要求保护将网络滤波器320反转的完全集成回转器300。
又一实施例要求保护级联堆栈366，其包含串联操作为变压器322的一个或多个完全集成回转器300和网络滤波器320，并且一起形成复杂电路。
又一实施例要求保护完全集成回转器300，其中无源电路元件303、304、305包含满足临界性能公差的高能量密度电陶瓷元件12。
另一实施例要求保护完全集成回转器300，其中谐振栅极晶体管258包含高电阻率电阻器元件，在高功率切换应用中在栅极和源极之间施加大于1KΩ(优选大于1MΩ)的电阻。
又一实施例要求保护完全集成回转器300，其中谐振栅晶体管258包含多个无源元件303、304、305，这些无源元件被集成在栅极内以在宽频带或在特定频带上引起谐振，该特定频带优化谐振栅极晶体管258的增益带宽以实现完全集成回转器300或完全集成回转器300的级联堆栈366的功能。
另一实施例要求保护完全集成回转器300，其中层叠在半导体插入器芯片354B或晶片356B上并且集成在半导体插入器芯片354B或晶片356B内的层叠无源电路元件303、304、305位于靠近或紧邻通孔。
一种理想的无损耗变压器，其包含并联配置的完全集成回转器300的级联堆栈366的并联阵列370。
现在参照图5A、5B，示出了包含服务器群100的区域服务器群网络400或全球网络402。区域服务器群网络400包含通过无线传输链路404或光纤传输线406或通过无线传输链路404和光纤传输线406的组合彼此进行数字或模拟通信的多个服务器群100。区域服务器群网络400的一个优选实施例包含作用为无线网络节点408和/或光纤网络节点处的路由和中继系统的微电子硬件，其包含混合计算模块1和用于对加快区域网络中服务器群之间的传输速度至关重要的所有任务的高速半导体芯片堆栈2。
如上所述，在功率切换中通过谐振栅极晶体管可用的更高增益带宽在改进电信方面也具有实用性。因此，本申请的特定实施例要求保护电信网络节点414(无线408、卫星410和光学412)，其中电信硬件包含谐振栅极晶体管258和信号调制装置，该信号调制装置进一步包含高速芯片堆栈和电容性无源元件10。
如上所述，用于印刷电路板和分立无源电路元件中的商品材料会使对形成高速数字脉冲所需的高频信号脉冲失真。如de Rochemont&Kovacs的'814申请中所指示的，具有纳米级微结构的电陶瓷介电元件12在变化的温度下保持其精确性能稳定，并且产生更高的信号完整性，这改进了电信网络节点414处的电信带宽。
de Rochemont的'234申请指示了具有纳米级微结构的电陶瓷元件12可以实现更宽的信令带宽，因为轨道变形是由这些材料产生极化响应的唯一电荷移位机制，并且因此，与调制信号的相位同步下降至飞秒(10-15秒)的时标。然而，在现有技术构造中使用的商品材料使在2.5GHz-3.4GHz以上运行的信号失真。
因此，本申请的另一实施例要求保护在电信网络节点处的微电子硬件和信号调制系统，该系统损害包含具有纳米级微结构的电容性介电材料的电陶瓷元件。
提高的功率效率是本申请的另一个理想要素。因此，其中包含进一步含有FORTH引擎，电阻元件X(交叉)点存储器并且不使用高速缓存存储器的混合计算系统的网络节点的电信网络是本申请的明显益处。
本申请的的另一个益处是减少功率管理损耗。VDD调制器通常用于减少调制AC信号包络线时的DC功率损耗，但会遭受由商品材料引起的相同的更高频率失真。因此，期望的益处是电信设备包含VDD调制器的，该VDD调制器进一步包含谐振栅极晶体管258、环形电感器和变压器线圈208、以及具有纳米级微结构以使相位失真最小化的电陶瓷介电元件12。
其他益处包括功率管理系统，该功率管理系统包含作用为无损耗变压器的完全集成回转器。
全球服务器群网络402包含通过最通常包含卫星无线链路412的无线传输链路404或最通常将是跨洋电缆的光纤传输线406，或者通过无线传输链路404和光纤传输线406的组合彼此进行数字通信的多个区域服务器群网络400。全球服务器群网络402的优选实施例包含作用为无线网络节点408和/或光纤网络节点410处的路由和中继系统的微电子硬件，该微电子硬件包含混合计算模块1和用于对加快区域网络中服务器群之间的传输速度至关重要的所有任务的高速半导体芯片堆栈2。

Claims (25)

1.一种包含服务器的服务器群(100)，其中一个或多个服务器(102)包含：
至少一个混合计算模块(1)，所述混合计算模块(1)以最佳地匹配嵌入在高速半导体芯片堆栈(2)内或安装在半导体载体上的半导体管芯(106)的固有时钟速度的系统时钟速度操作；以及
一个或多个高速半导体芯片堆栈(2)，所述高速半导体芯片堆栈(2)结合到半导体载体的表面，其中至少一个无源部件元件具有原子级化学均匀性和可控制到具有小于或等于50nm的均匀晶粒尺寸的纳米尺寸的微结构并且保持临界性能公差，并且具有极化响应时间，所述极化响应时间仅由轨道变形确定以同相地操作，因此不会失真，任何施加的信号分量形成以达到太赫兹(THz)频域的时钟速度操作的高速度数字脉冲。
2.根据权利要求1所述的服务器群(100)，其中一个或多个服务器(102)内的所述混合计算模块(1)包含功率管理设备(6)，所述功率管理设备(6)进一步包含谐振栅极晶体管(8)。
3.根据权利要求2所述的服务器群(100)，其中所述混合计算模块(1)被配置用于借助于芯片的最小指令集计算，所述芯片包含安装在半导体载体上或嵌入在高速芯片堆栈内的FORTH引擎。
4.根据权利要求2所述的服务器群(100)，其中所述混合计算模块(1)被配置用于利用FORTH以外的计算语言的最小指令集计算，其中所述混合计算模块(1)的处理器芯片使引擎能够采用堆栈机器体系结构，所述堆栈机器体系结构包含特征，所述特征包括：
在单个微处理器时钟周期内同时访问多个存储器空间的能力；以及
通过使用单独总线来访问保存数据堆栈、返回堆栈的存储器和程序存储器以及其他有用的程序实用工具，利用最少数量的指令集。
5.一种具有混合计算模块(1)的服务器(102)，包含：
至少一个混合计算模块(1)，所述混合计算模块以最佳地匹配嵌入在高速半导体芯片堆栈(2)内的半导体管芯(106)或安装在半导体载体上的半导体管芯(106)的固有时钟速度的系统时钟速度操作，
其中至少一个嵌入在所述高速半导体芯片堆栈(2)内的半导体或安装在所述半导体载体上的半导体管芯(106)是电阻元件X点(交叉点)存储器设备(130)；
其中所述混合计算机模块(1)进一步包含：
一个或多个高速半导体芯片堆栈(2)，所述高速半导体芯片堆栈(2)结合到半导体载体的表面上，其中至少一个无源电路元件包括具有原子级化学均匀性和可控制到具有小于或等于50nm的均匀晶粒尺寸的纳米尺寸的微结构并且保持临界性能公差的电陶瓷介电元件(12)；并且
其中所述无源电路包含电陶瓷介电元件(12)，所述电陶瓷介电元件(12)具有极化响应时间，所述极化响应时间仅由内部的轨道变形确定并且同相地操作，因此不会失真，任何施加的信号分量形成以达到太赫兹(THz)频域的时钟速度操作的高速度数字脉冲。
6.根据权利要求5所述的服务器(102)，其中，
功率管理设备(6)将来自位于X点(交叉点)存储器系统或设备(130)上单个地址位置处的电阻存储器元件的读取电压转换为位脉冲。
7.根据权利要求6所述的服务器(102)，其中，所述功率管理设备(6)是包含谐振栅极晶体管(8)的功率管理设备(6)。
8.一种功率管理系统(295)，所述功率管理系统(295)将电功率从电网(201)或主电源(200)输送到消耗电功率的如权利要求1-4中任一项所述的服务器群(100)，并且在所述电网(201)或主电源与所述服务器群(100)或任何其他消耗电力的设施中的任何内部AC或DC功率总线(276、284A、284B、284C、286A、286B、286C)之间仅需要三个高效率功率管理级。
9.根据权利要求8所述的功率管理系统(295)，其中仅需要两个高效率功率管理级。
10.根据权利要求8所述的功率管理系统(295)，当将电功率从所述电网(201)或从主电源输送到所述服务器群(100)或其他消耗电力的设施中的任何内部AC或DC功率总线(276、284A、284B、284C、286A、286B、286C)时，所述功率管理系统具有将系统损耗降低至10％的90％的功率效率。
11.根据权利要求10所述的功率管理系统(295)，其中所述功率管理系统具有将系统损耗降低至5％的95％的功率效率。
12.根据权利要求8所述的功率管理系统(295)，其中，
所述高效率功率管理级包含输入功率块(261)，所述输入功率块(261)进一步包含：
一个或多个功率控制系统(264)，所述功率控制系统(264)通过将所述功率管理系统(295)内的一个或多个功率管理模块电隔离的电流传感器(270)和限流器(272)来调节来自所述电网(201)或主电源(201)的电功率流，
低损耗变压器级；以及
一个或多个高效率功率管理模块(218)，所述高效率功率管理模块(218)将从所述电网(201)或主电源(200)输入的AC功率与所述服务器群(100)或其他消耗电力的设施的内部AC或DC功率总线(276、284A、284B、284C、286A、286B、286C)相连接。
13.根据权利要求12所述的功率管理系统(295)，其中所述限流器(272)与谐振栅极晶体管(258)同步地操作，所述谐振栅极晶体管(258)与梯形电路(282)相连接，所述梯形电路(282)：
快速地监控输送到功率管理模块中的输入电流的变化以检测具有将可能损坏高效率功率管理模块或所述服务器群(100)或消耗电力的其他设施内的装备的功率浪涌特性的功率尖峰或脉冲边沿，并且
然后使用所述限流器(272)内的谐振栅极晶体管(258)来将所述功率浪涌接地。
14.根据权利要求8所述的功率管理系统(295)，包含形成低损耗电感器和低损耗变压器的电感器线圈或变压器线圈(220)，所述变压器线圈(220)包含磁芯材料，所述磁芯材料通过进一步包含高能量密度的电陶瓷元件(12)而具有最大磁导率和最小磁芯损耗，所述电陶瓷元件：
通过包含以下原子元素中的任何一个或所有来使涡流损耗最小化：
镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)、钛(Ti)或铬(Cr)；
通过额外包含以下原子元素中的任何一个或所有来使磁滞损失最小化：
铅(Pb)、锶(Sr)和镁(Mg)；
通过另外具有均匀晶粒尺寸分布不大于7μm的微结构来使剩余磁损耗最小化；并且，
通过嵌入厚度≤1μm的一个或多个薄的无定形氧化硅层来进一步使涡流损耗最小化。
15.根据权利要求14所述的功率管理系统(295)，其中通过另外具有均匀晶粒尺寸分布在5-7μm范围内的微结构来使剩余磁损耗最小化。
16.根据权利要求14所述的功率管理系统(295)，其中高能量密度的电陶瓷元件(12)的电阻率≥105Ω-cm。
17.根据权利要求16所述的功率管理系统(295)，其中高能量密度的电陶瓷元件(12)的电阻率≥107Ω-cm。
18.根据权利要求14所述的功率管理系统(295)，其中较高的能量和较高的磁场强度通过在所述磁芯材料内引入包括非磁性介质的介电不连续体以形成允许较高的电流在磁饱和的开始之前给所述电感器线圈或变压器线圈(220)通电的“气隙”来产生。
19.根据权利要求18所述的功率管理系统(295)，其中所述电感器线圈和变压器线圈(220)借助于环形几何体形成闭合的磁路，所述环形几何体减少由边缘场产生的寄生噪声以及由从所述磁芯材料中泄漏出的磁性边缘场与线圈绕组中的电流之间的电磁相互作用产生的涡流损耗。
20.根据权利要求8所述的功率管理系统(295)，其中磁芯材料存储磁能并降低磁性饱和度，其中所述磁芯材料包含嵌入在高能量密度的电陶瓷元件(12)内的介电不连续体，所述介电不连续体：
通过包含以下原子元素中的任何一个或所有来使涡流损耗最小化：镍(Ni)、钴(Co)、锌(Zn)、铜(Cu)、钛(Ti)或铬(Cr)；
通过额外包含以下原子元素中的任何一个或所有来使磁滞损失最小化：铅(Pb)、锶(Sr)和镁(Mg)；并且，
通过另外具有均匀晶粒尺寸分布不大于7μm的微结构来使剩余磁损耗最小化。
21.根据权利要求20所述的功率管理系统(295)，其中通过另外具有均匀晶粒尺寸分布在5-7μm范围内的微结构来使剩余磁损耗最小化。
22.根据权利要求21所述的功率管理系统(295)，其中所述介电不连续体包含无定形氧化硅电介质。
23.根据权利要求21所述的功率管理系统(295)，其中高能量密度的电陶瓷元件(12)的电阻率≥105Ω-cm。
24.根据权利要求23所述的功率管理系统(295)，其中高能量密度的电陶瓷元件(12)的电阻率≥107Ω-cm。
25.根据权利要求23所述的功率管理系统(295)，通过在所述磁芯材料内嵌入厚度≤1μm的一个或多个薄的无定形氧化硅层来进一步使涡流损耗最小化。
CN201980029964.XA 2018-05-03 2019-05-03 高速/低功耗服务器群和服务器网络 Active CN112106156B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862666124P 2018-05-03 2018-05-03
US62/666,124 2018-05-03
PCT/US2019/030747 WO2019213625A1 (en) 2018-05-03 2019-05-03 High speed / low power server farms and server networks

Publications (2)

Publication Number Publication Date
CN112106156A CN112106156A (zh) 2020-12-18
CN112106156B true CN112106156B (zh) 2024-02-09

Family

ID=68386124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980029964.XA Active CN112106156B (zh) 2018-05-03 2019-05-03 高速/低功耗服务器群和服务器网络

Country Status (7)

Country Link
US (7) US11681348B2 (zh)
EP (1) EP3788644A4 (zh)
JP (1) JP7398117B2 (zh)
KR (1) KR20210043491A (zh)
CN (1) CN112106156B (zh)
CA (1) CA3099344A1 (zh)
WO (1) WO2019213625A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112106156B (zh) * 2018-05-03 2024-02-09 皮尔·L·德罗什蒙 高速/低功耗服务器群和服务器网络
CA3102806A1 (en) 2018-06-05 2019-12-12 L. Pierre De Rochemont Module with high peak bandwidth i/o channels
US20220115180A1 (en) * 2020-10-08 2022-04-14 Deere & Company Transformer With Integral Inductor
CN113628047B (zh) * 2021-07-15 2024-02-02 金陵科技学院 一种交易事件的辅助处理系统
US20230139439A1 (en) * 2021-11-01 2023-05-04 Chain Reaction Ltd. Cryptocurrency miner with current reducing compute engine arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910722A (zh) * 2015-12-23 2017-06-30 三星电子株式会社 系统模块和包括该系统模块的移动计算装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264736A (en) 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
US5633785A (en) 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6456525B1 (en) 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
US20020040425A1 (en) 2000-10-04 2002-04-04 David Chaiken Multi-dimensional integrated circuit connection network using LDT
US6852416B2 (en) 2001-03-30 2005-02-08 The Penn State Research Foundation High dielectric constant composites of metallophthalaocyanine oligomer and poly(vinylidene-trifluoroethylene) copolymer
US7405698B2 (en) 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
WO2007005642A2 (en) 2005-06-30 2007-01-11 Derochemont L Pierre Electrical components and method of manufacture
FR2890212B1 (fr) 2005-08-30 2009-08-21 Smart Packaging Solutions Sps Module electronique a double interface de communication, notamment pour carte a puce
US7411283B2 (en) 2006-02-14 2008-08-12 Sun Microsystems, Inc. Interconnect design for reducing radiated emissions
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653510B2 (en) 2009-12-18 2014-02-18 Sri International Enhanced E-field sensing using negative capacitance FET subthreshold slope enhancement
CN109148425B (zh) * 2010-08-23 2022-10-04 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
JP6285865B2 (ja) 2011-11-14 2018-02-28 アルファシグマ ソシエタ ペル アチオニ うつ病を有する対象のための処置レジメンを選択するためのアッセイ及び方法
US9348385B2 (en) 2012-07-09 2016-05-24 L. Pierre deRochement Hybrid computing module
JP6218833B2 (ja) 2012-08-20 2017-10-25 キャメロン，ドナルド，ケヴィン 処理リソース割り当て
WO2018195454A1 (en) 2017-04-20 2018-10-25 De Rochemont L Pierre Resonant high energy density storage device
JP2020519021A (ja) 2017-05-02 2020-06-25 デ，ロシェモント，エル．，ピエール 高速半導体チップスタック
WO2019190550A1 (en) * 2018-03-30 2019-10-03 Intel Corporation Guided wave tera-hertz generation apparatus and method using spin orbit effect
CN112106156B (zh) * 2018-05-03 2024-02-09 皮尔·L·德罗什蒙 高速/低功耗服务器群和服务器网络

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910722A (zh) * 2015-12-23 2017-06-30 三星电子株式会社 系统模块和包括该系统模块的移动计算装置

Also Published As

Publication number Publication date
US20230367384A1 (en) 2023-11-16
CA3099344A1 (en) 2019-11-07
KR20210043491A (ko) 2021-04-21
CN112106156A (zh) 2020-12-18
JP2021523557A (ja) 2021-09-02
US20230418359A1 (en) 2023-12-28
EP3788644A4 (en) 2023-03-01
JP7398117B2 (ja) 2023-12-14
EP3788644A1 (en) 2021-03-10
US20200033931A1 (en) 2020-01-30
US20230341920A1 (en) 2023-10-26
US20240028102A1 (en) 2024-01-25
US20230418358A1 (en) 2023-12-28
US11681348B2 (en) 2023-06-20
WO2019213625A1 (en) 2019-11-07
US20230418360A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
CN112106156B (zh) 高速/低功耗服务器群和服务器网络
US9679958B2 (en) Methods for manufacturing integrated multi-layer magnetic films
EP3170259B1 (en) Superconducting phase-shift system
EP3139505B1 (en) Impedance matching device with coupled resonator structure
KR102075284B1 (ko) 시간 지연 필터
US11901956B2 (en) Module with high peak bandwidth I/O channels
Bevilacqua Fundamentals of integrated transformers: From principles to applications
GB2509490A (en) Magnetic Coupling and Cancellation Arrangement for inductors.
US20090201115A1 (en) Inductance element in an integrated circuit package
Saleh Variable microelectronic inductors
US20240136991A1 (en) Pulse-Shaping Networks with Coupled Magnetics
US11770113B2 (en) Resonant LC power network for superconducting digital circuits
Kumar et al. Design of multi-layer fractal inductor for rf applications
Highland Design and Construction of a Radio Frequency Plasma Device
Cho et al. Comparative analysis of the electrical properties of a low noise oscillator embedded in a symmetrical square open‐loop with loaded stub resonator
Yoon et al. A Quality-Improved Folded Inductor Embedded in MCM-L Organic Packaging Substrate Using an Unfilled Via Process
WO2006083190A1 (en) Microelectronic bundle module or device
GB2534110A (en) Semiconductor amplification system for electrical energy storage on the base of a generated resonant circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant