CN112100964A - 基于费马点模型的三维集成电路层内最高温度检测方法 - Google Patents
基于费马点模型的三维集成电路层内最高温度检测方法 Download PDFInfo
- Publication number
- CN112100964A CN112100964A CN202010964497.4A CN202010964497A CN112100964A CN 112100964 A CN112100964 A CN 112100964A CN 202010964497 A CN202010964497 A CN 202010964497A CN 112100964 A CN112100964 A CN 112100964A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- silicon layer
- dimensional integrated
- temperature
- heat sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种基于费马点模型的三维集成电路层内最高温度检测方法,主要解决现有不能快速检测硅层内最高温度、检测方法适用性不强等问题,其步骤是:(1)划分三维集成电路中的硅层;(2)计算硅层内每个网格节点的温升;(3)计算硅层内多热源的每个网格节点的温度;(4)计算层内三个热源位置对应的几何费马点;(5)检测三维集成电路层内最高温度。本发明能够快速求解硅层内所有时刻网格结点的温度,检测三维集成电路层内最高温度,耗时短,适用性强。
Description
技术领域
本发明属于电子电路技术领域,更进一步涉及电子器件技术领域中的一种基于费马点模型的三维集成电路层内最高温度检测方法。本发明可用于对三维集成电路层内的最高温度进行快速检测,为三维集成电路的热管理设计方案提供参考。
背景技术
三维集成电路是通过硅通孔(Thermal Silicon Via,简称TSV)将多片芯片在垂直方向堆叠互连,可以获得更好的电性能。与传统集成电路相比,TSV能实现层间垂直互连通信,有效地缩短互连线长度、减小延时、功耗。伴随着芯片尺寸得到缩小、垂直方向芯片层数的增加,芯片功耗密度将显著增加,外加导热性差的后端线(Back End of Line,简称BEOL)和键合层(Bonding Layer)的影响,层间传热受阻,层内热量不能及时得到扩散,导致片上温度越来越高,三维集成电路的热传导问题变得越来越受到重视。
现有的三维集成电路的层内温度分布的检测方法一般采用理论计算法和检测装置测量法。检测装置测量法更贴近实际的温度检测,但是受到三维集成电路封装和工艺参数的影响,检测装置测量法大大增加了设计成本和测量成本。理论计算方法包括解析法与数值分析法,数值分析方法具有更强的鲁棒性,但计算时间长、效率低。解析法既简单精确,又能够快速的得到三维集成电路层内温度分布,为三维集成电路热管理设计方案提供进一步的参考。
广东顺德中山大学卡内基梅隆大学国际联合研究院在其申请的专利文献“一种基于ANSYS有限元热分析的芯片温度预测方法”(申请号201410369427.9,申请公开号CN104182568 A)中公开了一种基于有限元热分析来预测芯片温度的方法。该方法根据芯片模型参数采用ANSYS仿真软件构建芯片内部结构实体模型,对模型的有限元网格划分、加载热源和边界条件;然后对芯片内部实体模型进行稳态热分析,进而获得芯片最高温度;通过加载不同的热源,从而获得不同热源下的芯片最高温度,对热源和芯片温度的关系曲线进行拟合,从而得到热源与芯片温度的关系函数;将实际的功率代入功率与芯片温度的关系函数,从而求出芯片的实际温度。该方法可应用于芯片物理设计阶段,降低花费成本。但是,该方法仍然存在的不足之处是,由于该方法是在ANSYS仿真软件中进行建模和仿真计算,导致对芯片温度检测耗时较长。
财团法人工业技术研究院在其申请的专利文献“芯片温度计算方法及芯片温度计算装置”(申请号201711453506.8,申请公开号CN 109933488 A)中公开了一种芯片温度计算方法及芯片温度计算装置。该计算方法包括:计算芯片的上层热阻及下层热阻,计算芯片的整体热阻,并根据整体热阻计算芯片的温度,可有效缩短计算封装芯片温度的时间。但是,该方法仍然存在的不足之处是,该方法根据芯片各层热阻检测各层的稳态平均温度,当层内复热源分布复杂时,无法检测到芯片的最高温度,导致芯片温度检测的适用性存在局限性。
发明内容
本发明的目的在于针对上述现有技术的不足,提出了一种基于费马点模型的三维集成电路层内最高温度检测方法,用于解决三维集成电路层内最高温度检测耗时较长和检测方法的适用范围存在局限性的问题。
实现本发明目的的思路是:针对已有的三维集成电路层内最高温度的检测方法中存在耗时长和适用范围的局限性的问题,对三维集成电路的硅层划分网格,通过计算层内三个热源位置对应的几何费马点,计算三维集成电路中的硅层内三个热源对应的几何费马点的温度,其温度值为三维集成电路硅层内的最高温度。
本发明的具体步骤如下:
(1)划分三维集成电路中的硅层:
采用二维四边形单元对三维集成电路中的硅层进行二维平面网格划分;
(2)计算硅层内每个网格节点的温升:
按照下述的硅层内热传导模型,计算每个检测时刻三维集成电路中由热源导致的硅层内每个网格节点处的温升:
其中,θ(Mi,τ)表示第τ个检测时刻三维集成电路中由热源导致的硅层内网格节点Mi(xi,yi,zi)的温升,Mi表示三维集成电路中硅层内坐标为(xi,yi,zi)的网格节点,τ表示检测时刻的序号,Q表示三维集成电路中检测时设置的热源功率,ρ表示三维集成电路中硅层材料的密度,Cp表示三维集成电路中硅层材料的比热容,π表示圆周率,k表示三维集成电路中硅层材料的热导率,exp表示以自然常数e为底的指数操作,ri表示三维集成电路中硅层内网格节点Mi(xi,yi,zi)与热源之间的距离;
(3)按照下式,计算硅层内多热源的每个网格节点的温度:
其中,T(Mi)表示硅层内三个热源对第i个网格节点的温度贡献,QA,QB,QC分别表示三维集成电路硅层内热源A,B,C对应的功率,rA,rB,rC分别表示三维集成电路中硅层内第i个网格节点与热源A,B,C之间的距离,T0表示三维集成电路中未加热源A,B,C之前硅层的初始温度,Tr表示硅层设置的绝热边界条件对第i个网格节点温度影响的修正温度;
(4)按照下式,计算层内三个热源位置对应的几何费马点:
M(x,y,z)╞MIN(SUM(rA,rB,rC))
其中,M(x,y,z)表示三维集成电路中硅层内A,B,C三个热源对应的几何费马点的位置,╞表示离散数学中满足符操作,MIN表示最小值操作,SUM表示加和操作;
(5)检测三维集成电路层内最高温度:
(5a)按照下式,计算三维集成电路中的硅层内A,B,C三个热源对应的几
何费马点的温度:
其中,T(Mj)表示三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度,αA,αB,αC分别表示三维集成电路中的硅层内A,B,C三个热源对应的温度加权系数,其取值范围αA∈[0.6,0.85],αB∈[0.9,1.15],αC∈[1.1,1.35];
(5b)将三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度作为三维集成电路硅层内的最高温度。
本发明与现有技术相比,具有以下优点:
第一,由于本发明采用了对三维集成电路硅层进行网格划分并计算计算硅层内每个网格节点的温升,克服了现有技术不能求解硅层内具有复杂热源分布的所有位置温升的问题,使得本发明具有了提高求解层内所有时刻所有网格节点的温度的适用范围。
第二,由于本发明采用了求解三维集成电路层内三热源对应的几何费马点,计算三维集成电路中的硅层内三个热源对应的几何费马点的温度作为三维集成电路硅层内的最高温度,克服了现有技术计算层内最高温度通过有限元仿真带来的耗时过长的问题,使得本发明具有提高了检测三维集成电路层内最高温度的速度。
附图说明
图1为本发明的流程图;
图2为本发明中三维集成电路物理模型图;
图3为本发明中三维集成电路硅层侧视图;
图4为本发明中网格划分及热源与费马点位置分布图;
图5为本发明中三维集成电路硅层俯视图;
图6为本发明实施例的加权系数。
具体实施方式
下面结合附图对本发明做进一步的详细描述。
参考图1,对本发明实现的具体步骤做进一步的详细描述。
步骤1,划分三维集成电路中的硅层。
构建的三维集成电路物理模型如图2,图2由n个硅层在垂直方向堆叠组成,三维集成电路中硅层自上而下由互连层、硅层、绝缘层组成,绝缘层连接上一层的硅基层和下一层的互连层,L表示三维集成电路中硅层的长度,W表示三维集成电路中硅层的宽度,其中硅层侧视图如图3,图3中的QA,QB,QC分别表示三个热源的功率,热源分布于硅层上表面,k表示三维集成电路中硅层材料的热导率,ρ表示三维集成电路中硅层材料的密度,Cp表示三维集成电路中硅层材料的比热容,x和z表示以硅层底面构建坐标系的x轴和z轴,虚线为硅层内x-z轴的选取面,其坐标为z=zk,zh表示硅层的厚度;层内的尺寸设置为:硅层的长度和宽度为400μm,互连层、硅层和绝缘层的厚度分别为10μm、50μm和5μm;
采用二维四边形单元对三维集成电路中的硅层进行二维平面网格划分如图4,图4中的网格步长在x轴和y轴方向都设置为40μm,L和W的表示含义和设置与图2相同,A,B,C分别表示热源A,B,C,rA,rB,rC分别表示热源A,B,C和网格节点M(i,j)之间的距离,rA′,rB′,rC′分别表示热源A,B,C和网格节点M′(i′,j′)之间的距离,x和y表示以硅层上表面构建坐标系的x轴和y轴,o(zk=zh)表示以硅层上表面构建坐标系的原点;
步骤2,计算硅层内每个网格节点的温升。
按照下述的硅层内热传导模型,计算每个检测时刻三维集成电路中由热源导致的硅层内每个网格节点处的温升:
其中,θ(Mi,τ)表示第τ个检测时刻三维集成电路中由热源导致的硅层内网格节点Mi(xi,yi,zi)的温升,Mi表示三维集成电路中硅层内坐标为(xi,yi,zi)的网格节点,τ表示检测时刻的序号,Q表示三维集成电路中检测时设置的热源功率,ρ表示三维集成电路中硅层材料的密度,Cp表示三维集成电路中硅层材料的比热容,π表示圆周率,k表示三维集成电路中硅层材料的热导率,exp表示以自然常数e为底的指数操作,ri表示三维集成电路中硅层内网格节点Mi(xi,yi,zi)与热源之间的距离;
步骤3,按照三维集成电路硅层俯视图如图5,设置硅层内热源中心坐标分别为:A(105,185,49.5),B(255,105,49.5),C(195,265,49.5),热源功率都为0.2W。图4中的硅层具有三个热源,热源的尺寸相同,a和b分别表示热源的长度和宽度,(xa,ya),(xb,yb),(xc,yc)分别表示三个热源的中心坐标,L和W的表示含义和设置与图2相同,x和y表示以硅层上表面构建坐标系的x轴和y轴。
按照下式,计算硅层内三个热源的每个网格节点的温度。
其中,T(Mi)表示硅层内三个热源对第i个网格节点的温度贡献,QA,QB,QC分别表示三维集成电路硅层内热源A,B,C对应的功率,rA,rB,rC分别表示三维集成电路中硅层内第i个网格节点与热源A,B,C之间的距离,T0表示三维集成电路中未加热源A,B,C之前硅层的初始温度,Tr表示硅层设置的绝热边界条件对第i个网格节点温度影响的修正温度;
所述修正温度是由下式计算得来的:
其中,QA′,QB′,QC′分别表示三维集成电路硅层内热源A,B,C关于边界面对称的镜像热源的功率,rA′,rB′,rC′分别表示第i个节点与镜像热源之间的距离。
步骤4,按照下式,计算层内三个热源位置对应的几何费马点。
M(x,y,z)╞MIN(SUM(rA,rB,rC))
其中,M(x,y,z)表示三维集成电路中硅层内A,B,C三个热源对应的几何费马点的位置,╞表示离散数学中满足符操作,MIN表示最小值操作,SUM表示加和操作;
步骤5,检测三维集成电路层内最高温度。
第1步,按照下式,计算三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度:
其中,T(Mj)表示三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度,αA,αB,αC分别表示三维集成电路中的硅层内A,B,C三个热源对应的温度加权系数,利用回归方程法确定加权系数的取值范围αA∈[0.6,0.85],αB∈[0.9,1.15],αC∈[1.1,1.35]如图6所示。图6中坐标系的x轴表示设置不同热源,y轴表示加权系数α。图6中的离散点表示加权系数αA,αB,αC的通解,通解表示设置不同热源求解的加权系数,直线和两条虚线表示加权系数αA,αB,αC的拟合解,拟合解表示利用回归方程法确定的加权系数的范围。
第2步,将三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度作为三维集成电路硅层内的最高温度。
Claims (2)
1.一种基于费马点模型的三维集成电路层内最高温度检测方法,其特征在于:根据单热源热传导模型提出层内多热源分布的费马点模型,基于费马点模型获得检测三维集成电路层内最高温度的求解函数,该方法的步骤包括如下:
(1)划分三维集成电路中的硅层:
采用二维四边形单元对三维集成电路中的硅层进行二维平面网格划分;
(2)计算硅层内每个网格节点的温升:
按照下述的硅层内热传导模型,计算每个检测时刻三维集成电路中由热源导致的硅层内每个网格节点处的温升:
其中,θ(Mi,τ)表示第τ个检测时刻三维集成电路中由热源导致的硅层内网格节点Mi(xi,yi,zi)的温升,Mi表示三维集成电路中硅层内坐标为(xi,yi,zi)的网格节点,τ表示检测时刻的序号,Q表示三维集成电路中检测时设置的热源功率,ρ表示三维集成电路中硅层材料的密度,Cp表示三维集成电路中硅层材料的比热容,π表示圆周率,k表示三维集成电路中硅层材料的热导率,exp表示以自然常数e为底的指数操作,ri表示三维集成电路中硅层内网格节点Mi(xi,yi,zi)与热源之间的距离;
(3)按照下式,计算硅层内多热源的每个网格节点的温度:
其中,T(Mi)表示硅层内三个热源对第i个网格节点的温度贡献,QA,QB,QC分别表示三维集成电路硅层内热源A,B,C对应的功率,rA,rB,rC分别表示三维集成电路中硅层内第i个网格节点与热源A,B,C之间的距离,T0表示三维集成电路中未加热源A,B,C之前硅层的初始温度,Tr表示硅层设置的绝热边界条件对第i个网格节点温度影响的修正温度;
(4)按照下式,计算层内三个热源位置对应的几何费马点:
M(x,y,z)╞MIN(SUM(rA,rB,rC))
其中,M(x,y,z)表示三维集成电路中硅层内A,B,C三个热源对应的几何费马点的位置,╞表示离散数学中满足符操作,MIN表示最小值操作,SUM表示加和操作;
(5)检测三维集成电路层内最高温度:
(5a)按照下式,计算三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度:
其中,T(Mj)表示三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度,αA,αB,αC分别表示三维集成电路中的硅层内A,B,C三个热源对应的温度加权系数,其取值范围αB∈[0.9,1.15],αC∈[1.1,1.35];
(5b)将三维集成电路中的硅层内A,B,C三个热源对应的几何费马点的温度作为三维集成电路硅层内的最高温度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010964497.4A CN112100964B (zh) | 2020-09-15 | 2020-09-15 | 基于费马点模型的三维集成电路层内最高温度检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010964497.4A CN112100964B (zh) | 2020-09-15 | 2020-09-15 | 基于费马点模型的三维集成电路层内最高温度检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112100964A true CN112100964A (zh) | 2020-12-18 |
CN112100964B CN112100964B (zh) | 2022-09-06 |
Family
ID=73751020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010964497.4A Active CN112100964B (zh) | 2020-09-15 | 2020-09-15 | 基于费马点模型的三维集成电路层内最高温度检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112100964B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080163139A1 (en) * | 2006-12-29 | 2008-07-03 | Cadence Design Systems, Inc. | Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs |
CN105277288A (zh) * | 2014-06-24 | 2016-01-27 | 张顺志 | 适用于三维集成电路的温度感测系统及其方法 |
CN105760624A (zh) * | 2016-03-16 | 2016-07-13 | 北京大学 | 一种支持大规模三维集成电路的热仿真和热设计方法 |
CN106485027A (zh) * | 2016-10-26 | 2017-03-08 | 东南大学 | 一种三维异质集成tsv通孔电‑热‑力耦合建模方法及仿真方法 |
CN110688820A (zh) * | 2019-12-10 | 2020-01-14 | 北京唯智佳辰科技发展有限责任公司 | 一种集成电路电源网络层版图热点的检测方法及装置 |
-
2020
- 2020-09-15 CN CN202010964497.4A patent/CN112100964B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080163139A1 (en) * | 2006-12-29 | 2008-07-03 | Cadence Design Systems, Inc. | Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs |
CN105277288A (zh) * | 2014-06-24 | 2016-01-27 | 张顺志 | 适用于三维集成电路的温度感测系统及其方法 |
CN105760624A (zh) * | 2016-03-16 | 2016-07-13 | 北京大学 | 一种支持大规模三维集成电路的热仿真和热设计方法 |
CN106485027A (zh) * | 2016-10-26 | 2017-03-08 | 东南大学 | 一种三维异质集成tsv通孔电‑热‑力耦合建模方法及仿真方法 |
CN110688820A (zh) * | 2019-12-10 | 2020-01-14 | 北京唯智佳辰科技发展有限责任公司 | 一种集成电路电源网络层版图热点的检测方法及装置 |
Non-Patent Citations (1)
Title |
---|
班涛等: "考虑峰值温度和TSV数目的三维集成电路芯片的布图规划方法研究", 《数字技术与应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112100964B (zh) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8056027B2 (en) | Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis | |
WO2015021726A1 (zh) | 一种热阻分析方法 | |
CN112966391B (zh) | 一种基于傅里叶解析扩散角的功率模块热阻抗建模方法 | |
CN114896920B (zh) | 一种三维堆叠芯片热仿真模型建立及热点温度预测方法 | |
CN107622172A (zh) | 芯片‑器件层级联合的压接式igbt温度场有限元建模方法 | |
TWI689724B (zh) | 晶片溫度計算方法及晶片溫度計算裝置 | |
CN114218888B (zh) | 一种集成电路版图电流密度超标区域标定方法及系统 | |
CN102243668A (zh) | 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术 | |
CN115186556A (zh) | 热阻抗模型建模及结温估计方法、计算机设备及存储介质 | |
CN110688820A (zh) | 一种集成电路电源网络层版图热点的检测方法及装置 | |
CN112163355A (zh) | SiC MOSFET封装结构优化设计方法、介质及设备 | |
CN112100964B (zh) | 基于费马点模型的三维集成电路层内最高温度检测方法 | |
Ziabari et al. | Fast thermal simulations of vertically integrated circuits (3D ICs) including thermal vias | |
TWI765233B (zh) | 矽片貼合氣泡數量評估方法及圖像感測器結構製備方法 | |
JP2004311885A (ja) | ヒートシンク及びヒートシンクの形状計算方法 | |
CN105277288A (zh) | 适用于三维集成电路的温度感测系统及其方法 | |
Yuan et al. | Improved Cauer thermal network considering thermal coupling effects of multi‐chip modules | |
Nie et al. | Internal defects inspection of TSV 3D package based on thermal distribution analysis | |
CN113032984B (zh) | 一种基于傅里叶级数的功率模块热建模方法 | |
CN108536931A (zh) | 基于贪婪算法的三维片上网络中温度传感器的部署方法 | |
CN114137022A (zh) | 一种热电堆型热流密度传感器 | |
CN105260600B (zh) | 含偏心热源的矩形散热板双面对流散热性能的解析方法 | |
Li et al. | Multi-objective optimizations of structural parameter determination for serpentine channel heat sink | |
Aggarwal et al. | Temperature constrained power management scheme for 3D MPSoC | |
CN116525041B (zh) | 一种金属多孔结构的建模方法和性能预测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |